KR910010277A - 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 방법 - Google Patents

저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 방법 Download PDF

Info

Publication number
KR910010277A
KR910010277A KR1019890017450A KR890017450A KR910010277A KR 910010277 A KR910010277 A KR 910010277A KR 1019890017450 A KR1019890017450 A KR 1019890017450A KR 890017450 A KR890017450 A KR 890017450A KR 910010277 A KR910010277 A KR 910010277A
Authority
KR
South Korea
Prior art keywords
terminal
speed microcomputer
microcomputer
high speed
low speed
Prior art date
Application number
KR1019890017450A
Other languages
English (en)
Other versions
KR920010336B1 (ko
Inventor
안수만
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019890017450A priority Critical patent/KR920010336B1/ko
Publication of KR910010277A publication Critical patent/KR910010277A/ko
Application granted granted Critical
Publication of KR920010336B1 publication Critical patent/KR920010336B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microcomputers (AREA)
  • Communication Control (AREA)

Abstract

내용 없음

Description

저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터 간의 시리얼 데이타 인터페이스방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 회로 구성도,
제3도는 (가)는 저속 마이크로 컴퓨터의 동작 파형도이고, (나)는 고속 마이크로 컴퓨터의 동작 파형도.

Claims (3)

  1. 저속 마이크로 컴퓨터(1) 및 고속 마이크로 컴퓨터(4)는 상호 직접, 그리고 쉬프트 레지스터(3)를 통하여 통신 할 수 있도록 상호 접속시키고 쉬프트 레지스터(3)와 통신 라인 사이에 다이오드D를 설치하는 것을 특징으로 하는 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 방법.
  2. 제1항에 있어서, 저속 마이크로(1)의 단자 A는 스트로브 신호를 발생하여 고속 마이크로 컴퓨터(4)의 단자 I에 전송하고 저속 마이크로 컴퓨터(1)의 단자B는 클록 신호를 발생하여 쉬프트 레지스터(3)의 단자D 및 고속 마이크로 컴퓨터(4)의 단자 J에 보내며 저속 마이크로 컴퓨터(1)의단자C는 고속 마이크로 컴퓨터(4)의 M단자에 그리고 다이오드 D를 통해 쉬프트 레지스터(3)의 단자 H 및 G에 접속되는것을 특징으로 하는 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터 간의 시리얼 데이타 인티페이스 방법.
  3. 제1항에 있어서, 고속 마이크로 컴퓨터(4)의 단자 K는 X 및 Y입력 선택 제어 단자로서 쉬프트 레지스터(3)의 단자 F에 접속되고 고속 마이크로 컴퓨터(4)의 단자 L은 데이타 발생 단자로서 쉬프트 레지스터(3)의 단자 F에 접속되는 것을 특징으로 하는 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890017450A 1989-11-29 1989-11-29 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 회로 KR920010336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017450A KR920010336B1 (ko) 1989-11-29 1989-11-29 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017450A KR920010336B1 (ko) 1989-11-29 1989-11-29 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 회로

Publications (2)

Publication Number Publication Date
KR910010277A true KR910010277A (ko) 1991-06-29
KR920010336B1 KR920010336B1 (ko) 1992-11-27

Family

ID=19292236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017450A KR920010336B1 (ko) 1989-11-29 1989-11-29 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 회로

Country Status (1)

Country Link
KR (1) KR920010336B1 (ko)

Also Published As

Publication number Publication date
KR920010336B1 (ko) 1992-11-27

Similar Documents

Publication Publication Date Title
KR860002870A (ko) 집적회로 장치
KR920008768A (ko) 반도체기억장치
KR910010529A (ko) 시프트 레지스터 장치
KR920003644A (ko) 마스터슬레이브형 플립플롭회로
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR860002187A (ko) 파형정형장치
KR900013715A (ko) 클록신호 변환회로
KR910006986A (ko) 기능선택회로
KR920702095A (ko) 2진 정보를 부호화하는 디지탈 회로
KR910010277A (ko) 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 방법
KR850004669A (ko) 연산 기능 회로 내의 선택 및 로킹회로
KR880000961A (ko) 영상 기억장치
KR910005172A (ko) 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로
KR910007282A (ko) 회로 테스트용 카운터회로
KR960042337A (ko) 차수 변경이 가능한 선형 궤환 시프트 레지스터를 이용한 난수 생성장치
KR910008418A (ko) 직렬포트의 보드율 측정시스템
KR920015737A (ko) 연산회로
KR960025714A (ko) 개선된 시프트 레지스터
KR970049289A (ko) 제어가능한 하드웨어 리셋 회로
KR880002066A (ko) 프로그램 어블 클럭 변환 회로
KR910015120A (ko) 논리소자의 내부지연 특성을 이용한 클럭추출회로
KR890010670A (ko) Ibm-pc를 이용한 온도 모니터링 시스템
KR910012998A (ko) 공작기계 온라인 제어회로
KR960016144A (ko) 고성능 궤환 쉬프트 레지스터
KR910005133A (ko) Plc의 입출력카드 선택방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021018

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee