FR2651626A1 - Circuit for causing generation of a reception-acknowledgement signal and of a busy signal in a Centronics-compatible parallel interface - Google Patents
Circuit for causing generation of a reception-acknowledgement signal and of a busy signal in a Centronics-compatible parallel interface Download PDFInfo
- Publication number
- FR2651626A1 FR2651626A1 FR9010340A FR9010340A FR2651626A1 FR 2651626 A1 FR2651626 A1 FR 2651626A1 FR 9010340 A FR9010340 A FR 9010340A FR 9010340 A FR9010340 A FR 9010340A FR 2651626 A1 FR2651626 A1 FR 2651626A1
- Authority
- FR
- France
- Prior art keywords
- signal
- busy
- data
- centronics
- busy signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0004—Parallel ports, e.g. centronics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890011724A KR910008415B1 (ko) | 1989-08-17 | 1989-08-17 | 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2651626A1 true FR2651626A1 (en) | 1991-03-08 |
FR2651626B1 FR2651626B1 (ko) | 1993-01-08 |
Family
ID=19289014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9010340A Granted FR2651626A1 (en) | 1989-08-17 | 1990-08-14 | Circuit for causing generation of a reception-acknowledgement signal and of a busy signal in a Centronics-compatible parallel interface |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR910008415B1 (ko) |
FR (1) | FR2651626A1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0262429A2 (en) * | 1986-09-01 | 1988-04-06 | Nec Corporation | Data processor having a high speed data transfer function |
-
1989
- 1989-08-17 KR KR1019890011724A patent/KR910008415B1/ko not_active IP Right Cessation
-
1990
- 1990-08-14 FR FR9010340A patent/FR2651626A1/fr active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0262429A2 (en) * | 1986-09-01 | 1988-04-06 | Nec Corporation | Data processor having a high speed data transfer function |
Also Published As
Publication number | Publication date |
---|---|
KR910005172A (ko) | 1991-03-30 |
FR2651626B1 (ko) | 1993-01-08 |
KR910008415B1 (ko) | 1991-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2948474A1 (fr) | Protocole de communication sur bus unifilaire | |
FR2820932A1 (fr) | Procede et structure de donnees pour la gestion d'une animation d'icones definies dans un message et terminal mobile permettant d'executer ce procede | |
FR2649574A1 (fr) | Reseau de communication entre equipements utilisateurs | |
EP0167565A1 (en) | CRYPTOGRAPHIC TRANSMISSION SYSTEM. | |
FR2849228A1 (fr) | Dispositif de transfert de donnees entre deux sous-systemes asynchrones disposant d'une memoire tampon | |
EP0027851A1 (fr) | Système pour commander la durée de l'intervalle de temps entre blocs de données dans un système de communication calculateur à calculateur | |
FR2651626A1 (en) | Circuit for causing generation of a reception-acknowledgement signal and of a busy signal in a Centronics-compatible parallel interface | |
EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
FR2658969A1 (fr) | Systeme constitue en reseau tel qu'un systeme radiotelephonique cellulaire, permettant de mesurer le retard de transmission entre nóoeuds du reseau et de les synchroniser entre eux. | |
EP0112429B1 (fr) | Système de transmission de données par séquences répétitives | |
EP0246135B1 (fr) | Détécteur de phase et de fréquence, et son utilisation dans une boucle à verrouillage de phase | |
EP1436713B1 (fr) | Dispositif de transmission de donnees asynchrones comprenant des moyens de controle de deviation d'horloge | |
EP0658838B1 (fr) | Dispositif de synthèse de fréquences | |
EP0193417A1 (fr) | Dispositif d'échange de données entre un calculateur et une unité périphérique | |
FR2463997A1 (fr) | Circuit permettant de deriver un signal de bits a cadence constante, a partir d'un signal numerique | |
EP0469996B1 (fr) | Procédé et dispositif d'adaptation d'un signal transmis entre deux réseaux numériques | |
EP0016678B1 (fr) | Dispositif de reconstitution d'horloge | |
EP2203862B1 (fr) | Echange de donnees entre un terminal de paiement electronique et un outil de maintenance par une liaison usb | |
EP0328448B1 (fr) | Procédé et dispositif de synchronisation entre des terminaux communiquant par l'intermédiaire d'une chaîne n'assurant pas la transparence temporelle | |
FR2755552A1 (fr) | Dispositif de recopie d'un signal d'horloge d'entree a frequence non continue | |
FR2579047A1 (fr) | Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede | |
WO2003034248A1 (fr) | Recepteur asynchrone de type uart a deux modes de fonctionnement | |
EP0016692A1 (fr) | Circuit comparateur de fréquences et dispositif d'appel sélectif comportant un tel circuit | |
FR2875311A1 (fr) | Procede de detection du positionnement relatif de deux signaux et dispositif correspondant | |
FR2817432A1 (fr) | Procede synchrone de transmission de donnees |