KR930005403A - 고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법 - Google Patents
고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법 Download PDFInfo
- Publication number
- KR930005403A KR930005403A KR1019910015173A KR910015173A KR930005403A KR 930005403 A KR930005403 A KR 930005403A KR 1019910015173 A KR1019910015173 A KR 1019910015173A KR 910015173 A KR910015173 A KR 910015173A KR 930005403 A KR930005403 A KR 930005403A
- Authority
- KR
- South Korea
- Prior art keywords
- cpu
- lan controller
- lan
- direct interface
- control signal
- Prior art date
Links
Landscapes
- Communication Control (AREA)
- Bus Control (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 인터페이스 보완회로.
Claims (3)
- 고속의 CPU(10)와 상기 CPU(10)에 비해 상대적으로 처리 속도가 느린 LAN 컨트롤러(20)와 주기억장치(30)를 구비한 시스템의 상기 CPU(10)와 상기 LAN 컨트롤러(20)를 인터페이스하는 방법에 있어서, 상기 주기억장치(30)의 기입사이클 수행시 상기 CPU(10)와상기 LAN 컨트롤러(20)에 각각 데이타처리준비가 완료되었음을 알리는 제어신호인 레디() 신호를 발생하는 메모리 제어신호 발생수단(60)를 구비하여 상기 메모리제어신호 발생수단(60)으로 부터 발생하는 제어신호()를 상호분리하여 상기 CPU(10)와 상기 LAN 컨트롤러(20)에 제공함에 의해 인터페이스하는 것을 특징으로 하는 고속 CPU와 LAN 컨트롤러간의 직접인터페이스방법.
- 제1항에 있어서, 상기 메모리제어신호발생수단(60)에서 발생되는 제어신호()(d)를 상기 CPU(10)에 제공되는 레디신호()(c)보다 1사이클 늦고 2사이클동안 액티브상태가 지속되게 하는 것을 특징으로 하는 고속 CPU와 LAN 컨트롤러간의 직접인터페이스방법.
- 제1항에 있어서, 상기 레디신호들 ()의 논리함수는 ()=…#(WC2 & LAN-HOLDA # WC3 & LAN-HOLDA # WC4 & LAN-HOLDA) #…(여기서, W0 내지 W4는 상기 CPU(10) 혹은 상기 LAN 컨트롤러(20)의 주기억장치 기입사이클이고, LAN-HOLDA는 상기 CPU(10)가 상기 LAN 컨트롤러(20)에 버스의 사용을 허락하는 신호이고, #는 논리합(OR), !는 부정 (NOT), &는 논리곱(AND).…는 기타 논리합수를 나타낸다) 인 것을 특징으로 하는 CPU와 LAN 컨트롤러간의 직접인터페이스방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910015173A KR100194264B1 (ko) | 1991-08-31 | 1991-08-31 | 고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910015173A KR100194264B1 (ko) | 1991-08-31 | 1991-08-31 | 고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930005403A true KR930005403A (ko) | 1993-03-23 |
KR100194264B1 KR100194264B1 (ko) | 1999-06-15 |
Family
ID=67433312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910015173A KR100194264B1 (ko) | 1991-08-31 | 1991-08-31 | 고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100194264B1 (ko) |
-
1991
- 1991-08-31 KR KR1019910015173A patent/KR100194264B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100194264B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0374074A3 (en) | Computer system having efficient data transfer operations | |
KR920704222A (ko) | 고속, 플렉시블 소오스/종착 데이타 버스트 직접 메모리 억세스 제어기 | |
JPS5797133A (en) | Control system of data transfer | |
KR930005403A (ko) | 고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법 | |
TW369632B (en) | Computer system | |
KR890015119A (ko) | 데이타 처리기 | |
JPS5261444A (en) | Data bus system of information processing unit | |
JPS6431238A (en) | System for controlling store buffer | |
JPS53129923A (en) | Control system for input/output device | |
JPS5336149A (en) | Information processing system | |
KR930005404A (ko) | 고속데이타 처리시스템 | |
JPS6478361A (en) | Data processing system | |
JPS5373933A (en) | Data exchange control system | |
JPS6431252A (en) | Data bus width transformer | |
KR940004449A (ko) | 큐(queue)를 구비한 중대형 컴퓨터의 입출력 프로세서 | |
JPS6441951A (en) | Dma controller | |
KR880008159A (ko) | 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로 | |
JPS5682958A (en) | Address conversion system | |
KR890010724A (ko) | 마이크로 프로세서간의 억세스 중재 제어 시스템 | |
JPS53126826A (en) | Control system for memory devie | |
KR930004866A (ko) | 고속 데이타 송수신 인터페이스 회로 및 방법 | |
JPS57127259A (en) | System for high-speed data transfer | |
KR890010686A (ko) | 마이크로 프로세서의 데이터처리속도를 개선한 회로 | |
JPS6478360A (en) | Information processor | |
KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080130 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |