KR930005404A - 고속데이타 처리시스템 - Google Patents
고속데이타 처리시스템 Download PDFInfo
- Publication number
- KR930005404A KR930005404A KR1019910015174A KR910015174A KR930005404A KR 930005404 A KR930005404 A KR 930005404A KR 1019910015174 A KR1019910015174 A KR 1019910015174A KR 910015174 A KR910015174 A KR 910015174A KR 930005404 A KR930005404 A KR 930005404A
- Authority
- KR
- South Korea
- Prior art keywords
- data processing
- processing system
- lan controller
- speed data
- high speed
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 LAN 제어기로 82596 DX 프로세서를 채용한 본 발명의 데이타처리시스템.
Claims (2)
- 적어도 CPU(10)와, LAN 제어기(20)와, 주기억장치(30) 및, 복수의 버스들을 포함하는 데이타처리시스템에 있어서, 상기 LAN 제어기(20)는 상기 CPU(10)와 함께 상기 주기억장치(30)를 공유하도록 상기 주기억장치(30)에 접속되고, 상기 CPU(10)와 상기 LAN 제어기(20) 사이에 접속되어 상기 CPU(10)의 제어출력신호에 의해 상기 LAN 제어기(20)의 동작을 제어하는 제어신호들 (, CA)을 상기 LAN 제어기(20)에 제공하는 제어수단(70)을 포함하는 것을 특징으로 하는 고속데이타처리시스템.
- 제1항에 있어서. 상기 LAN 제어기(20)는 82596DX프로세서인 것을 특징으로 하는 고속데이타처리시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910015174A KR100194263B1 (ko) | 1991-08-31 | 1991-08-31 | 고속데이타처리 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910015174A KR100194263B1 (ko) | 1991-08-31 | 1991-08-31 | 고속데이타처리 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930005404A true KR930005404A (ko) | 1993-03-23 |
KR100194263B1 KR100194263B1 (ko) | 1999-06-15 |
Family
ID=67433308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910015174A KR100194263B1 (ko) | 1991-08-31 | 1991-08-31 | 고속데이타처리 시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100194263B1 (ko) |
-
1991
- 1991-08-31 KR KR1019910015174A patent/KR100194263B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100194263B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW364959B (en) | Data processor and data processing system | |
KR970007655A (ko) | 콘트롤러에서의 데이터 전송 방법 및 장치 | |
ATE101292T1 (de) | Zeitsteuerung fuer doppelanschluss. | |
KR870011537A (ko) | 어드레스 변환을 사용한 데이타 처리 시스템 | |
KR920003181A (ko) | Dma 기능을 갖춘 정보처리 장치 | |
JPS5786959A (en) | Data transfer control system | |
KR930005404A (ko) | 고속데이타 처리시스템 | |
JPS5313325A (en) | Connection method between information processing unit and peripheral device | |
JPS5261444A (en) | Data bus system of information processing unit | |
JPS576480A (en) | Buffer memory control system | |
JPS5491156A (en) | Data processing system | |
KR930005403A (ko) | 고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법 | |
JPS54101235A (en) | Operational processor | |
JPS53134334A (en) | Prefetch system in information processor having buffer memory | |
KR900002680A (ko) | Dma 타이밍 제어회로 | |
KR930004866A (ko) | 고속 데이타 송수신 인터페이스 회로 및 방법 | |
KR890017912A (ko) | 슈도우 dma 전송장치 | |
KR870011547A (ko) | 8비트 및 16비트 중앙처리장치를 이용한 데이타신호 처리장치 | |
KR890007172A (ko) | 퍼스컴의 입출력 스캔장치 | |
KR920013115A (ko) | 다중처리기 시스템에서의 시스팀 구성표 작성방식 | |
KR920013144A (ko) | 제어논리장치 | |
JPS54128635A (en) | Control system for cash memory | |
KR920013130A (ko) | 데이타 버퍼램을 이용한 입출력 처리기 | |
KR890010724A (ko) | 마이크로 프로세서간의 억세스 중재 제어 시스템 | |
JPS5434728A (en) | Input/output control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080130 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |