JP4741256B2 - インタラプトコントローラ - Google Patents
インタラプトコントローラ Download PDFInfo
- Publication number
- JP4741256B2 JP4741256B2 JP2005052124A JP2005052124A JP4741256B2 JP 4741256 B2 JP4741256 B2 JP 4741256B2 JP 2005052124 A JP2005052124 A JP 2005052124A JP 2005052124 A JP2005052124 A JP 2005052124A JP 4741256 B2 JP4741256 B2 JP 4741256B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- priority
- sources
- source
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B13/00—Oxygen; Ozone; Oxides or hydroxides in general
- C01B13/10—Preparation of ozone
- C01B13/11—Preparation of ozone by electric discharge
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
- B01F23/20—Mixing gases with liquids
- B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
- B01F23/231—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids by bubbling
- B01F23/23105—Arrangement or manipulation of the gas bubbling devices
- B01F23/2312—Diffusers
- B01F23/23121—Diffusers having injection means, e.g. nozzles with circumferential outlet
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
- B01F23/20—Mixing gases with liquids
- B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
- B01F23/237—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media
- B01F23/2376—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media characterised by the gas being introduced
- B01F23/23761—Aerating, i.e. introducing oxygen containing gas in liquids
- B01F23/237613—Ozone
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F25/00—Flow mixers; Mixers for falling materials, e.g. solid particles
- B01F25/30—Injector mixers
- B01F25/31—Injector mixers in conduits or tubes through which the main component flows
- B01F25/312—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F25/00—Flow mixers; Mixers for falling materials, e.g. solid particles
- B01F25/30—Injector mixers
- B01F25/31—Injector mixers in conduits or tubes through which the main component flows
- B01F25/312—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
- B01F25/3125—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof characteristics of the Venturi parts
- B01F25/31252—Nozzles
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F1/00—Treatment of water, waste water, or sewage
- C02F1/72—Treatment of water, waste water, or sewage by oxidation
- C02F1/78—Treatment of water, waste water, or sewage by oxidation with ozone
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Theoretical Computer Science (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Hydrology & Water Resources (AREA)
- Environmental & Geological Engineering (AREA)
- Water Supply & Treatment (AREA)
- Life Sciences & Earth Sciences (AREA)
- Inorganic Chemistry (AREA)
- Bus Control (AREA)
Description
図1を参照すれば、インタラプトコントローラ100は、インタラプトペンディングレジスタ10、制御レジスタ20、優先順位レジスタ30及びインタラプト要請信号発生器40を備える。中央処理装置50は、インタラプトコントローラ100の構成要素ではないが、インタラプトコントローラ100の動作説明のためにインタラプトコントローラ100と共に示される。
図2を参照すれば、優先順位レジスタ30は、5個のレジスタREG1、REG2、REG3、REG4、REG5を備える。図1のインタラプトコントローラ100が一回に32個のインタラプト動作を行える32ビットバスを備えると仮定する。
これにより、第1ないし第4レジスタREG1、REG2、REG3、REG4は各々8個のインタラプトソースIS1〜IS7、IS8〜IS16、IS17〜IS24、IS25〜IS32を受信して各々8個のインタラプトソースに対して優先順位を決定し、優先順位の高い1つのインタラプトソースを第5レジスタREG5に出力する。
インタラプトソースISの増加につれて、各インタラプトソースIS間の優先順位をどのように定めるかによって、インタラプトコントローラ100が内蔵されるシステムの性能に多くの影響を与える。
そして、各グループ内のインタラプトソース間にも優先順位を調整可能にする。優先順位を調整する方式としては、固定方式と循環方式とがある。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
図3を参照すると、本発明の実施例によるインタラプトコントローラ300は、インタラプトソース割当て部320、インタラプトペンディングレジスタ330、制御レジスタ340、優先順位レジスタ350及びインタラプト要請信号発生器360を備える。図3では説明の便宜上、CPU370をさらに示す。
インタラプト要請信号発生器360は、優先順位レジスタ350から出力されるインタラプトソースに応答してインタラプト要請信号を出力する。
図4を参照すると、インタラプトソース割当て部320は対応する選択信号SEL1〜SEL32に応答してm個のインタラプトソースIS1〜IS32のうち何れか1つのインタラプトソースを選択して出力する第1ないし第m選択部MUX1〜MUX32を備える。
インタラプトペンディングレジスタ330と制御レジスタ340の機能は、図1に開示された従来のインタラプトペンディングレジスタ10及び制御レジスタ20と同一なので、その説明を省略する。
前述した従来のインタラプトコントローラ100は、ユーザが図2の第4レジスタREG4に入力されるインタラプトソースIS25を第1レジスタREG1に入力して迅速に処理しようとする場合、第4レジスタREG4に入力されるあらゆるインタラプトソースIS25〜IS32を何れも第1レジスタREG1に入力させなければならない。すなわち、任意のインタラプトソースを先に処理するようにユーザが任意に制御できない。
優先順位レジスタ350から入力されるインタラプトソースの優先順位を決定する方式が固定方式であると仮定する。これにより、第1レジスタREG1に入力されるインタラプトソースが第2レジスタREG2に入力されるインタラプトソースより高い優先順位を持って出力される。
選択信号SEL1〜SEL32は、CPU370によって制御され、第1ないし第m選択信号SEL1〜SEL32は、インタラプトソースの優先順位によって対応するインタラプトソースを選択する。
インタラプトコントローラ300は、選択信号SEL1〜SEL32を発生させる選択レジスタ500をさらに具備することができる。
選択レジスタ500は、8個のレジスタSELREG1〜SELREG8を備え、それぞれのレジスタSELREG1〜SELREG8は、32ビットサイズを有する。1つのレジスターは、8ビットずつ4等分される。CPU370は、レジスタの8ビットのうち、5ビットにデータを書き込み、書き込まれたデータが選択信号として出力される。残りの3ビットRは使用しないビットである。
インタラプトソース割当て部320は、第1ないし第32選択信号SEL1〜SEL32に応答してインタラプトソースIS1〜IS32を優先順位レジスタ350に任意に割り当てる32個の選択部MUX1〜MUX32を備えるので、入力されるインタラプトソースIS1〜IS32をユーザが所望の順序で割り当てうる。
インタラプトコントローラ300は、インタラプトソースIS1〜IS32の数がm個を超える場合、超過するインタラプトソースをサブインタラプトソースIS_SUB1〜IS_SUBnとして受信して保存するインタラプトソース拡張部310をさらに具備することができる。
拡張レジスタ610は、サブインタラプトソースIS_SUB1〜IS_SUBnを保存する。反転論理積手段620は、サブインタラプトソースIS_SUB1〜IS_SUBnを反転論理積する。反転論理和手段630は、サブインタラプトソースIS_SUB1〜IS_SUBnを反転論理和する。
サブインタラプトソースIS_SUB1〜IS_SUB4が活性化される場合の論理レベルは相互同一でなければならない。すなわち、サブインタラプトソースが活性化される論理レベルをハイレベルと仮定するならば、超過された4個のサブインタラプトソースIS_SUB1〜IS_SUB4は何れもハイレベルである時に活性化されるインタラプトソースでなければならない。
これにより、反転論理積手段620は、サブインタラプトソースIS_SUB1〜IS_SUB4を反転論理積して出力をハイレベルとして発生させる。反転論理和手段630は、サブインタラプトソースIS_SUB1〜IS_SUB4を反転論理和して出力をローレベルとして発生させる。
選択手段640の出力がハイレベルに発生してインタラプトソースIS32としてインタラプトソース割当て部320に印加される。選択手段640の出力がハイレベルとして発生するということは、サブインタラプトソースIS_SUB1〜IS_SUB4のうち何れか1つが活性化されるという意味であり、これは処理せねばならないインタラプトが発生したのである。
320 インタラプトソース割当て部
330 インタラプトペンディングレジスタ
340 制御レジスタ
350 優先順位レジスタ
360 インタラプト要請信号発生器
370 CPU
Claims (26)
- 少なくとも2つのインタラプトソースを受信し、少なくとも一つの選択信号に応答して任意に調整可能な優先順位によってm(mは自然数)個のインタラプトソースを外部に出力するインタラプトソース割当て部と、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
前記セットされたビットに対応するインタラプトソースを制御して伝送する制御レジスタと、
前記制御レジスタから入力されるインタラプトソースの優先順位を決定して優先順位によって出力する優先順位レジスタと、
前記優先順位レジスタから出力されるインタラプトソースに応答してインタラプト要請信号を出力するインタラプト要請信号発生器と、を備え、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。 - 前記インタラプトソース割当て部は、
対応する選択信号に応答して、前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを選択して出力する第1ないし第m選択部を備えることを特徴とする請求項1に記載のインタラプトコントローラ。 - 前記第1選択部から出力されるインタラプトソースが最上位の優先順位を有し、第2ないし第m選択部は、インタラプトソースの優先順位によって対応するインタラプトソースを出力することを特徴とする請求項2に記載のインタラプトコントローラ。
- 前記選択信号は、
中央処理装置によって制御され、
前記第1ないし第m選択信号は、インタラプトソースの優先順位によって対応するインタラプトソースを選択することを特徴とする請求項3に記載のインタラプトコントローラ。 - 前記選択信号を発生させる選択レジスタをさらに備えることを特徴とする請求項4に記載のインタラプトコントローラ。
- 前記インタラプトソースの数がm個を超える場合、超過するインタラプトソースを保存するインタラプトソース拡張部をさらに備えることを特徴とする請求項1に記載のインタラプトコントローラ。
- 前記超過するインタラプトソースは、
サブインタラプトソースとして保存されることを特徴とする請求項6に記載のインタラプトコントローラ。 - 前記インタラプトソース拡張部は、
少なくとも2つの前記サブインタラプトソースを保存する拡張レジスタと、
前記サブインタラプトソースを反転論理積する反転論理積手段と、
前記サブインタラプトソースを反転論理和する反転論理和手段と、
極性信号に応答して前記反転論理積手段及び前記反転論理和手段の出力のうち、何れか1つを選択して出力する選択手段と、を備えることを特徴とする請求項7に記載のインタラプトコントローラ。 - 前記選択手段は、
前記極性信号が第1レベルである場合、前記反転論理和手段の出力を出力し、前記極性信号が第2レベルである場合、前記反転論理積手段の出力を出力することを特徴とする請求項8に記載のインタラプトコントローラ。 - 前記インタラプトソース拡張部は、
m個のインタラプトソースを発生させるm個のモジュールに各々対応するようにm個が存在できることを特徴とする請求項6に記載のインタラプトコントローラ。 - 前記少なくとも2つのサブインタラプトソースが活性化される場合の論理レベルは相等しいことを特徴とする請求項9に記載のインタラプトコントローラ。
- 少なくとも2つのインタラプトソースを受信する段階と、
少なくとも一つの選択信号に応答して任意に調整可能な優先順位によってm(mは自然数)個のインタラプトソースを外部に出力する段階と、
前記m個のインタラプトソースに対応するビットをセットする段階と、
前記セットされたビットに対応するインタラプトソースを伝送する段階と、
入力されるインタラプトソースの優先順位を決定する段階と、
決定された優先順位によって前記インタラプトソースを出力する段階と、
前記インタラプトソースに応答してインタラプト要請信号を出力する段階と、を備え、
前記外部に出力されたインタラプトソースの優先順位は、前記セットされたビットの位置によって異なることを特徴とするインタラプト制御方法。 - m(mは2より大きな自然数)個のインタラプトソース及び少なくとも1つの選択信号を受信し、受信された前記少なくとも1つの選択信号に応答して任意に調整可能な優先順位によって前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを各々出力するm個の選択部を備えるインタラプトソース割当て部と、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
前記m個のインタラプトソースの優先順位によって前記m個のインタラプトソースのうち、少なくとも1つを選択する前記少なくとも1つの選択信号を発生させる選択レジスターと、を備え、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。 - 中央処理装置をさらに備え、ユーザは印加を用いて前記m個のインタラプトソースの優先順位を変化させることを特徴とする請求項13に記載のインタラプトコントローラ。
- 前記m個のインタラプトソースの優先順位は、循環方式または固定方式によって決定されることを特徴とする請求項13に記載のインタラプトコントローラ。
- 前記m個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
前記セットされたビットに対応するインタラプトソースを制御して伝送する制御レジスタと、 入力されるインタラプトソースの優先順位を決定して優先順位によって出力する優先順位レジスタと、
前記優先順位レジスタから出力されるインタラプトソースに応答してインタラプト要請信号を出力するインタラプト要請信号発生器と、をさらに備えることを特徴とする請求項13に記載のインタラプトコントローラ。 - m(mは、2より大きな自然数)個のインタラプトソースの優先順位によって、前記m個のインタラプトソースのうち、少なくとも1つを選択する段階と、
少なくとも1個の前記インタラプトソースに対応して、少なくとも1つの選択信号を発生させる段階と、
前記m個のインタラプトソース及び前記少なくとも1つの選択信号を受信する段階と、
受信された前記少なくとも1つの選択信号に応答して、任意に調整可能な優先順位によって前記少なくとも1つのインタラプトソースを出力する段階と、
前記出力されたインタラプトソースに対応するビットをセットする段階と、を備え、
前記外部に出力されたインタラプトソースの優先順位は、前記セットされたビットの位置によって異なることを特徴とするインタラプト制御方法。 - 前記m個のインタラプトソースに対応するビットをセットする段階と、
前記セットされたビットに対応するインタラプトソースを伝送する段階と、
入力されるインタラプトソースの優先順位を決定する段階と、
前記決定された優先順位によって、前記m個のインタラプトソースのうち少なくとも1つを出力する段階と、
前記m個のインタラプトソースのうちから受信された少なくとも1つのインタラプトソースに応答して、インタラプト要請信号を出力する段階と、をさらに備えることを特徴とする請求項17に記載のインタラプト制御方法。 - m(mは、2より大きな自然数)個のインタラプトソースを受信するm個の選択部を備え、前記m個の選択部のうち、少なくとも1つの選択部は受信された少なくとも1つの選択信号に応答して、任意に調整可能な優先順位によって前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを出力するインタラプトソース割当て部と、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
少なくとも2つのレジスタを備える優先順位レジスタであって、前記少なくとも2つのレジスタのうち、少なくとも1つは、前記インタラプトソース割当て部から出力されるm個のインタラプトソースのうち、少なくとも1つに応答して1つまたはそれ以上のビットを保存する前記優先順位レジスタと、を備え、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。 - 前記優先順位レジスタは、
前記2つのレジスタのうち、何れか1つのレジスタの最上位ビット位置に最上位の優先順位を有するインタラプトソースを保存し、前記レジスタの最下位ビット位置に最下位優先順位を有するインタラプトソースを保存することを特徴とする請求項19に記載のインタラプトコントローラ。 - m(mは、2より大きな自然数)個のインタラプトソースを受信するm個の選択部を備え、前記m個の選択部のうち、少なくとも1つの選択部は、受信された少なくとも1つの選択信号に応答して任意に調整可能な優先順位によって前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを出力するインタラプトソース割当て部と、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
前記インタラプトソースの数がm個を超える場合、超過するインタラプトソースを保存し、前記超過するインタラプトソースは、インタラプト要請信号に応答して前記インタラプトソース割当て部に出力される拡張部と、を備え、
前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。 - 中央処理装置と、
前記インタラプト要請信号を前記中央処理装置に出力するインタラプト要請信号発生器とをさらに備え、
前記中央処理装置は、
前記拡張部の内容を読出し、前記超過されたインタラプトソースのうち何れかが前記インタラプトソース割当部に出力されるかを決定することを特徴とする請求項21に記載のインタラプトコントローラ。 - 前記少なくとも1つの超過するインタラプトソースは、出力される前に活性化されることを特徴とする請求項22に記載のインタラプトコントローラ。
- 前記拡張部は、
前記超過されたインタラプトソースを保存する少なくとも1つの拡張レジスタと、
反転論理積手段と、
反転論理和手段と、
前記反転論理積手段及び前記反転論理和手段の出力に応答して選択信号を出力する選択手段と、を備え、
前記選択信号は、前記少なくとも1つの超過されたインタラプトソースに対応することを特徴とする請求項21に記載のインタラプトコントローラ。 - 請求項17に記載の方法を行うインタラプトコントローラ。
- 請求項12に記載の方法を行うインタラプトコントローラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040013570A KR100817047B1 (ko) | 2004-02-27 | 2004-02-27 | 인터럽트 컨트롤러 |
KR2004-013570 | 2004-02-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005243033A JP2005243033A (ja) | 2005-09-08 |
JP4741256B2 true JP4741256B2 (ja) | 2011-08-03 |
Family
ID=34880323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005052124A Active JP4741256B2 (ja) | 2004-02-27 | 2005-02-25 | インタラプトコントローラ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7484024B2 (ja) |
JP (1) | JP4741256B2 (ja) |
KR (1) | KR100817047B1 (ja) |
CN (1) | CN100583068C (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7707341B1 (en) * | 2004-05-11 | 2010-04-27 | Advanced Micro Devices, Inc. | Virtualizing an interrupt controller |
ATE532585T1 (de) | 2005-08-24 | 2011-11-15 | Brother Ind Ltd | Fimbildungsvorrichtung und strahldüse |
CN100397375C (zh) * | 2005-12-02 | 2008-06-25 | 北京中星微电子有限公司 | 多中断处理单元的中断处理的装置和方法 |
CN100365604C (zh) * | 2005-12-02 | 2008-01-30 | 北京中星微电子有限公司 | 一种中断控制处理装置和方法 |
CN100437394C (zh) * | 2006-04-14 | 2008-11-26 | 华为技术有限公司 | 一种硬件单元的控制方法 |
US9032127B2 (en) * | 2006-09-14 | 2015-05-12 | Hewlett-Packard Development Company, L.P. | Method of balancing I/O device interrupt service loading in a computer system |
US20100088446A1 (en) * | 2008-10-06 | 2010-04-08 | Texas Instruments Incorporated | Prioritizing interrupt controller |
US9189283B2 (en) | 2011-03-03 | 2015-11-17 | Hewlett-Packard Development Company, L.P. | Task launching on hardware resource for client |
US8738830B2 (en) * | 2011-03-03 | 2014-05-27 | Hewlett-Packard Development Company, L.P. | Hardware interrupt processing circuit |
US9645823B2 (en) | 2011-03-03 | 2017-05-09 | Hewlett-Packard Development Company, L.P. | Hardware controller to choose selected hardware entity and to execute instructions in relation to selected hardware entity |
CN103544125B (zh) * | 2012-07-12 | 2017-02-22 | 深圳市中兴微电子技术有限公司 | 中断的控制方法、中断的处理方法、中断控制器和处理器 |
JP6056576B2 (ja) * | 2013-03-18 | 2017-01-11 | 富士通株式会社 | 割り込み要因を特定する方法及び装置 |
CN103617137B (zh) * | 2013-11-29 | 2016-09-07 | 暨南大学 | 一种兼容8051 ip核的中断控制器及其控制方法 |
US9665509B2 (en) * | 2014-08-20 | 2017-05-30 | Xilinx, Inc. | Mechanism for inter-processor interrupts in a heterogeneous multiprocessor system |
KR20180083688A (ko) * | 2017-01-13 | 2018-07-23 | 삼성전자주식회사 | 애플리케이션 프로세서 및 집적 회로 |
US10838760B2 (en) * | 2017-11-29 | 2020-11-17 | Nxp Usa, Inc. | Systems and methods for interrupt distribution |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE887134A (fr) * | 1979-12-14 | 1981-05-14 | Gte Automatic Electric Lab Inc | Circuit expanseur d'interruption |
US5218703A (en) * | 1988-07-07 | 1993-06-08 | Siemens Aktiengesellschaft | Circuit configuration and method for priority selection of interrupts for a microprocessor |
JPH0353338A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | 可変優先順位調停回路 |
JPH08147175A (ja) * | 1994-11-25 | 1996-06-07 | Yokogawa Electric Corp | 割り込み制御装置 |
KR100393765B1 (ko) | 1996-03-26 | 2004-03-10 | 엘지전자 주식회사 | 인터럽트제어장치 |
JP3206483B2 (ja) * | 1997-03-17 | 2001-09-10 | 日本電気株式会社 | 割り込み制御装置 |
KR19990011284A (ko) * | 1997-07-22 | 1999-02-18 | 구자홍 | 데이터 처리장치의 인터럽트 처리장치 및 방법 |
KR19990019843U (ko) * | 1997-11-21 | 1999-06-15 | 구본준 | 인터럽트 발생 장치 |
KR19990059296A (ko) * | 1997-12-30 | 1999-07-26 | 서평원 | 인터럽트 우선순위 제어 시스템 |
KR19990066213A (ko) | 1998-01-22 | 1999-08-16 | 윤종용 | 우선순위 인터럽트 컨트롤러 |
KR100313945B1 (ko) * | 1999-03-03 | 2001-11-15 | 김영환 | 다단 인터럽트 제어 장치 |
JP4250283B2 (ja) | 1999-12-09 | 2009-04-08 | 川崎マイクロエレクトロニクス株式会社 | 割込処理回路 |
US6618780B1 (en) * | 1999-12-23 | 2003-09-09 | Cirrus Logic, Inc. | Method and apparatus for controlling interrupt priority resolution |
US6539448B1 (en) * | 2000-05-26 | 2003-03-25 | Texas Instruments Incorporated | Priority first come first serve interrupt controller |
US6813666B2 (en) * | 2001-02-12 | 2004-11-02 | Freescale Semiconductor, Inc. | Scaleable arbitration and prioritization of multiple interrupts |
JP2002236658A (ja) * | 2001-02-13 | 2002-08-23 | Ricoh Co Ltd | 調停装置 |
US6694398B1 (en) * | 2001-04-30 | 2004-02-17 | Nokia Corporation | Circuit for selecting interrupt requests in RISC microprocessors |
KR20030004763A (ko) * | 2001-07-06 | 2003-01-15 | 삼성전자 주식회사 | 인터럽트 처리장치 |
KR20030028601A (ko) | 2001-09-20 | 2003-04-10 | 엘지전자 주식회사 | 변경 가능한 인터럽트 우선순위를 갖는 인터럽트 처리기 |
JP2003271545A (ja) * | 2002-03-12 | 2003-09-26 | Hitachi Ltd | データ処理システム |
EP1422627B1 (en) * | 2002-11-19 | 2006-04-26 | STMicroelectronics S.r.l. | Method for generating interrupt commands in a microprocessor system and relative priority interrupt controller |
-
2004
- 2004-02-27 KR KR1020040013570A patent/KR100817047B1/ko active IP Right Grant
-
2005
- 2005-02-25 CN CN200510071666A patent/CN100583068C/zh active Active
- 2005-02-25 US US11/064,857 patent/US7484024B2/en active Active
- 2005-02-25 JP JP2005052124A patent/JP4741256B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN100583068C (zh) | 2010-01-20 |
US7484024B2 (en) | 2009-01-27 |
US20050193157A1 (en) | 2005-09-01 |
KR20050087645A (ko) | 2005-08-31 |
JP2005243033A (ja) | 2005-09-08 |
CN1684055A (zh) | 2005-10-19 |
KR100817047B1 (ko) | 2008-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741256B2 (ja) | インタラプトコントローラ | |
KR100420707B1 (ko) | 가변폭버스의동시적인액세스를이용하는다중프로세서시스템에서버스중재를위한방법및시스템 | |
KR100420706B1 (ko) | 가변폭버스의동시적인액세스를이용하는다중프로세서시스템에서i/o제어를위한방법및시스템 | |
JP3088241B2 (ja) | 割当要求を調整するシステムとその方法 | |
JP3950831B2 (ja) | メモリインタリーブ方式 | |
KR100296718B1 (ko) | 다중프로세서 시스템에서 가변폭 버스를 동시에 액세스하기 위한 방법 및 시스템 | |
JPH07244635A (ja) | バス使用権調停回路及び方法 | |
EP0284981B1 (en) | Addressing in a computer system | |
US20030145147A1 (en) | Information handling system with dynamic interrupt allocation apparatus and methodology | |
KR100757791B1 (ko) | 공유 자원 중재 프로토콜 방법 및 중재기 | |
JPH07225735A (ja) | 複数のアドレスをコンピュータシステムに結合された周辺デバイスに割当てるための方法、および周辺コントローラ | |
JP5058116B2 (ja) | ストリーミングidメソッドによるdmac発行メカニズム | |
EP1436710B1 (en) | Interfacing processors with external memory supporting burst mode | |
JP7225904B2 (ja) | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム | |
KR20070077193A (ko) | 인터럽트 컨트롤러 | |
JPS62260257A (ja) | 入出力ポ−ト割り付け制御方式 | |
JP2005518045A (ja) | 多数リクエスト信号間の公正アービトレーションのシステム及び方法 | |
JPH0814791B2 (ja) | 処理システム | |
JPH04274537A (ja) | アドレス割振り装置 | |
JP2004220309A (ja) | マルチプロセッサシステム | |
JP4142299B2 (ja) | 円環状アドレスバッファのアドレス生成装置およびこれを備えた集積回路 | |
JPH0432949A (ja) | I/oポートアドレス拡張方式 | |
JPH03232032A (ja) | メモリ制御装置 | |
JPH0793179A (ja) | 情報処理装置 | |
JPH10334081A (ja) | リストベクトル処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4741256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |