JP4741256B2 - インタラプトコントローラ - Google Patents

インタラプトコントローラ Download PDF

Info

Publication number
JP4741256B2
JP4741256B2 JP2005052124A JP2005052124A JP4741256B2 JP 4741256 B2 JP4741256 B2 JP 4741256B2 JP 2005052124 A JP2005052124 A JP 2005052124A JP 2005052124 A JP2005052124 A JP 2005052124A JP 4741256 B2 JP4741256 B2 JP 4741256B2
Authority
JP
Japan
Prior art keywords
interrupt
priority
sources
source
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005052124A
Other languages
English (en)
Other versions
JP2005243033A (ja
Inventor
▲ミン▼ 道 權
成 桓 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005243033A publication Critical patent/JP2005243033A/ja
Application granted granted Critical
Publication of JP4741256B2 publication Critical patent/JP4741256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B13/00Oxygen; Ozone; Oxides or hydroxides in general
    • C01B13/10Preparation of ozone
    • C01B13/11Preparation of ozone by electric discharge
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20Mixing gases with liquids
    • B01F23/23Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/231Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids by bubbling
    • B01F23/23105Arrangement or manipulation of the gas bubbling devices
    • B01F23/2312Diffusers
    • B01F23/23121Diffusers having injection means, e.g. nozzles with circumferential outlet
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20Mixing gases with liquids
    • B01F23/23Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/237Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media
    • B01F23/2376Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media characterised by the gas being introduced
    • B01F23/23761Aerating, i.e. introducing oxygen containing gas in liquids
    • B01F23/237613Ozone
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F25/00Flow mixers; Mixers for falling materials, e.g. solid particles
    • B01F25/30Injector mixers
    • B01F25/31Injector mixers in conduits or tubes through which the main component flows
    • B01F25/312Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F25/00Flow mixers; Mixers for falling materials, e.g. solid particles
    • B01F25/30Injector mixers
    • B01F25/31Injector mixers in conduits or tubes through which the main component flows
    • B01F25/312Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
    • B01F25/3125Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof characteristics of the Venturi parts
    • B01F25/31252Nozzles
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • C02F1/72Treatment of water, waste water, or sewage by oxidation
    • C02F1/78Treatment of water, waste water, or sewage by oxidation with ozone

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Theoretical Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bus Control (AREA)

Description

本発明は、インタラプトコントローラに係り、特にインタラプトソースを優先順位レジスタに自由に割り当て、一回で処理できるインタラプトソースの数より多くのインタラプトソースが入力されても、インタラプト動作を行えるインタラプトコントローラに関する。
一般的なマイクロプロセッサは、インタラプト処理のためのインタラプトコントローラを備える。インタラプトの優先順位は、複数のインタラプトが同時に発生した場合、先に行うインタラプト動作を決定するために各インタラプトソースに優先順位を与えることをいう。
インタラプトの優先順位を決定する方法は、複数のモジュールで発生するインタラプトソースに対応するビットがセットされうるレジスタを用いる。優先順位は、このレジスタのビットの位置によって決定される。インタラプトコントローラについては特許文献1に開示されている。
図1は、一般的なインタラプトコントローラの構造を説明するブロック図である。
図1を参照すれば、インタラプトコントローラ100は、インタラプトペンディングレジスタ10、制御レジスタ20、優先順位レジスタ30及びインタラプト要請信号発生器40を備える。中央処理装置50は、インタラプトコントローラ100の構成要素ではないが、インタラプトコントローラ100の動作説明のためにインタラプトコントローラ100と共に示される。
インタラプトペンディングレジスタ10は、インタラプトソースISが入力されれば、対応するビットがセットされる。インタラプトペンディングレジスタ10は、2つ以上のインタラプト要請が同時に発生した場合、高い優先順位を有するインタラプトソースに優先権を与えるためのレジスタであって、インタラプトソースに対応するビットがセットされる。
制御レジスタ20は、入力されるインタラプトソースISについてのマスキング動作を行うか否か、インタラプトコントローラ100に関するベクトル機能を支援するか否かなどの制御動作を行ってインタラプトペンディングレジスタ10にセットされたビットに対応するインタラプトソースISを優先順位レジスタ30に伝送する。
優先順位レジスタ30は、インタラプトソースISの優先順位を決定するロジックであって、入力されるインタラプトソースISを複数のグループに分け、複数のグループを制御するマスターブロックで各グループについての優先順位を固定方式で行う、あるいは循環方式で行うかを決定する。優先順位レジスタ30については図2でさらに詳細に説明する。
インタラプト要請信号発生器40は、優先順位レジスタ30から出力されるインタラプトソースISに応答してインタラプト要請信号IRQを発生させる。中央処理装置((CentralProcessingUnit:CPU))50は、インタラプト要請信号IRQが受信されれば、如何なるインタラプトが発生したかを把握し、また同時に複数のインタラプトが発生した場合、どんなモジュールに対応するインタラプト動作を行うかも決定する。
図2は、図1の優先順位レジスタの構造を説明する図面である。
図2を参照すれば、優先順位レジスタ30は、5個のレジスタREG1、REG2、REG3、REG4、REG5を備える。図1のインタラプトコントローラ100が一回に32個のインタラプト動作を行える32ビットバスを備えると仮定する。
これにより、第1ないし第4レジスタREG1、REG2、REG3、REG4は各々8個のインタラプトソースIS1〜IS7、IS8〜IS16、IS17〜IS24、IS25〜IS32を受信して各々8個のインタラプトソースに対して優先順位を決定し、優先順位の高い1つのインタラプトソースを第5レジスタREG5に出力する。
次いで、第5レジスタREG5は、受信される4個のインタラプトソースのうち、優先順位の高い1つのインタラプトソースを出力する。
インタラプトソースISの増加につれて、各インタラプトソースIS間の優先順位をどのように定めるかによって、インタラプトコントローラ100が内蔵されるシステムの性能に多くの影響を与える。
頻繁に発生するインタラプトソースの優先順位を高く決定して迅速処理させれば、システム性能は高まるが、一方、優先順位の高い特定インタラプトソースがあまりにも多発すれば、相対的に優先順位の低い他のインタラプトソースを処理できなくなる。これにより、必ず処理しなければならない作業が処理できず、システムが誤動作を起こす可能性もある。
そこで、一般的に各インタラプトソースについて優先順位を調整できるように、インタラプトコントローラ100の設計時に、図2のようにインタラプトソースを複数のグループに分けて各グループ間にインタラプトソースの優先順位を調整する。
そして、各グループ内のインタラプトソース間にも優先順位を調整可能にする。優先順位を調整する方式としては、固定方式と循環方式とがある。
各グループ間の優先順位を固定方式で決定する場合、各グループ間の優先順位が決まっいて、上位優先順位グループのインタラプトソースが頻繁に発生する場合、下位優先順位グループのインタラプトソースは処理できない場合が発生するという問題点がある。
また、図2の第4レジスタREG4に入力されるインタラプトソースIS25を第1レジスタREG1に入力して迅速に処理しようとする場合、固定方式ではインタラプトソースIS25のみを第1レジスタREG1に移すことができず、第4レジスタREG4に入力されるあらゆるインタラプトソースIS25〜IS32を共に移さねばならない。したがって、固定方式の場合、任意のインタラプトソースを先に処理するようにユーザが任意に制御できないという問題がある。
各グループ間の優先順位を循環方式で決定する場合、各インタラプトソースの優先順位が固定されず、先に処理されたインタラプトソースの優先順位は、もっとも低い優先順位になり、その次の優先順位のインタラプトソースが最も高い優先順位を有するようになる。
しかし、循環方式でインタラプトソースの優先順位を変えれば、実時間で動作するシステムで、次に発生するインタラプトソースがどんな種類か予測し難い場合が多いので、システム動作のためのソフトウェアを開発し難くなる。したがって、実時間で動作するシステムのプロセッサでは循環方式優先順位インタラプトコントローラは適さないという問題点がある。
また、図1のインタラプトコントローラ100が32ビットバスを用いるシステムに装着される場合、CPU50が一回で読み込めるインタラプトコントローラ100のレジスターは32ビットである。32ビットのレジスタには最大32個のインタラプトソースが割当てられる。しかし、システムに内蔵される機能モジュールが多くて、32個以上のインタラプトソースが発生する場合、これらを処理できないという問題がある。
特開平10−260930号公報
本発明が解決しようとする技術的課題は、固定方式または循環方式によってインタラプトソースの優先順位が決定される前にインタラプトソースをユーザが任意に優先順位レジスタに割り当てて処理できるインタラプトソースの数を拡張できるインタラプトコントローラを提供するところにある。
前記技術的課題を達成するための本発明の実施例によるインタラプトコントローラは、インタラプトソース割当て部、インタラプトペンディングレジスタ、制御レジスタ、優先順位レジスタ及びインタラプト要請信号発生器を備える。
インタラプトソース割当て部は、少なくとも2つのインタラプトソースを受信し、優先順位によってm(mは、自然数)個のインタラプトソースを外部に出力する。インタラプトペンディングレジスタは、インタラプトソース割当て部から出力されるインタラプトソースに対応するビットをセットする。
制御レジスタは、セットされたビットに対応するインタラプトソースを制御して伝送する。優先順位レジスタは、入力されるインタラプトソースの優先順位を決定して優先順位によって出力する。インタラプト要請信号発生器は、優先順位レジスタから出力されるインタラプトソースに応答してインタラプト要請信号を出力する。
技術的課題を達成するための本発明の他の実施例によるインタラプト制御方法は、少なくとも2つのインタラプトソースを受信する段階、優先順位によってm(mは、自然数)個のインタラプトソースを外部に出力する段階、m個のインタラプトソースに対応するビットをセットする段階、セットされたビットに対応するインタラプトソースを伝送する段階、入力されるインタラプトソースの優先順位を決定する段階、決定された優先順位によってインタラプトソースを出力する段階、及びインタラプトソースに応答してインタラプト要請信号を出力する段階を備える。
前記技術的課題を達成するための本発明の他の実施例によるインタラプトコントローラは、m(mは、2より大きな自然数)個のインタラプトソース及び少なくとも1つの選択信号を受信し、受信された少なくとも1つの選択信号に応答してm個のインタラプトソースのうち、何れか1つのインタラプトソースを各々出力するm個の選択部を備えるインタラプトソース割当て部及びm個のインタラプトソースの優先順位によってm個のインタラプトソースのうち、少なくとも1つを選択して少なくとも1つの選択信号を発生させる選択レジスタを備える。
前記技術的課題を達成するための本発明の他の実施例によるインタラプト制御方法は、m(mは、2より大きな自然数)個のインタラプトソースの優先順位によってm個のインタラプトソースのうち、少なくとも1つを選択する段階、少なくとも1つのインタラプトソースに応答して少なくとも1つの選択信号を発生させる段階、m個のインタラプトソース及び少なくとも1つの選択信号を受信する段階、及び受信された少なくとも1つの選択信号に応答して少なくとも1つのインタラプトソースを出力する段階を備える。
前記技術的課題を達成するための本発明の他の実施例によるインタラプトコントローラはm(mは、2より大きな自然数)個のインタラプトソースを受信するm個の選択部を備え、m個の選択部のうち、少なくとも1つの選択部は受信された少なくとも1つの選択信号に応答してm個のインタラプトソースのうち、何れか1つのインタラプトソースを出力するインタラプトソース割当て部、及び少なくとも2つのレジスタを備える優先順位レジスタであって、少なくとも2つのレジスタのうち、少なくとも1つは、インタラプトソース割当て部から出力されるm個のインタラプトソースのうち、少なくとも1つに応答して1つまたはそれ以上のビットを保存する前記優先順位レジスタを備える。
前記技術的課題を達成するための本発明の他の実施例によるインタラプトコントローラはm(mは、2より大きな自然数)個のインタラプトソースを受信するm個の選択部を備え、m個の選択部のうち、少なくとも1つの選択部は、受信された少なくとも1つの選択信号に応答してm個のインタラプトソースのうち、何れか1つのインタラプトソースを出力するインタラプトソース割当て部、及び前記インタラプトソースの数がm個を超える場合、超過するインタラプトソースを保存し、超過するインタラプトソースはインタラプト要請信号に応答して、インタラプトソース割当て部に出力される拡張部を備える。
本発明によるインタラプトコントローラは、固定方式または循環方式によってインタラプトソースの優先順位が決定される前にインタラプトソースをユーザが任意に優先順位レジスタに割り当てられ、処理可能なインタラプトソースの数を拡張しうる。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
図3は、本発明の実施例によるインタラプトコントローラの構造を説明するブロック図である。
図3を参照すると、本発明の実施例によるインタラプトコントローラ300は、インタラプトソース割当て部320、インタラプトペンディングレジスタ330、制御レジスタ340、優先順位レジスタ350及びインタラプト要請信号発生器360を備える。図3では説明の便宜上、CPU370をさらに示す。
インタラプトソース割当て部320は、入力されるm(mは、自然数)個のインタラプトソースIS1〜IS32を任意の優先順位によって外部に出力する。インタラプトペンディングレジスタ330は、インタラプトソース割当て部320から出力されるインタラプトソースに対応するビットをセットする。
制御レジスタ340は、セットされたビットに対応するインタラプトソースを制御して伝送する。優先順位レジスタ350は、入力されるインタラプトソースの優先順位を決定して優先順位によって出力する。
インタラプト要請信号発生器360は、優先順位レジスタ350から出力されるインタラプトソースに応答してインタラプト要請信号を出力する。
図4は、図3のインタラプトソース割当部及び優先順位レジスタの構造を説明する図である。
図4を参照すると、インタラプトソース割当て部320は対応する選択信号SEL1〜SEL32に応答してm個のインタラプトソースIS1〜IS32のうち何れか1つのインタラプトソースを選択して出力する第1ないし第m選択部MUX1〜MUX32を備える。
以下、図3及び図4を用いて本発明の実施例によるインタラプトコントローラ300の動作を詳細に説明する。
インタラプトペンディングレジスタ330と制御レジスタ340の機能は、図1に開示された従来のインタラプトペンディングレジスタ10及び制御レジスタ20と同一なので、その説明を省略する。
インタラプトソース割当て部320は、入力されるm(mは、自然数)個のインタラプトソースIS1〜IS32を任意の優先順位によって外部に出力する。mは任意の自然数であるが、説明の便宜上、32と仮定する。図3及び図4には、32個のインタラプトソースIS1〜IS32が図示される。
インタラプトソース割当て部320は、32個のインタラプトソースIS1〜IS32をインタラプトペンディングレジスタ330の最初のビットから32番目のビット間の任意のビットに割り当てるスイッチ機能を行うレジスタである。任意のビットで割当されたインタラプトソースIS1〜IS32は制御レジスタ340によって優先順位レジスタ350に印加される。
インタラプトペンディングレジスタ330と制御レジスタ340との動作説明を省略し、図4を用いてインタラプトソース割当て部320と優先順位レジスタ350の動作を説明する。
前述した従来のインタラプトコントローラ100は、ユーザが図2の第4レジスタREG4に入力されるインタラプトソースIS25を第1レジスタREG1に入力して迅速に処理しようとする場合、第4レジスタREG4に入力されるあらゆるインタラプトソースIS25〜IS32を何れも第1レジスタREG1に入力させなければならない。すなわち、任意のインタラプトソースを先に処理するようにユーザが任意に制御できない。
しかし、本発明のインタラプトソース割当て部320は、ユーザが所望のインタラプトソースIS25だけ選択して優先順位レジスタ350の第1レジスタREG1に入力することができる。
インタラプトソースIS25を含むインタラプトソースIS1〜IS32は、既存の方式通り4個のグループに分けられて優先順位レジスタ350のそれぞれのレジスタREG1、REG2、REG3、REG4に入力され、各レジスタREG1、REG2、REG3、REG4の間、またはレジスタREG1、REG2、REG3、REG4内でのインタラプトソースの優先順位は、固定方式または循環方式で決定される。
インタラプトソース割当て部320は、対応する選択信号SEL1〜SEL32に応答してm個のインタラプトソースIS1〜IS32のうち何れか1つのインタラプトソースを選択して出力する第1ないし第m選択部MUX1〜MUX32を備える。mは32と仮定したので、インタラプトソース割当て部320は第1ないし第32選択部MUX1〜MUX32を備える。
それぞれの選択部MUX1〜MUX32に32個のインタラプトソースIS1〜IS32が各々入力される。それぞれの選択部MUX1〜MUX32は対応する選択信号SEL1〜SEL32に応答して1つのインタラプトソースを出力する。
優先順位レジスタ350から入力されるインタラプトソースの優先順位を決定する方式が固定方式であると仮定する。これにより、第1レジスタREG1に入力されるインタラプトソースが第2レジスタREG2に入力されるインタラプトソースより高い優先順位を持って出力される。
また、第1レジスタREG1に入力される8個のインタラプトソースのうち、最も高い優先順位を有するインタラプトソースが第1レジスタREG1の最初のビットに保存され、最も低い優先順位を有するインタラプトソースが第1レジスタREG1の8番目のビットに保存されると仮定する。
インタラプトソース割当て部320に入力される32個のインタラプトソースIS1〜IS32のうち、25番目のインタラプトソースIS25が最も早く処理されねばならないとするなら、第1選択部MUX1は、第1選択信号SEL1に応答して32個のインタラプトソースIS1〜IS32のうち、インタラプトソースIS25を第1レジスタREG1の最初のビットに印加する。
第1選択信号SEL1は、第1選択部MUX1がインタラプトソースIS25を選択するように制御する。
選択信号SEL1〜SEL32は、CPU370によって制御され、第1ないし第m選択信号SEL1〜SEL32は、インタラプトソースの優先順位によって対応するインタラプトソースを選択する。
図5は、図4の選択信号を発生させる選択レジスタの構造を説明する図である。
インタラプトコントローラ300は、選択信号SEL1〜SEL32を発生させる選択レジスタ500をさらに具備することができる。
選択レジスタ500は、8個のレジスタSELREG1〜SELREG8を備え、それぞれのレジスタSELREG1〜SELREG8は、32ビットサイズを有する。1つのレジスターは、8ビットずつ4等分される。CPU370は、レジスタの8ビットのうち、5ビットにデータを書き込み、書き込まれたデータが選択信号として出力される。残りの3ビットRは使用しないビットである。
CPU370が選択レジスタ500の最初のレジスタSELREG1の下位8ビットのうち、5ビットに“11001”を書き込めば、“11001”が第1選択信号SEL1として第1選択部MUX1に印加される。これにより、第1選択部MUX1は第1選択信号SEL1に応答してインタラプトソースIIS25を選択して出力する。
このような方法で、CPU370は、選択レジスタ500の7個のレジスタSELREG1〜SELREG8に、第1ないし第32選択信号SEL1〜SEL32を発生させるためのデータを書き込む。
インタラプトソース割当て部320は、第1ないし第32選択信号SEL1〜SEL32に応答してインタラプトソースIS1〜IS32を優先順位レジスタ350に任意に割り当てる32個の選択部MUX1〜MUX32を備えるので、入力されるインタラプトソースIS1〜IS32をユーザが所望の順序で割り当てうる。
優先順位レジスタ350で、優先順位を決定する方式を固定方式とする場合、基本的に第1レジスタREG1の最初のビットに入力されるインタラプトソースが最も早く処理され、第4レジスタREG4の最後のビットに入力されるインタラプトソースが最も遅く処理される。
したがって、インタラプトソース割当て部320に入力される32個のインタラプトソースIS1〜IS32をインタラプトソース割当て部320が任意の順序で優先順位レジスタ350に割り当てれば、それが直ちにインタラプトソースIS1〜IS32の優先順位となる。ユーザは、何時でもCPU370及びインタラプトソース割当て部320を用いることによって、インタラプトソースIS1〜IS32の優先順位を調整することができる。
優先順位レジスター350で優先順位を決定する方式が循環方式であっても、インタラプトソース割当て部320を用いてインタラプトソースIS1〜IS32の優先順位を調整することができるということは言うまでもない。
図6は、図3のインタラプトソース拡張部310の構造を説明する図である。
インタラプトコントローラ300は、インタラプトソースIS1〜IS32の数がm個を超える場合、超過するインタラプトソースをサブインタラプトソースIS_SUB1〜IS_SUBnとして受信して保存するインタラプトソース拡張部310をさらに具備することができる。
mを32に仮定するならば、インタラプトソース拡張部310はインタラプトソースの数が32個を超える場合、インタラプトコントローラ300内のレジスタ320、330、340、350が収容可能なインタラプトソースの数を超えるために、超過されたインタラプトソースを処理するためのものである。
図6を参照すれば、インタラプトソース拡張部310は、拡張レジスタ610、反転論理積手段620、反転論理和手段630及び選択手段640を備える。
拡張レジスタ610は、サブインタラプトソースIS_SUB1〜IS_SUBnを保存する。反転論理積手段620は、サブインタラプトソースIS_SUB1〜IS_SUBnを反転論理積する。反転論理和手段630は、サブインタラプトソースIS_SUB1〜IS_SUBnを反転論理和する。
選択手段640は、極性信号POLに応答して反転論理積手段620及び反転論理和手段630の出力のうち、何れか1つを選択して出力する。選択手段640は、極性信号POLが第1レベルである場合、反転論理和手段630の出力を出力し、極性信号POLが第2レベルである場合、反転論理積手段620の出力を出力する。
例えば、一回に32個のインタラプトソースIS1〜IS32を処理できるインタラプトコントローラ300に36個のインタラプトソースが入力されれば、4個のインタラプトソースを処理するためのインタラプトコントローラ300のレジスタのビット数が足りない。
この際、インタラプトソース拡張部310が超過された4個のインタラプトソースをサブインタラプトソースIS_SUB1〜IS_SUB4として受信し、これらのうち、アクティブされたインタラプトソースをインタラプトソース割当て部320に印加する。
サブインタラプトソースIS_SUB1〜IS_SUB4が活性化される場合の論理レベルは相互同一でなければならない。すなわち、サブインタラプトソースが活性化される論理レベルをハイレベルと仮定するならば、超過された4個のサブインタラプトソースIS_SUB1〜IS_SUB4は何れもハイレベルである時に活性化されるインタラプトソースでなければならない。
拡張レジスタ610は、4個のサブインタラプトソースIS_SUB1〜IS_SUB4を保存する。4個のサブインタラプトソースIS_SUB1〜IS_SUB4のうち何れか1つに応答してインタラプト要請信号がCPU370に印加されれば、CPU370は拡張レジスタ610を読取って如何なるモジュール(図示せず)からインタラプト動作が要請されたかが分かる。
4個のサブインタラプトソースIS_SUB1〜IS_SUB4のうち最初のサブインタラプトソースIS_SUB1がアクティブされて残りのサブインタラプトソースIS_SUB2〜IS_SUB4は非活性化されると仮定する。
これにより、反転論理積手段620は、サブインタラプトソースIS_SUB1〜IS_SUB4を反転論理積して出力をハイレベルとして発生させる。反転論理和手段630は、サブインタラプトソースIS_SUB1〜IS_SUB4を反転論理和して出力をローレベルとして発生させる。
サブインタラプトソースが活性化される論理レベルをハイレベルと仮定するならば、極性信号POLもハイレベルとして発生する。したがって、選択手段640は極性信号POLに応答して反転論理積手段620の出力を選択して出力する。
選択手段640の出力がハイレベルに発生してインタラプトソースIS32としてインタラプトソース割当て部320に印加される。選択手段640の出力がハイレベルとして発生するということは、サブインタラプトソースIS_SUB1〜IS_SUB4のうち何れか1つが活性化されるという意味であり、これは処理せねばならないインタラプトが発生したのである。
CPU370が拡張レジスタ610を読み取れば、如何なるモジュールからインタラプトが発生したかが分かる。このように、インタラプトソース拡張部310をおけば、インタラプトコントローラ300が処理できるインタラプトの数を超えてインタラプトソースが発生しても、インタラプト処理が可能である。
入力される32個のインタラプトソースIS1〜IS32それぞれにインタラプトソース拡張部を備えてインタラプト処理能力を拡張し、各インタラプトソース拡張部が最大32個のサブインタラプトソースを受信できるならば、図3のインタラプトコントローラ300で最大に拡張可能なインタラプトソースの数は32x32個となる。
前述したように、図面及び明細書で最適の実施例が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他実施例が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。
本発明は、インタラプト制御装置を備えるマイクロプロセッサを装着した集積回路装置関連の技術分野に好適に適用されうる。
一般的なインタラプトコントローラの構造を説明するブロック図である。 図1の優先順位レジスタの構造を説明する図である。 本発明の実施例によるインタラプトコントローラの構造を説明するブロック図である。 図3のインタラプトソース割当部と優先順位レジスタの構造を説明する図である。 図4の選択信号を発生させる選択レジスタの構造を説明する図である。 図3のインタラプトソース拡張部の構造を説明する図である。
符号の説明
310 インタラプトソース拡張部
320 インタラプトソース割当て部
330 インタラプトペンディングレジスタ
340 制御レジスタ
350 優先順位レジスタ
360 インタラプト要請信号発生器
370 CPU

Claims (26)

  1. 少なくとも2つのインタラプトソースを受信し、少なくとも一つの選択信号に応答して任意に調整可能な優先順位によってm(mは自然数)個のインタラプトソースを外部に出力するインタラプトソース割当て部と、
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
    前記セットされたビットに対応するインタラプトソースを制御して伝送する制御レジスタと、
    前記制御レジスタから入力されるインタラプトソースの優先順位を決定して優先順位によって出力する優先順位レジスタと、
    前記優先順位レジスタから出力されるインタラプトソースに応答してインタラプト要請信号を出力するインタラプト要請信号発生器と、を備え
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。
  2. 前記インタラプトソース割当て部は、
    対応する選択信号に応答して、前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを選択して出力する第1ないし第m選択部を備えることを特徴とする請求項1に記載のインタラプトコントローラ。
  3. 前記第1選択部から出力されるインタラプトソースが最上位の優先順位を有し、第2ないし第m選択部は、インタラプトソースの優先順位によって対応するインタラプトソースを出力することを特徴とする請求項2に記載のインタラプトコントローラ。
  4. 前記選択信号は、
    中央処理装置によって制御され、
    前記第1ないし第m選択信号は、インタラプトソースの優先順位によって対応するインタラプトソースを選択することを特徴とする請求項3に記載のインタラプトコントローラ。
  5. 前記選択信号を発生させる選択レジスタをさらに備えることを特徴とする請求項4に記載のインタラプトコントローラ。
  6. 前記インタラプトソースの数がm個を超える場合、超過するインタラプトソースを保存するインタラプトソース拡張部をさらに備えることを特徴とする請求項1に記載のインタラプトコントローラ。
  7. 前記超過するインタラプトソースは、
    サブインタラプトソースとして保存されることを特徴とする請求項6に記載のインタラプトコントローラ。
  8. 前記インタラプトソース拡張部は、
    少なくとも2つの前記サブインタラプトソースを保存する拡張レジスタと、
    前記サブインタラプトソースを反転論理積する反転論理積手段と、
    前記サブインタラプトソースを反転論理和する反転論理和手段と、
    極性信号に応答して前記反転論理積手段及び前記反転論理和手段の出力のうち、何れか1つを選択して出力する選択手段と、を備えることを特徴とする請求項7に記載のインタラプトコントローラ。
  9. 前記選択手段は、
    前記極性信号が第1レベルである場合、前記反転論理和手段の出力を出力し、前記極性信号が第2レベルである場合、前記反転論理積手段の出力を出力することを特徴とする請求項8に記載のインタラプトコントローラ。
  10. 前記インタラプトソース拡張部は、
    m個のインタラプトソースを発生させるm個のモジュールに各々対応するようにm個が存在できることを特徴とする請求項6に記載のインタラプトコントローラ。
  11. 前記少なくとも2つのサブインタラプトソースが活性化される場合の論理レベルは相等しいことを特徴とする請求項9に記載のインタラプトコントローラ。
  12. 少なくとも2つのインタラプトソースを受信する段階と、
    少なくとも一つの選択信号に応答して任意に調整可能な優先順位によってm(mは自然数)個のインタラプトソースを外部に出力する段階と、
    前記m個のインタラプトソースに対応するビットをセットする段階と、
    前記セットされたビットに対応するインタラプトソースを伝送する段階と、
    入力されるインタラプトソースの優先順位を決定する段階と、
    決定された優先順位によって前記インタラプトソースを出力する段階と、
    前記インタラプトソースに応答してインタラプト要請信号を出力する段階と、を備え
    前記外部に出力されたインタラプトソースの優先順位は、前記セットされたビットの位置によって異なることを特徴とするインタラプト制御方法。
  13. m(mは2より大きな自然数)個のインタラプトソース及び少なくとも1つの選択信号を受信し、受信された前記少なくとも1つの選択信号に応答して任意に調整可能な優先順位によって前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを各々出力するm個の選択部を備えるインタラプトソース割当て部と、
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
    前記m個のインタラプトソースの優先順位によって前記m個のインタラプトソースのうち、少なくとも1つを選択する前記少なくとも1つの選択信号を発生させる選択レジスターと、を備え
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。
  14. 中央処理装置をさらに備え、ユーザは印加を用いて前記m個のインタラプトソースの優先順位を変化させることを特徴とする請求項13に記載のインタラプトコントローラ。
  15. 前記m個のインタラプトソースの優先順位は、循環方式または固定方式によって決定されることを特徴とする請求項13に記載のインタラプトコントローラ。
  16. 前記m個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
    前記セットされたビットに対応するインタラプトソースを制御して伝送する制御レジスタと、 入力されるインタラプトソースの優先順位を決定して優先順位によって出力する優先順位レジスタと、
    前記優先順位レジスタから出力されるインタラプトソースに応答してインタラプト要請信号を出力するインタラプト要請信号発生器と、をさらに備えることを特徴とする請求項13に記載のインタラプトコントローラ。
  17. m(mは、2より大きな自然数)個のインタラプトソースの優先順位によって、前記m個のインタラプトソースのうち、少なくとも1つを選択する段階と、
    なくとも1前記インタラプトソースに対応して、少なくとも1つの選択信号を発生させる段階と、
    前記m個のインタラプトソース及び前記少なくとも1つの選択信号を受信する段階と、
    受信された前記少なくとも1つの選択信号に応答して、任意に調整可能な優先順位によって前記少なくとも1つのインタラプトソースを出力する段階と、
    前記出力されたインタラプトソースに対応するビットをセットする段階と、を備え
    前記外部に出力されたインタラプトソースの優先順位は、前記セットされたビットの位置によって異なることを特徴とするインタラプト制御方法。
  18. 前記m個のインタラプトソースに対応するビットをセットする段階と、
    前記セットされたビットに対応するインタラプトソースを伝送する段階と、
    入力されるインタラプトソースの優先順位を決定する段階と、
    前記決定された優先順位によって、前記m個のインタラプトソースのうち少なくとも1つを出力する段階と、
    前記m個のインタラプトソースのうちから受信された少なくとも1つのインタラプトソースに応答して、インタラプト要請信号を出力する段階と、をさらに備えることを特徴とする請求項17に記載のインタラプト制御方法。
  19. m(mは、2より大きな自然数)個のインタラプトソースを受信するm個の選択部を備え、前記m個の選択部のうち、少なくとも1つの選択部は受信された少なくとも1つの選択信号に応答して、任意に調整可能な優先順位によって前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを出力するインタラプトソース割当て部と、
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
    少なくとも2つのレジスタを備える優先順位レジスタであって、前記少なくとも2つのレジスタのうち、少なくとも1つは、前記インタラプトソース割当て部から出力されるm個のインタラプトソースのうち、少なくとも1つに応答して1つまたはそれ以上のビットを保存する前記優先順位レジスタと、を備え
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。
  20. 前記優先順位レジスタは、
    前記2つのレジスタのうち、何れか1つのレジスタの最上位ビット位置に最上位の優先順位を有するインタラプトソースを保存し、前記レジスタの最下位ビット位置に最下位優先順位を有するインタラプトソースを保存することを特徴とする請求項19に記載のインタラプトコントローラ。
  21. m(mは、2より大きな自然数)個のインタラプトソースを受信するm個の選択部を備え、前記m個の選択部のうち、少なくとも1つの選択部は、受信された少なくとも1つの選択信号に応答して任意に調整可能な優先順位によって前記m個のインタラプトソースのうち、何れか1つのインタラプトソースを出力するインタラプトソース割当て部と、
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースに対応するビットをセットするインタラプトペンディングレジスタと、
    前記インタラプトソースの数がm個を超える場合、超過するインタラプトソースを保存し、前記超過するインタラプトソースは、インタラプト要請信号に応答して前記インタラプトソース割当て部に出力される拡張部と、を備え
    前記インタラプトソース割当て部から出力されるm個のインタラプトソースの優先順位は、前記インタラプトペンディングレジスタの対応するビットの位置によって異なることを特徴とするインタラプトコントローラ。
  22. 中央処理装置と、
    前記インタラプト要請信号を前記中央処理装置に出力するインタラプト要請信号発生器とをさらに備え、
    前記中央処理装置は、
    前記拡張部の内容を読出し、前記超過されたインタラプトソースのうち何れかが前記インタラプトソース割当部に出力されるかを決定することを特徴とする請求項21に記載のインタラプトコントローラ。
  23. 前記少なくとも1つの超過するインタラプトソースは、出力される前に活性化されることを特徴とする請求項22に記載のインタラプトコントローラ。
  24. 前記拡張部は、
    前記超過されたインタラプトソースを保存する少なくとも1つの拡張レジスタと、
    反転論理積手段と、
    反転論理和手段と、
    前記反転論理積手段及び前記反転論理和手段の出力に応答して選択信号を出力する選択手段と、を備え、
    前記選択信号は、前記少なくとも1つの超過されたインタラプトソースに対応することを特徴とする請求項21に記載のインタラプトコントローラ。
  25. 請求項17に記載の方法を行うインタラプトコントローラ。
  26. 請求項12に記載の方法を行うインタラプトコントローラ。
JP2005052124A 2004-02-27 2005-02-25 インタラプトコントローラ Active JP4741256B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040013570A KR100817047B1 (ko) 2004-02-27 2004-02-27 인터럽트 컨트롤러
KR2004-013570 2004-02-27

Publications (2)

Publication Number Publication Date
JP2005243033A JP2005243033A (ja) 2005-09-08
JP4741256B2 true JP4741256B2 (ja) 2011-08-03

Family

ID=34880323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005052124A Active JP4741256B2 (ja) 2004-02-27 2005-02-25 インタラプトコントローラ

Country Status (4)

Country Link
US (1) US7484024B2 (ja)
JP (1) JP4741256B2 (ja)
KR (1) KR100817047B1 (ja)
CN (1) CN100583068C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707341B1 (en) * 2004-05-11 2010-04-27 Advanced Micro Devices, Inc. Virtualizing an interrupt controller
ATE532585T1 (de) 2005-08-24 2011-11-15 Brother Ind Ltd Fimbildungsvorrichtung und strahldüse
CN100397375C (zh) * 2005-12-02 2008-06-25 北京中星微电子有限公司 多中断处理单元的中断处理的装置和方法
CN100365604C (zh) * 2005-12-02 2008-01-30 北京中星微电子有限公司 一种中断控制处理装置和方法
CN100437394C (zh) * 2006-04-14 2008-11-26 华为技术有限公司 一种硬件单元的控制方法
US9032127B2 (en) * 2006-09-14 2015-05-12 Hewlett-Packard Development Company, L.P. Method of balancing I/O device interrupt service loading in a computer system
US20100088446A1 (en) * 2008-10-06 2010-04-08 Texas Instruments Incorporated Prioritizing interrupt controller
US9189283B2 (en) 2011-03-03 2015-11-17 Hewlett-Packard Development Company, L.P. Task launching on hardware resource for client
US8738830B2 (en) * 2011-03-03 2014-05-27 Hewlett-Packard Development Company, L.P. Hardware interrupt processing circuit
US9645823B2 (en) 2011-03-03 2017-05-09 Hewlett-Packard Development Company, L.P. Hardware controller to choose selected hardware entity and to execute instructions in relation to selected hardware entity
CN103544125B (zh) * 2012-07-12 2017-02-22 深圳市中兴微电子技术有限公司 中断的控制方法、中断的处理方法、中断控制器和处理器
JP6056576B2 (ja) * 2013-03-18 2017-01-11 富士通株式会社 割り込み要因を特定する方法及び装置
CN103617137B (zh) * 2013-11-29 2016-09-07 暨南大学 一种兼容8051 ip核的中断控制器及其控制方法
US9665509B2 (en) * 2014-08-20 2017-05-30 Xilinx, Inc. Mechanism for inter-processor interrupts in a heterogeneous multiprocessor system
KR20180083688A (ko) * 2017-01-13 2018-07-23 삼성전자주식회사 애플리케이션 프로세서 및 집적 회로
US10838760B2 (en) * 2017-11-29 2020-11-17 Nxp Usa, Inc. Systems and methods for interrupt distribution

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE887134A (fr) * 1979-12-14 1981-05-14 Gte Automatic Electric Lab Inc Circuit expanseur d'interruption
US5218703A (en) * 1988-07-07 1993-06-08 Siemens Aktiengesellschaft Circuit configuration and method for priority selection of interrupts for a microprocessor
JPH0353338A (ja) * 1989-07-21 1991-03-07 Nec Corp 可変優先順位調停回路
JPH08147175A (ja) * 1994-11-25 1996-06-07 Yokogawa Electric Corp 割り込み制御装置
KR100393765B1 (ko) 1996-03-26 2004-03-10 엘지전자 주식회사 인터럽트제어장치
JP3206483B2 (ja) * 1997-03-17 2001-09-10 日本電気株式会社 割り込み制御装置
KR19990011284A (ko) * 1997-07-22 1999-02-18 구자홍 데이터 처리장치의 인터럽트 처리장치 및 방법
KR19990019843U (ko) * 1997-11-21 1999-06-15 구본준 인터럽트 발생 장치
KR19990059296A (ko) * 1997-12-30 1999-07-26 서평원 인터럽트 우선순위 제어 시스템
KR19990066213A (ko) 1998-01-22 1999-08-16 윤종용 우선순위 인터럽트 컨트롤러
KR100313945B1 (ko) * 1999-03-03 2001-11-15 김영환 다단 인터럽트 제어 장치
JP4250283B2 (ja) 1999-12-09 2009-04-08 川崎マイクロエレクトロニクス株式会社 割込処理回路
US6618780B1 (en) * 1999-12-23 2003-09-09 Cirrus Logic, Inc. Method and apparatus for controlling interrupt priority resolution
US6539448B1 (en) * 2000-05-26 2003-03-25 Texas Instruments Incorporated Priority first come first serve interrupt controller
US6813666B2 (en) * 2001-02-12 2004-11-02 Freescale Semiconductor, Inc. Scaleable arbitration and prioritization of multiple interrupts
JP2002236658A (ja) * 2001-02-13 2002-08-23 Ricoh Co Ltd 調停装置
US6694398B1 (en) * 2001-04-30 2004-02-17 Nokia Corporation Circuit for selecting interrupt requests in RISC microprocessors
KR20030004763A (ko) * 2001-07-06 2003-01-15 삼성전자 주식회사 인터럽트 처리장치
KR20030028601A (ko) 2001-09-20 2003-04-10 엘지전자 주식회사 변경 가능한 인터럽트 우선순위를 갖는 인터럽트 처리기
JP2003271545A (ja) * 2002-03-12 2003-09-26 Hitachi Ltd データ処理システム
EP1422627B1 (en) * 2002-11-19 2006-04-26 STMicroelectronics S.r.l. Method for generating interrupt commands in a microprocessor system and relative priority interrupt controller

Also Published As

Publication number Publication date
CN100583068C (zh) 2010-01-20
US7484024B2 (en) 2009-01-27
US20050193157A1 (en) 2005-09-01
KR20050087645A (ko) 2005-08-31
JP2005243033A (ja) 2005-09-08
CN1684055A (zh) 2005-10-19
KR100817047B1 (ko) 2008-03-26

Similar Documents

Publication Publication Date Title
JP4741256B2 (ja) インタラプトコントローラ
KR100420707B1 (ko) 가변폭버스의동시적인액세스를이용하는다중프로세서시스템에서버스중재를위한방법및시스템
KR100420706B1 (ko) 가변폭버스의동시적인액세스를이용하는다중프로세서시스템에서i/o제어를위한방법및시스템
JP3088241B2 (ja) 割当要求を調整するシステムとその方法
JP3950831B2 (ja) メモリインタリーブ方式
KR100296718B1 (ko) 다중프로세서 시스템에서 가변폭 버스를 동시에 액세스하기 위한 방법 및 시스템
JPH07244635A (ja) バス使用権調停回路及び方法
EP0284981B1 (en) Addressing in a computer system
US20030145147A1 (en) Information handling system with dynamic interrupt allocation apparatus and methodology
KR100757791B1 (ko) 공유 자원 중재 프로토콜 방법 및 중재기
JPH07225735A (ja) 複数のアドレスをコンピュータシステムに結合された周辺デバイスに割当てるための方法、および周辺コントローラ
JP5058116B2 (ja) ストリーミングidメソッドによるdmac発行メカニズム
EP1436710B1 (en) Interfacing processors with external memory supporting burst mode
JP7225904B2 (ja) ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム
KR20070077193A (ko) 인터럽트 컨트롤러
JPS62260257A (ja) 入出力ポ−ト割り付け制御方式
JP2005518045A (ja) 多数リクエスト信号間の公正アービトレーションのシステム及び方法
JPH0814791B2 (ja) 処理システム
JPH04274537A (ja) アドレス割振り装置
JP2004220309A (ja) マルチプロセッサシステム
JP4142299B2 (ja) 円環状アドレスバッファのアドレス生成装置およびこれを備えた集積回路
JPH0432949A (ja) I/oポートアドレス拡張方式
JPH03232032A (ja) メモリ制御装置
JPH0793179A (ja) 情報処理装置
JPH10334081A (ja) リストベクトル処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Ref document number: 4741256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250