KR100817047B1 - 인터럽트 컨트롤러 - Google Patents

인터럽트 컨트롤러 Download PDF

Info

Publication number
KR100817047B1
KR100817047B1 KR1020040013570A KR20040013570A KR100817047B1 KR 100817047 B1 KR100817047 B1 KR 100817047B1 KR 1020040013570 A KR1020040013570 A KR 1020040013570A KR 20040013570 A KR20040013570 A KR 20040013570A KR 100817047 B1 KR100817047 B1 KR 100817047B1
Authority
KR
South Korea
Prior art keywords
interrupt
priority
register
sources
source
Prior art date
Application number
KR1020040013570A
Other languages
English (en)
Other versions
KR20050087645A (ko
Inventor
권민도
조성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040013570A priority Critical patent/KR100817047B1/ko
Priority to US11/064,857 priority patent/US7484024B2/en
Priority to CN200510071666A priority patent/CN100583068C/zh
Priority to JP2005052124A priority patent/JP4741256B2/ja
Publication of KR20050087645A publication Critical patent/KR20050087645A/ko
Application granted granted Critical
Publication of KR100817047B1 publication Critical patent/KR100817047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B13/00—Oxygen; Ozone; Oxides or hydroxides in general
    • C01B13/10—Preparation of ozone
    • C01B13/11—Preparation of ozone by electric discharge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20—Mixing gases with liquids
    • B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/231—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids by bubbling
    • B01F23/23105—Arrangement or manipulation of the gas bubbling devices
    • B01F23/2312—Diffusers
    • B01F23/23121—Diffusers having injection means, e.g. nozzles with circumferential outlet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20—Mixing gases with liquids
    • B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/237—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media
    • B01F23/2376—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media characterised by the gas being introduced
    • B01F23/23761—Aerating, i.e. introducing oxygen containing gas in liquids
    • B01F23/237613—Ozone
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F25/00—Flow mixers; Mixers for falling materials, e.g. solid particles
    • B01F25/30—Injector mixers
    • B01F25/31—Injector mixers in conduits or tubes through which the main component flows
    • B01F25/312—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F25/00—Flow mixers; Mixers for falling materials, e.g. solid particles
    • B01F25/30—Injector mixers
    • B01F25/31—Injector mixers in conduits or tubes through which the main component flows
    • B01F25/312—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
    • B01F25/3125—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof characteristics of the Venturi parts
    • B01F25/31252—Nozzles
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/72—Treatment of water, waste water, or sewage by oxidation
    • C02F1/78—Treatment of water, waste water, or sewage by oxidation with ozone

Abstract

인터럽트 컨트롤러가 개시된다. 본 발명의 실시예에 따른 인터럽트 컨트롤러는 인터럽트 소스 할당부, 인터럽트 펜딩 레지스터, 제어 레지스터, 우선 순위 레지스터 및 인터럽트 요청신호 발생기를 구비한다. 인터럽트 소스 할당부는 입력되는 m(m 은 자연수) 개의 인터럽트 소스들을 임의의 우선 순위에 따라 외부로 출력한다. 인터럽트 펜딩 레지스터는 상기 인터럽트 소스 할당부에서 출력되는 인터럽트 소스들에 대응되는 비트들을 세팅(setting)한다. 제어 레지스터는 상기 세팅된 비트들에 대응되는 인터럽트 소스들을 제어하여 전송한다. 우선순위 레지스터는 입력되는 인터럽스 소스들의 우선 순위를 결정하고 우선 순위에 따라 출력한다. 인터럽트 요청신호 발생기는 상기 우선순위 레지스터에서 출력되는 인터럽트 소스에 응답하여 인터럽트 요청 신호를 출력한다. 상기 인터럽트 소스 할당부는 대응되는 선택 신호에 응답하여 상기 m 개의 인터럽트 소스들 중 하나의 인터럽트 소스를 선택하여 출력하는 제 1 내지 제 m 선택부들을 구비한다. 본 발명에 따른 인터럽트 컨트롤러는 고정방식 또는 순환 방식에 의해서 인터럽트 소스의 우선 순위가 결정되기 전에 인터럽트 소스를 사용자가 임의로 우선 순위 레지스터로 할당할 수 있으며 처리할 수 있는 인터럽트 소스의 수를 확장할 수 있는 장점이 있다.

Description

인터럽트 컨트롤러{Interrupt controller}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 인터럽트 컨트롤러의 구조를 설명하는 블록도이다.
도 2는 도 1의 우선순위 레지스터의 구조를 설명하는 도면이다.
도 3은 본 발명의 실시예에 따른 인터럽트 컨트롤러의 구조를 설명하는 블록도이다.
도 4는 도 3의 인터럽트 소스 할당부와 우선순위 레지스터의 구조를 설명하는 도면이다.
도 5는 도 4의 선택 신호를 발생하는 선택 레지스터의 구조를 설명하는 도면이다.
도 6은 도 3의 인터럽트 소스 확장부의 구조를 설명하는 도면이다.
본 발명은 인터럽트 컨트롤러에 관한 것으로서, 특히 인터럽트 소스를 우선순위 레지스터에 자유롭게 할당할 수 있으며 한번에 처리할 수 있는 인터럽트 소스 의 수보다 많은 인터럽트 소스가 입력되어도 인터럽트 동작을 수행할 수 있는 인터럽트 컨트롤러에 관한 것이다.
일반적인 마이크로 프로세서(micro-process)는 인터럽트 처리를 위한 인터럽트 컨트롤러를 구비한다. 인터럽트의 우선 순위는 여러 개의 인터럽트가 동시에 발생된 경우 먼저 수행할 인터럽트 동작을 결정하기 위하여 각 인터럽트 소스에 우선 순위를 부여하는 것을 말한다.
인터럽트의 우선 순위를 결정하는 방법은 여러 개의 모듈(module)에서 발생되는 인터럽트 소스들에 대응되는 비트들이 세팅(setting)될 수 있는 레지스터를 이용한다. 우선 순위는 이 레지스터의 비트들의 위치에 의하여 결정된다.
도 1은 일반적인 인터럽트 컨트롤러의 구조를 설명하는 블록도이다.
도 1을 참조하면, 인터럽트 컨트롤러(100)는 인터럽트 펜딩 레지스터(Interrupt Pending Register)(10), 제어 레지스터(20), 우선순위 레지스터(30) 및 인터럽트 요청 신호 발생기(40)를 구비한다. 중앙 처리 장치(50)는 인터럽트 컨트롤러(100)의 구성요소는 아니지만 인터럽트 컨트롤러(100)의 동작 설명을 위하여 인터럽트 컨트롤러(100)와 함께 도시된다.
인터럽트 펜딩 레지스터(10)는 인터럽트 소스(IS)가 입력되면 대응되는 비트가 세팅된다. 인터럽트 펜딩 레지스터(10)는 두 개 이상의 인터럽트 요청이 동시에 발생된 경우 높은 우선순위를 가지는 인터럽트 소스에 우선권을 주기 위한 레지스터로서 인터럽트 소스에 대응되는 비트가 세팅된다.
제어 레지스터(20)는 입력되는 인터럽트 소스(IS)에 대한 마스킹(masking) 동작을 수행할 것인지 아닌지, 인터럽트 컨트로러(100)에 대한 벡터 기능을 지원할 것인지 아닌지 등의 제어 동작을 수행하여 인터럽트 펜딩 레지스터(10)에 세팅된 비트에 대응되는 인터럽트 소스(IS)들을 우선순위 레지스터(30)로 전송한다.
우선순위 레지스터(30)는 인터럽트 소스(IS)들의 우선 순위를 결정하는 로직으로서 입력되는 인터럽트 소스(IS)들을 복수개의 그룹으로 복수개의 그룹을 제어하는 마스터 블록에서 각 그룹에 대한 우선순위를 고정(fixed) 방식으로 할 것인지 순환(round-robin) 방식으로 할 것인지를 결정한다. 우선 순위 레지스터(30)에 대해서는 도 2에서 좀 더 설명한다.
인터럽트 요청 신호 발생기(40)는 우선 순위 레지스터(30)에서 출력되는 인터럽트 소스(IS)에 응답하여 인터럽트 요청 신호(IRQ)를 발생한다. 중앙 처리 장치(50)는 인터럽트 요청 신호(IRQ)가 수신되면 어떤 인터럽트가 발생되었는지를 파악하고 또한 동시에 여러 개의 인터럽트가 발생된 경우 어떤 모듈(module)에 대응되는 인터럽트 동작을 수행할지도 결정한다.
도 2는 도 1의 우선순위 레지스터의 구조를 설명하는 도면이다.
도 2를 참조하면, 우선 순위 레지스터(30)는 5개의 레지스터들(REG1, REG2, REG3, REG4, REG5)을 구비한다. 도 1의 인터럽트 컨트롤러(100)가 한번에 32개의 인터럽트 동작을 수행할 수 있는 32비트 버스(BUS)를 구비한다고 가정한다.
그러면 제 1 내지 제 4 레지스터들(REG1, REG2, REG3, REG4)은 각각 8개의 인터럽트 소스들(IS1 ~IS7, IS8 ~IS16, IS17 ~IS24, IS25 ~IS32)을 수신하여 각각 8개의 인터럽트 소스들에 대하여 우선순위를 결정하고 우선순위가 높은 하나의 인 터럽트 소스를 제 5 레지스터(REG5)로 출력한다.
그러면, 제 5 레지스터(REG5)는 수신되는 4개의 인터럽트 소스들 중 우선순위가 높은 하나의 인터럽트 소스를 출력한다.
인터럽트 소스(IS)의 수가 늘어나면서 각 인터럽트 소스(IS) 간의 우선순위를 어떻게 정하느냐에 따라 인터럽트 컨트롤러(100)가 내장되는 시스템의 성능에 영향을 많이 미치게 된다.
빈번히 발생되는 인터럽트 소스의 우선 순위를 높게 결정하여 빨리 처리하도록 하면 시스템 성능이 높아질 수 있지만 반면에 우선 순위가 높은 특정 인터럽트소스가 너무 자주 발생되면 상대적으로 우선순위가 낮은 다른 인터럽트 소스를 처리를 할 수 없게 될 수 있다. 그러면, 반드시 처리해야 하는 작업을 처리하지 못하여 시스템이 오동작 할 가능성도 있다.
그래서 일반적으로 각 인터럽트 소스에 대해서 우선 순위를 조정할 수 있도록 인터럽트 컨트롤러(100)를 설계할 때, 도 2와 같이 인터럽트 소스를 몇 개의 그룹으로 나누어서 각 그룹간에 인터럽트 소스의 우선순위를 조정하도록 한다.
그리고, 각 그룹내의 인터럽트 소스들 사이에도 우선순위를 조정할 수 있도록 한다. 우선 순위를 조정하는 방식은 고정(fixed) 방식과 순환(Round-Robin) 방식으로 나뉜다.
각 그룹간의 우선순위를 고정 방식으로 결정 할 경우, 각 그룹간의 우선 순위가 정해져 있어서 상위 우선 순위 그룹의 인터럽트 소스가 빈번하게 발생될 경우 하위 우선순위 그룹의 인터럽트는 소스는 처리하지 못하는 경우가 발생될 수 있는 문제가 있다.
또한, 도 2의 제 4 레지스터(REG4)로 입력되는 인터럽트 소스(IS25)를 제 1 레지스터(REG1)로 입력하여 빨리 처리하고싶은 경우, 고정 방식에서는 인터럽트 소스(IS25)만을 제 1 레지스터(REG1)로 옮길 수 없으며 제 4 레지스터(REG4)로 입력되는 모든 인터럽트 소스(IS25 ~ IS32)를 함께 옮겨야 한다. 따라서, 고정 방식의 경우 임의의 인터럽트 소스를 먼저 처리하도록 사용자가 임의로 제어할 수 없는 문제가 있다.
각 그룹간의 우선순위를 순환(Round-Robin) 방식으로 결정할 경우, 각 인터럽트 소스의 우선순위가 고정되지 않고 먼저 처리된 인터럽트소스의 우선순위는 제일 낮은 우선순위로 내려가게 되고 그 다음 우선순위의 인터럽트 소스가 제일 높은 우선순위를 가지게 된다.
그러나 순환 방식으로 인터럽트 소스의 우선순위를 변하도록 하면, 리얼타임으로 동작하는 시스템에서 다음에 발생할 인터럽트 소스가 어떤 종류인지 예측하기 어려운 경우가 많으므로 시스템 동작을 위한 소프트웨어를 개발하기가 어려워진다. 따라서 리얼타임으로 동작하는 시스템의 프로세서에서는 순환 방식 우선순위 인터럽트 컨트롤러는 적합하지 않은 문제가 있다.
또한 도 1의 인터럽트 컨트롤러(100)가 32비트 버스를 이용하는 시스템에 장착되는 경우, 중앙 처리 장치(50)가 한 번에 읽을 수 있는 인터럽트 컨트롤러(100)의 레지스터는 32비트이다. 32 비트의 레지스터에는 최대 32개의 인터럽트 소스들이 할당될 수 있다. 그러나 시스템에 내장되는 기능 모듈들이 많아서 32개 이상의 인터럽트 소스들이 발생되는 경우 이들을 처리할 수 없는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 고정방식 또는 순환 방식에 의해서 인터럽트 소스의 우선 순위를 결정하는 우선순위 레지스터의 앞단에, 사용자가 임의로 우선순위를 할당하는 인터럽트 소스 할당부를 구비하는 인터럽트 컨트롤러를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 처리할 수 있는 인터럽트 소스의 수를 확장할 수 있는 인터럽트 컨트롤러를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 인터럽트 컨트롤러는 인터럽트 소스 할당부, 인터럽트 펜딩 레지스터, 제어 레지스터, 우선 순위 레지스터 및 인터럽트 요청신호 발생기를 구비한다.
인터럽트 소스 할당부는 입력되는 m(m 은 자연수) 개의 인터럽트 소스들을 임의의 우선 순위에 따라 외부로 출력한다. 인터럽트 펜딩 레지스터는 상기 인터럽트 소스 할당부에서 출력되는 인터럽트 소스들에 대응되는 비트들을 세팅(setting)한다.
제어 레지스터는 상기 세팅된 비트들에 대응되는 인터럽트 소스들을 제어하여 전송한다. 우선순위 레지스터는 입력되는 인터럽스 소스들의 우선 순위를 결정하고 우선 순위에 따라 출력한다.
인터럽트 요청신호 발생기는 상기 우선순위 레지스터에서 출력되는 인터럽트 소스에 응답하여 인터럽트 요청 신호를 출력한다.
상기 인터럽트 소스 할당부는 대응되는 선택 신호에 응답하여 상기 m 개의 인터럽트 소스들 중 하나의 인터럽트 소스를 선택하여 출력하는 제 1 내지 제 m 선택부들을 구비한다.
상기 제 1 선택부에서 출력되는 인터럽트 소스가 최상위 우선 순위를 가지며 제 2 내지 제 m 선택부들은 인터럽트 소스들의 우선순위에 따라 대응되는 인터럽트 소스를 출력한다.
상기 선택 신호는 중앙 처리 장치(Central Processing Unit :CPU)에 의하여 제어되며, 상기 제 1 내지 제 m 선택 신호는 인터럽트 소스들의 우선 순위에 따라 대응되는 인터럽트 소스를 선택한다.
상기 인터럽트 컨트롤러는 상기 선택 신호를 발생하는 선택 레지스터를 더 구비할 수 있다. 상기 인터럽트 컨트롤러는 상기 인터럽트 소스들의 개수가 m 개를 초과하는 경우 초과되는 인터럽트 소스들을 서브 인터럽트 소스들로서 수신하여 저장하는 인터럽트 소스 확장부를 더 구비할 수 있다.
상기 인터럽트 소스 확장부는 확장 레지스터, 반전 논리곱 수단, 반전 논리합 수단 및 선택 수단을 구비한다.
확장 레지스터는 상기 서브 인터럽트 소스들을 저장한다. 반전 논리곱 수단은 상기 서브 인터럽트 소스들을 반전 논리곱 한다. 반전 논리합 수단은 상기 서브 인터럽트 소스들을 반전 논리합 한다.
선택 수단은 극성 신호에 응답하여 상기 반전 논리곱 수단 및 상기 반전 논리합 수단의 출력 중 하나를 선택하여 출력한다. 상기 선택 수단은 상기 극성 신호가 제 1 레벨일 경우 상기 반전 논리합 수단의 출력을 출력하고 상기 극성 신호가 제 2 레벨일 경우 상기 반전 논리곱 수단의 출력을 출력한다.
상기 인터럽트 소스 확장부는 m 개의 인터럽트 소스들을 발생시키는 m 개의 모듈들에 각각 대응되도록 m 개가 존재할 수 있다. 서브 인터럽트 소스들이 활성화되는 경우의 논리 레벨은 서로 동일하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 인터럽트 컨트롤러의 구조를 설명하는 블록도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 인터럽트 컨트롤러(300)는 인터럽트 소스 할당부(320), 인터럽트 펜딩 레지스터(330), 제어 레지스터(340), 우선 순위 레지스터(350) 및 인터럽트 요청신호 발생기(360)를 구비한다.
인터럽트 소스 할당부(320)는 입력되는 m(m 은 자연수) 개의 인터럽트 소스들(IS1 ~ IS32)을 임의의 우선 순위에 따라 외부로 출력한다. 인터럽트 펜딩 레지스터(330)는 인터럽트 소스 할당부(320)에서 출력되는 인터럽트 소스들에 대응되는 비트들을 세팅(setting)한다.
제어 레지스터(340)는 세팅된 비트들에 대응되는 인터럽트 소스들을 제어하 여 전송한다. 우선순위 레지스터(350)는 입력되는 인터럽트 소스들의 우선 순위를 결정하고 우선 순위에 따라 출력한다.
인터럽트 요청신호 발생기(360)는 우선순위 레지스터(350)에서 출력되는 인터럽트 소스에 응답하여 인터럽트 요청 신호를 출력한다.
특히, 인터럽트 소스 할당부(320)는 우선순위 레지스터(350)의 우선 순위 결정 방식에 따라 인터럽트 소스들을 출력한다.
도 4는 도 3의 인터럽트 소스 할당부와 우선순위 레지스터의 구조를 설명하는 도면이다.
도 4를 참조하면, 인터럽트 소스 할당부(320)는 대응되는 선택 신호(SEL1 ~ SEL32)에 응답하여 m 개의 인터럽트 소스들(IS1 ~ IS32) 중 하나의 인터럽트 소스를 선택하여 출력하는 제 1 내지 제 m 선택부들(MUX1 ~ MUX32)을 구비한다.
이하, 도 3 및 도 4를 이용하여 본 발명의 실시예에 따른 인터럽트 컨트롤러(300)의 동작을 상세히 설명한다.
인터럽트 펜딩 레지스터(330)와 제어 레지스터(340)의 기능은 도 1에 개시된 종래의 인터럽트 펜딩 레지스터(10) 및 제어 레지스터(20)와 동일하므로 설명을 생략한다.
인터럽트 소스 할당부(320)는 입력되는 m(m 은 자연수) 개의 인터럽트 소스들(IS1 ~ IS32)을 임의의 우선 순위에 따라 외부로 출력한다. m은 임의의 자연수일 수 있으나 설명의 편의를 위하여 32로 가정한다. 도 3 및 도 4에는 32개의 인터럽트 소스들(IS1 ~ IS32)이 도시된다.
인터럽트 소스 할당부(320)는 32 개의 인터럽트 소스들(IS1 ~ IS32)을 인터럽트 펜딩 레지스터(330)의 첫 번째 비트에서 32번째 비트 사이의 임의의 비트에 할당하는 스위치 기능을 하는 레지스터이다. 임의의 비트로 할당된 인터럽트 소스들(IS1 ~ IS32)은 제어 레지스터(340)에 의하여 우선 순위 레지스터(350)로 인가된다.
인터럽트 펜딩 레지스터(330)와 제어 레지스터(340)의 동작 설명을 생략하고 도 4를 이용하여 인터럽트 소스 할당부(320)와 우선 순위 레지스터(350)의 동작을 설명한다.
앞서 설명된 종래의 인터럽트 컨트롤러(100)는 사용자가 도 2의 제 4 레지스터(REG4)로 입력되는 인터럽트 소스(IS25)를 제 1 레지스터(REG1)로 입력하여 빨리 처리하고 싶은 경우 제 4 레지스터(REG4)로 입력되는 모든 인터럽트 소스(IS25 ~ IS32)를 모두 제 1 레지스터(REG1)로 입력시켜야 한다. 즉, 임의의 인터럽트 소스를 먼저 처리하도록 사용자가 임의로 제어할 수 없다.
그러나, 본 발명의 인터럽트 소스 할당부(320)는 사용자가 원하는 인터럽트 소스(IS25)만 선택하여 우선 순위 레지스터(350)의 제 1 레지스터(REG1)로 입력할 수 있다.
인터럽트 소스(IS25)를 포함한 인터럽트 소스들(IS1 ~ IS32)은 기존의 방식대로 4개의 그룹으로 나뉘어 우선 순위 레지스터(350)의 각각의 레지스터(REG1, REG2, REG3, REG4)로 입력되며 각 레지스터(REG1, REG2, REG3, REG4) 사이 또는 레지스터(REG1, REG2, REG3, REG4) 내에서의 인터럽트 소스들의 우선 순위는 고정(fixed) 방식 또는 순환(Round-Robin) 방식으로 결정된다.
인터럽트 소스 할당부(320)는 대응되는 선택 신호(SEL1 ~ SEL32)에 응답하여 m 개의 인터럽트 소스들(IS1 ~ IS32) 중 하나의 인터럽트 소스를 선택하여 출력하는 제 1 내지 제 m 선택부들(MUX1 ~ MUX32)을 구비한다. m은 32라고 가정하였으므로 인터럽트 소스 할당부(320)는 제 1 내지 제 32 선택부들(MUX1 ~ MUX32)을 구비한다.
각각의 선택부들(MUX1 ~ MUX32)로 32개의 인터럽트 소스들(IS1 ~ IS32)이 각각 입력된다. 각각의 선택부들(MUX1 ~ MUX32)은 대응되는 선택 신호(SEL1 ~ SEL32)에 응답하여 하나의 인터럽트 소스를 출력한다.
우선 순위 레지스터(350)에서 입력되는 인터럽트 소스들의 우선 순위를 결정하는 방식이 고정 방식이라고 가정한다. 그러면 제 1 레지스터(REG1)로 입력되는 인터럽트 소스들이 제 2 레지스터(REG2)로 입력되는 인터럽트 소스들보다 높은 우선 순위를 가지고 출력된다.
또한 제 1 레지스터(REG1)로 입력되는 8개의 인터럽트 소스들 중 가장 높은 우선순위를 가지는 인터럽트 소스가 제 1 레지스터(REG1)의 첫 번째 비트에 저장되고 가장 낮은 우선 순위를 가지는 인터럽트 소스가 제 1 레지스터(REG1)의 여덟 번째 비트에 저장된다고 가정한다.
인터럽트 소스 할당부(320)로 입력되는 32개의 인터럽트 소스들(IS1 ~ IS32) 중 25번째 인터럽트 소스(IS25)가 가장 먼저 처리되어야 한다면, 제 1 선택부(MUX1)는 제 1 선택 신호(SEL1)에 응답하여 32개의 인터럽트 소스들(IS1 ~ IS32) 중 인터럽트 소스(IS25)를 제 1 레지스터(REG1)의 첫 번째 비트로 인가한다.
제 1 선택 신호(SEL1)는 제 1 선택부(MUX1)가 인터럽트 소스(IS25)를 선택하 도록 제어한다.
선택 신호(SEL1 ~ SEL32)는 중앙 처리 장치(Central Processing Unit :CPU)(370)에 의하여 제어되며, 제 1 내지 제 m 선택 신호(SEL1 ~ SEL32)는 인터럽트 소스들의 우선 순위에 따라 대응되는 인터럽트 소스를 선택한다.
도 5는 도 4의 선택 신호를 발생하는 선택 레지스터의 구조를 설명하는 도면이다.
인터럽트 컨트롤러(300)는 선택 신호(SEL1 ~ SEL32)를 발생하는 선택 레지스터(500)를 더 구비할 수 있다.
선택 레지스터(500)는 8개의 레지스터들(SELREG1 ~ SELREG8)을 구비하고 각각의 레지스터(SELREG1 ~ SELREG8)는 32비트 크기를 가진다. 하나의 레지스터는 8비트씩 4등분된다. 중앙 처리 장치(370)는 레지스터의 8비트 중 5비트에 데이터를 기입하고 기입된 데이터가 선택 신호로서 출력된다. 나머지 3비트(R)는 사용하지 않는 비트이다.
중앙 처리 장치(370)가 선택 레지스터(500)의 첫 번째 레지스터(SELREG1)의 하위 8비트 중 5비트에 "11001"을 기입하면 "11001"이 제 1 선택 신호(SEL1)로서 제 1 선택부(MUX1)로 인가된다. 그러면 제 1 선택부(MUX1)는 제 1 선택 신호(SEL1)에 응답하여 인터럽트 소스(IIS25)를 선택하여 출력한다.
이와 같은 방법으로 중앙 처리 장치(370)는 선택 레지스터(500)의 7개의 레지스터(SELREG1 ~ SELREG8)에 제 1 내지 제 32 선택 신호(SEL1 ~ SEL32)를 발생하기 위한 데이터를 기입한다.
인터럽트 소스 할당부(320)는 제 1 내지 제 32 선택 신호(SEL1 ~ SEL32)에 응답하여 인터럽트 소스들(IS1 ~ IS32)을 우선 순위 레지스터(350)로 임의로 할당하는 32개의 선택부들(MUX1 ~ MUX32)을 구비하므로 입력되는 인터럽트 소스들(IS1 ~ IS32)을 사용자가 원하는 순서로 할당할 수 있다.
우선 순위 레지스터(350)에서 우선 순위를 결정하는 방식을 고정 방식으로 할 경우, 기본적으로 제 1 레지스터(REG1)의 첫 번째 비트로 입력되는 인터럽트 소스가 가장먼저 처리되고 제 4레지스터(REG4)의 마지막 비트로 입력되는 인터럽트 소스가 가장 늦게 처리된다.
따라서 인터럽트 소스 할당부(320)로 입력되는 32개의 인터럽트 소스들(IS1 ~ IS32)을 인터럽트 소스 할당부(320)가 임의의 순서로 우선 순위 레지스터(350)로 할당하면 그것이 곧바로 인터럽트 소스들(IS1 ~ IS32)의 우선 순위가 된다. 사용자는 언제든지 중앙 처리 장치(370) 및 인터럽트 소스 할당부(320)를 이용함으로써 인터럽트 소스들(IS1 ~ IS32)의 우선순위를 조정할 수 있다.
우선 순위 레지스터(350)에서 우선 순위를 결정하는 방식이 순환 방식이어도 인터럽트 소스 할당부(320)를 이용하여 인터럽트 소스들(IS1 ~ IS32)의 우선 순위를 조정할 수 있는 것을 당연하다.
도 6은 도 3의 인터럽트 소스 확장부(310)의 구조를 설명하는 도면이다.
인터럽트 컨트롤러(300)는 인터럽트 소스들(IS1 ~ IS32)의 개수가 m 개를 초과하는 경우 초과되는 인터럽트 소스들을 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUBn)로서 수신하여 저장하는 인터럽트 소스 확장부(310)를 더 구비할 수 있다.
m을 32로 가정하면, 인터럽트 소스 확장부(310)는 인터럽트 소스들의 수가 32개를 넘을 경우 인터럽트 컨트롤러(300) 내부의 레지스터들(320, 330, 340, 350)이 수용할 수 있는 인터럽트 소스의 개수를 초과하기 때문에 초과된 인터럽트 소스들을 처리하기 위한 것이다.
도 6을 참조하면, 인터럽트 소스 확장부(310)는 확장 레지스터(610), 반전 논리곱 수단(620), 반전 논리합 수단(630) 및 선택 수단(640)을 구비한다.
확장 레지스터(610)는 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUBn)을 저장한다. 반전 논리곱 수단(620)은 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUBn)을 반전 논리곱 한다. 반전 논리합 수단(630)은 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUBn)을 반전 논리합 한다.
선택 수단(640)은 극성 신호(POL)에 응답하여 반전 논리곱 수단(620) 및 반전 논리합 수단(630)의 출력 중 하나를 선택하여 출력한다. 선택 수단(640)은 극성 신호(POL)가 제 1 레벨일 경우 반전 논리합 수단(630)의 출력을 출력하고 극성 신호(POL)가 제 2 레벨일 경우 반전 논리곱 수단(620)의 출력을 출력한다.
예를 들어, 한번에 32개의 인터럽트 소스들(IS1 ` IS32)을 처리할 수 있는 인터럽트 컨트롤러(300)에 36개의 인터럽트 소스가 입력되면 4개의 인터럽트 소스를 처리하기 위한 인터럽트 컨트롤러(300)의 레지스터의 비트수가 부족하다.
이때, 인터럽트 소스 확장부(310)가 초과된 4개의 인터럽트 소스들을 서브 인터럽트 소스(IS_SUB1 ~ IS_SUB4)로서 수신하고 이들 중 활성화된 인터럽트 소스를 인터럽트 소스 할당부(320)로 인가한다.
서브 인터럽트 소스들(IS_SUB1 ~ IS_SUB4)이 활성화되는 경우의 논리 레벨은 서로 동일해야 한다. 즉, 서브 인터럽트 소스가 활성화되는 논리 레벨을 하이 레벨로 가정한다면 초과된 4개의 서브 인터럽트 소스(IS_SUB1 ~ IS_SUB4)들은 모두 하이 레벨일 때 활성화되는 인터럽트 소스이어야 한다.
확장 레지스터(610)는 4개의 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUB4)을 저장한다. 4개의 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUB4)중 하나에 응답하여 인터럽트 요청 신호가 중앙 처리 장치(370)로 인가되면, 중앙 처리 장치(370)는 확장 레지스터(610)를 읽어 어떤 모듈(미도시)로부터 인터럽트 동작이 요청된 것인지를 알 수 있다.
4개의 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUB4) 중 첫 번째 서브 인터럽트 소스(IS_SUB1)가 활성화되고 나머지 서브 인터럽트 소스들(IS_SUB2~ IS_SUB4)은 비활성화 된다고 가정한다.
그러면, 반전 논리곱 수단(620)은 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUB4)을 반전 논리곱 하여 출력을 하이 레벨로 발생한다. 반전 논리합 수단(630)은 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUB4)을 반전 논리합 하여 출력을 로우 레벨을 발생한다.
서브 인터럽트 소스가 활성화되는 논리 레벨을 하이 레벨로 가정한다면 극성 신호(POL)도 하이 레벨로 발생된다. 따라서, 선택 수단(640)은 극성 신호(POL)에 응답하여 반전 논리곱 수단(620)의 출력을 선택하여 출력한다.
선택 수단(640)의 출력이 하이 레벨로 발생되어 인터럽트 소스(IS32)로서 인 터럽트 소스 할당부(320)로 인가된다. 선택 수단(640)의 출력이 하이 레벨로 발생된다는 것은 서브 인터럽트 소스들(IS_SUB1 ~ IS_SUB4) 중 하나가 활성화된다는 의미이고 이는 처리해야 할 인터럽트가 발생된 것이다.
중앙 처리 장치(370)가 확장 레지스터(610)를 읽으면 어느 모듈로부터 인터럽트가 발생했는지를 알 수 있다. 이와 같이 인터럽트 소스 확장부(310)를 두면 인터럽트 컨트롤러(300)가 처리할 수 있는 인터럽트의 수를 초과해서 인터럽트 소스가 발생되어도 인터럽트 처리가 가능하다.
입력되는 32개의 인터럽트 소스들(IS1 ~ IS32) 각각마다 인터럽트 소스 확장부를 구비하여 인터럽트 처리 능력을 확장하고 각 인터럽트 소스 확장부가 최대 32개의 서브 인터럽트 소스들을 수신할 수 있다면 도 3의 인터럽트 컨트롤러(300)에서 최대 확장 가능한 인터럽트 소스의 수는 32 x 32개가된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 인터럽트 컨트롤러는 고정방식 또는 순환 방식에 의해서 인터럽트 소스의 우선 순위를 결정하는 우선순위 레지스터의 앞단에, 사용자가 임의로 우선순위를 할당하는 인터럽트 소스 할당부를 구비함으로써, 인터럽트 소스를 사용자가 임의로 우선 순위 레지스터로 할당할 수 있다.
또한, 본 발명에 따른 인터럽트 컨트롤러는 처리할 수 있는 인터럽트 소스의 수를 확장할 수 있는 장점이 있다.

Claims (10)

  1. 입력되는 m(m 은 자연수)개의 인터럽트 소스들을 임의의 우선 순위에 따라서 출력하는 인터럽트 소스 할당부;
    상기 인터럽트 소스 할당부에서 출력되는 인터럽트 소스들에 대응되는 비트들을 세팅(setting)하는 인터럽트 펜딩 레지스터;
    상기 세팅된 비트들에 대응되는 인터럽트 소스들을 제어하여 전송하는 제어 레지스터;
    사전에 정해진 우선 순위 결정 방식에 따라, 입력되는 인터럽스 소스들을 출력하는 우선순위 레지스터; 및
    상기 우선순위 레지스터에서 출력되는 인터럽트 소스에 응답하여 인터럽트 요청 신호를 출력하는 인터럽트 요청신호 발생기를 구비하고,
    상기 인터럽트 소스 할당부는, 상기 우선순위 레지스터의 우선 순위 결정 방식에 따라, 상기 인터럽트 소스들을 출력하는 것을 특징으로 하는 인터럽트 컨트롤러.
  2. 제 1항에 있어서, 상기 인터럽트 소스 할당부는,
    대응되는 선택 신호에 응답하여 상기 m 개의 인터럽트 소스들 중 하나의 인터럽트 소스를 선택하여 출력하는 제 1 내지 제 m 선택부들을 구비하는 것을 특징 으로 하는 인터럽트 컨트롤러.
  3. 제 2항에 있어서,
    상기 제 1 선택부에서 출력되는 인터럽트 소스가 최상위 우선 순위를 가지며 제 2 내지 제 m 선택부들은 인터럽트 소스들의 우선순위에 따라 대응되는 인터럽트 소스를 출력하는 것을 특징으로 하는 인터럽트 컨트롤러.
  4. 제 3항에 있어서, 상기 선택 신호는,
    중앙 처리 장치(Central Processing Unit :CPU)에 의하여 제어되며,
    상기 선택 신호는, 제 1 내지 제 m 선택 신호를 포함하고,
    상기 제1 내지 제 m 선택부는, 상기 대응되는 제 1 내지 제 m 선택 신호에 응답하여, 인터럽트 소스를 선택하여 출력하는 것을 특징으로 하는 인터럽트 컨트롤러.
  5. 제 4항에 있어서,
    상기 선택 신호를 발생하는 선택 레지스터를 더 구비하는 것을 특징으로 하는 인터럽트 컨트롤러.
  6. 제 1항에 있어서,
    입력되는 인터럽트 소스들의 개수가 m 개를 초과하는 경우 초과되는 인터럽트 소스들을 서브 인터럽트 소스들로서 수신하여 저장하는 인터럽트 소스 확장부를 더 구비하는 것을 특징으로 하는 인터럽트 컨트롤러.
  7. 제 6항에 있어서, 상기 인터럽트 소스 확장부는,
    상기 서브 인터럽트 소스들을 저장하는 확장 레지스터 ;
    상기 서브 인터럽트 소스들을 반전 논리곱 하는 반전 논리곱 수단 ;
    상기 서브 인터럽트 소스들을 반전 논리합 하는 반전 논리합 수단 ; 및
    극성 신호에 응답하여 상기 반전 논리곱 수단 및 상기 반전 논리합 수단의 출력 중 하나를 선택하여 출력하는 선택 수단을 구비하는 것을 특징으로 하는 인터럽트 컨트롤러.
  8. 제 7항에 있어서, 상기 선택 수단은,
    상기 극성 신호가 제 1 레벨일 경우 상기 반전 논리합 수단의 출력을 출력하고 상기 극성 신호가 제 2 레벨일 경우 상기 반전 논리곱 수단의 출력을 출력하는 것을 특징으로 하는 인터럽트 컨트롤러.
  9. 제 6항에 있어서, 상기 인터럽트 소스 확장부는,
    m 개의 인터럽트 소스들을 발생시키는 m 개의 모듈들에 각각 대응되도록 m 개가 존재할 수 있는 것을 특징으로 하는 인터럽트 컨트롤러.
  10. 제 6항에 있어서,
    서브 인터럽트 소스들이 활성화되는 경우의 논리 레벨은 서로 동일한 것을 특징으로 하는 인터럽트 컨트롤러.
KR1020040013570A 2004-02-27 2004-02-27 인터럽트 컨트롤러 KR100817047B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040013570A KR100817047B1 (ko) 2004-02-27 2004-02-27 인터럽트 컨트롤러
US11/064,857 US7484024B2 (en) 2004-02-27 2005-02-25 Apparatus and method for interrupt source signal allocation
CN200510071666A CN100583068C (zh) 2004-02-27 2005-02-25 用于中断源信号分配的装置和方法
JP2005052124A JP4741256B2 (ja) 2004-02-27 2005-02-25 インタラプトコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040013570A KR100817047B1 (ko) 2004-02-27 2004-02-27 인터럽트 컨트롤러

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064592A Division KR20070077193A (ko) 2007-06-28 2007-06-28 인터럽트 컨트롤러

Publications (2)

Publication Number Publication Date
KR20050087645A KR20050087645A (ko) 2005-08-31
KR100817047B1 true KR100817047B1 (ko) 2008-03-26

Family

ID=34880323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013570A KR100817047B1 (ko) 2004-02-27 2004-02-27 인터럽트 컨트롤러

Country Status (4)

Country Link
US (1) US7484024B2 (ko)
JP (1) JP4741256B2 (ko)
KR (1) KR100817047B1 (ko)
CN (1) CN100583068C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707341B1 (en) * 2004-05-11 2010-04-27 Advanced Micro Devices, Inc. Virtualizing an interrupt controller
EP1757370B8 (en) 2005-08-24 2012-03-14 Brother Kogyo Kabushiki Kaisha Film forming apparatus and jetting nozzle
CN100365604C (zh) * 2005-12-02 2008-01-30 北京中星微电子有限公司 一种中断控制处理装置和方法
CN100397375C (zh) * 2005-12-02 2008-06-25 北京中星微电子有限公司 多中断处理单元的中断处理的装置和方法
CN100437394C (zh) * 2006-04-14 2008-11-26 华为技术有限公司 一种硬件单元的控制方法
US9032127B2 (en) * 2006-09-14 2015-05-12 Hewlett-Packard Development Company, L.P. Method of balancing I/O device interrupt service loading in a computer system
US20100088446A1 (en) * 2008-10-06 2010-04-08 Texas Instruments Incorporated Prioritizing interrupt controller
US8738830B2 (en) * 2011-03-03 2014-05-27 Hewlett-Packard Development Company, L.P. Hardware interrupt processing circuit
US9189283B2 (en) 2011-03-03 2015-11-17 Hewlett-Packard Development Company, L.P. Task launching on hardware resource for client
US9645823B2 (en) 2011-03-03 2017-05-09 Hewlett-Packard Development Company, L.P. Hardware controller to choose selected hardware entity and to execute instructions in relation to selected hardware entity
CN103544125B (zh) * 2012-07-12 2017-02-22 深圳市中兴微电子技术有限公司 中断的控制方法、中断的处理方法、中断控制器和处理器
JP6056576B2 (ja) * 2013-03-18 2017-01-11 富士通株式会社 割り込み要因を特定する方法及び装置
CN103617137B (zh) * 2013-11-29 2016-09-07 暨南大学 一种兼容8051 ip核的中断控制器及其控制方法
US9665509B2 (en) * 2014-08-20 2017-05-30 Xilinx, Inc. Mechanism for inter-processor interrupts in a heterogeneous multiprocessor system
KR20180083688A (ko) * 2017-01-13 2018-07-23 삼성전자주식회사 애플리케이션 프로세서 및 집적 회로
US10838760B2 (en) * 2017-11-29 2020-11-17 Nxp Usa, Inc. Systems and methods for interrupt distribution

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011284A (ko) * 1997-07-22 1999-02-18 구자홍 데이터 처리장치의 인터럽트 처리장치 및 방법
KR19990019843U (ko) * 1997-11-21 1999-06-15 구본준 인터럽트 발생 장치
KR19990059296A (ko) * 1997-12-30 1999-07-26 서평원 인터럽트 우선순위 제어 시스템
JP2001166951A (ja) 1999-12-09 2001-06-22 Kawasaki Steel Corp 割込処理回路
KR20030004763A (ko) * 2001-07-06 2003-01-15 삼성전자 주식회사 인터럽트 처리장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE887134A (fr) * 1979-12-14 1981-05-14 Gte Automatic Electric Lab Inc Circuit expanseur d'interruption
US5218703A (en) * 1988-07-07 1993-06-08 Siemens Aktiengesellschaft Circuit configuration and method for priority selection of interrupts for a microprocessor
JPH0353338A (ja) * 1989-07-21 1991-03-07 Nec Corp 可変優先順位調停回路
JPH08147175A (ja) * 1994-11-25 1996-06-07 Yokogawa Electric Corp 割り込み制御装置
KR100393765B1 (ko) 1996-03-26 2004-03-10 엘지전자 주식회사 인터럽트제어장치
JP3206483B2 (ja) * 1997-03-17 2001-09-10 日本電気株式会社 割り込み制御装置
KR19990066213A (ko) 1998-01-22 1999-08-16 윤종용 우선순위 인터럽트 컨트롤러
KR100313945B1 (ko) * 1999-03-03 2001-11-15 김영환 다단 인터럽트 제어 장치
US6618780B1 (en) * 1999-12-23 2003-09-09 Cirrus Logic, Inc. Method and apparatus for controlling interrupt priority resolution
US6539448B1 (en) * 2000-05-26 2003-03-25 Texas Instruments Incorporated Priority first come first serve interrupt controller
US6813666B2 (en) * 2001-02-12 2004-11-02 Freescale Semiconductor, Inc. Scaleable arbitration and prioritization of multiple interrupts
JP2002236658A (ja) * 2001-02-13 2002-08-23 Ricoh Co Ltd 調停装置
US6694398B1 (en) * 2001-04-30 2004-02-17 Nokia Corporation Circuit for selecting interrupt requests in RISC microprocessors
KR20030028601A (ko) 2001-09-20 2003-04-10 엘지전자 주식회사 변경 가능한 인터럽트 우선순위를 갖는 인터럽트 처리기
JP2003271545A (ja) * 2002-03-12 2003-09-26 Hitachi Ltd データ処理システム
DE60210990D1 (de) * 2002-11-19 2006-06-01 St Microelectronics Srl Verfahren zur Erzeugung von Unterbrechungsbefehlen in einem Mikroprozessorsystem und bezügliches Prioritätsunterbrechungssteuerungsgerät

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011284A (ko) * 1997-07-22 1999-02-18 구자홍 데이터 처리장치의 인터럽트 처리장치 및 방법
KR19990019843U (ko) * 1997-11-21 1999-06-15 구본준 인터럽트 발생 장치
KR19990059296A (ko) * 1997-12-30 1999-07-26 서평원 인터럽트 우선순위 제어 시스템
JP2001166951A (ja) 1999-12-09 2001-06-22 Kawasaki Steel Corp 割込処理回路
KR20030004763A (ko) * 2001-07-06 2003-01-15 삼성전자 주식회사 인터럽트 처리장치

Also Published As

Publication number Publication date
KR20050087645A (ko) 2005-08-31
JP2005243033A (ja) 2005-09-08
US20050193157A1 (en) 2005-09-01
CN1684055A (zh) 2005-10-19
JP4741256B2 (ja) 2011-08-03
US7484024B2 (en) 2009-01-27
CN100583068C (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
JP4741256B2 (ja) インタラプトコントローラ
EP0523863B1 (en) Digital data processor for high level instructions
US20070022416A1 (en) Execution device and application program
TW200525432A (en) Methods and apparatus to process cache allocation requests based on priority
EP1341083A2 (en) Parallel-process execution method and multiprocessor-type computer
KR20130119285A (ko) 클러스터 컴퓨팅 환경에서의 자원 할당 장치 및 그 방법
JPH05204679A (ja) Ｉ／ｏ割込みサブクラスの認識方法
HU219533B (hu) Multimédia számítógéprendszer, valamint eljárás multimédia számítógéprendszer működésének vezérlésére
KR100532416B1 (ko) 다중 소스의 다중 채널로의 할당 방법 및 시스템
JP2006244479A (ja) 実行可能プログラムをスケジューリングするためのシステム及び方法
KR101283524B1 (ko) 조정을 실행하기 위한 방법 및 장치
US20140325114A1 (en) Multi-channel direct memory access controller and control method thereof
CN108279976B (zh) 一种编译资源调度方法、计算机及计算机可读存储介质
US6604185B1 (en) Distribution of address-translation-purge requests to multiple processors
KR100757791B1 (ko) 공유 자원 중재 프로토콜 방법 및 중재기
JP4150853B2 (ja) 資源競合制御システム及び制御方法並びにプログラム
US7162558B2 (en) Interrupt signal processing circuit for sending interrupt requests to a computer system
KR20070077193A (ko) 인터럽트 컨트롤러
EP1513069B1 (en) Resource management apparatus
US7908421B2 (en) Universal serial bus endpoint context caching
KR20170094911A (ko) 반도체 장치의 동작 방법 및 반도체 시스템
JPH11250025A (ja) プロセッサ、及びループプログラム制御装置、並びにマルチプロセッサシステム
JP2007233608A (ja) 割込み制御装置及び割込み制御方法をコンピュータに実行させるためのプログラム。
KR100667833B1 (ko) 다중 버스 시스템에 있어서 메모리 할당 방법 및 장치
KR20060089332A (ko) 인터럽트 우선순위를 설정 가능한 인터럽트 컨트롤러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 13