KR20030004763A - 인터럽트 처리장치 - Google Patents

인터럽트 처리장치 Download PDF

Info

Publication number
KR20030004763A
KR20030004763A KR1020010040422A KR20010040422A KR20030004763A KR 20030004763 A KR20030004763 A KR 20030004763A KR 1020010040422 A KR1020010040422 A KR 1020010040422A KR 20010040422 A KR20010040422 A KR 20010040422A KR 20030004763 A KR20030004763 A KR 20030004763A
Authority
KR
South Korea
Prior art keywords
interrupt
signal
sources
input port
source
Prior art date
Application number
KR1020010040422A
Other languages
English (en)
Inventor
유호선
양인수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010040422A priority Critical patent/KR20030004763A/ko
Priority to US09/960,933 priority patent/US20030023799A1/en
Priority to JP2001314456A priority patent/JP2003044293A/ja
Publication of KR20030004763A publication Critical patent/KR20030004763A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

본 발명은 다수의 인터럽트 소스에 대하여 중앙처리장치(CPU)가 인터럽트 처리를 수행하기 위한 인터럽트 처리장치를 개시한다. 본 발명은 인터럽트 발생부의 인터럽트 소스와 중앙처리장치의 입력포트 사이에 연결된 인터럽트 콘트롤러를 구비한다. 상기 인터럽트 콘트롤러는 상기 중앙처리장치의 입력포트보다 많은 인터럽트 소스에 대하여 인터럽트 처리를 수행하도록, 인터럽트를 발생시킨 인터럽트 소스에 대하여 상기 중앙처리장치에 의해 우선 순위가 할당된 경우 그 인터럽트 소스에 의한 인터럽트 처리를 요청하는 인터럽트 요청신호를 상기 입력포트로 출력한다. 상기 인터럽트 콘트롤러는 상기 다수의 인터럽트 소스를 대상으로 인터럽트의 발생을 검출하고 우선 순위를 할당하는 복수의 검출부와, 상기 검출부에 의해 인터럽트 요구 신호를 미리 지정된 입력포트로 출력하는 복수의 신호발생부를 구비한다.

Description

인터럽트 처리장치{INTERRUPT PROCESSING APPARATUS}
본 발명은 인터럽트 처리장치에 관한 것으로, 더욱 상세하게는 중앙처리장치의 입력포트보다 많은 다수의 인터럽트 소스에 대하여 인터럽트 처리를 수행할 수 있는 인터럽트 처리장치에 관한 것이다.
일반적으로 상업용 중앙처리장치(CPU)는 개인용 컴퓨터를 비롯하여 산업용 로봇의 모터를 제어하기 위한 시스템 등에 널리 사용되고 있다. 이러한 중앙처리장치는 주어진 작업 프로그램을 실행하는 도중 입력포트를 통하여 입력되는 인터럽트 요청(interrupt request)에 응답하여 인터럽트 루틴(interrupt service routine)을 실행함으로써 예기치 않은 여러 상황에 대처할 수 있도록 되어 있다.
인터럽트의 종류는 크게 외부 인터럽트와 내부 인터럽트로 구분한다. 외부 인터럽트는 입출력을 위한 주변 장치들의 요청에 의한 경우 또는 사용자의 의도적인 조작에 의하여 중단되는 경우에 의하여 발생되는 것을 말하고, 내부 인터럽트는 프로그램의 실행 중 잘못된 인스트럭션(instruion)의 수행 등과 같은 프로그램상의 문제에 의하여 발생되는 것을 말한다.
중앙처리장치는 외부 인터럽트나 내부 인터럽트를 발생하는 인터럽트 소스로부터 인터럽트 요청을 입력받기 위한 입력포트를 마련하고 있으며, 통상 2-8개의 입력포트를 구비한다. 그런데, 이미 만들어진 입력포트의 수를 늘릴 수 없기 때문에 중앙처리장치가 보다 많은 인터럽트 소스에 대하여 인터럽트 처리를 수행하는데 많은 제약이 따름에 따라 프로그램의 처리 동작이 복잡하게 되는 결과를 초래한다. 또한, 많은 입력포트를 갖는 새로운 중앙처리장치를 별도로 개발하는 경우 경제적인 부담이 따른다.
이를 감안하여, 종래에는 여러 인터럽트 소스를 묶어서 하나의 입력포트에 연결하는 와이어드 앤드(wired-AND) 방식을 사용하고 있다.
도 1에 도시한 중앙처리장치(CPU)는 인터럽트 소스에 연결되는 입력포트(E1-E4)를 가지며, 입력포트(E1)에 다수의 인터럽트 소스들이 공통적으로 연결된다. 중앙처리장치는 입력포트(E1)에 공통 연결된 어느 하나의 인터럽트 소스부터 발생된 인터럽트 요청에 대해서 인터럽트 처리를 수행할 수 있다.
그러나, 종래의 인터럽트 처리장치는 여러 개의 외부 인터럽트 소스에 대하여 인터럽트 처리를 수행할 수 있을 뿐, 2이상의 인터럽트 소스에서 동시에 인터럽트가 발생한 경우 어느 인터럽트 소스에 대하여 우선적으로 처리하기 위한 우선 순위를 부여할 수 없다. 이 때문에, 시스템의 상황에 따라 관계되는 인터럽트 소스의 개수가 달라지는 여러 시스템에 공통적으로 적용하기 어려우며 다양한 기능의 시스템을 설계하는데 제약이 따르게 된다.
또한, 종래의 인터럽트 처리장치는 중앙처리장치에서 인터럽트 소스1의 요청에 의하여 인터럽트 루틴A를 수행하는 도중에 인터럽트 소스2로부터 인터럽트 루틴B에 대한 처리를 요청받는 경우, 이때 중앙처리장치는 실행중인 인터럽트 루틴A를 중단한 후 인터럽트 루틴B를 수행하거나 혹은 인터럽트 루틴B에 대한 처리를 보류시킨 상태에서 인터럽트 루틴A를 계속적으로 실행하고 그 실행이 끝나면 보류되었던 인터럽트 루틴B를 실행할 수 밖에 없다. 이로 인하여 중앙처리장치는 2이상의 인터럽트 소스에 의한 인터럽트 처리를 동시에 처리할 수 없는 문제점이 있었다.
본 발명의 목적은 복수의 인터럽트 소스에 대하여 동시에 인터럽트 처리를 수행할 수 있는 인터럽트 처리장치를 제공함에 있다.
본 발명의 다른 목적은 입력포트보다 많은 인터럽트 소스에 대하여 우선 순위를 할당하고 변경함으로써 여러 시스템에 공통적으로 적용할 수 있는 인터럽트 처리장치를 제공함에 있다.
도 1은 종래 기술에 따른 인터럽트 처리장치의 구성도이다.
도 2는 본 발명에 따른 인터럽트 처리장치의 구성도이다.
도 3은 본 발명에 따른 인터럽트 마스크 레지스터와 인터럽트 플래그 레지스터를 보인 도면이다.
도 4는 본 발명에 따른 인터럽트 콘트롤러의 처리 동작을 나타내는 흐름도이다.
도 5는 본 발명에 따른 중앙처리장치의 처리 동작을 나타내는 흐름도이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 인터럽트 발생부 20 : 인터럽트 콘트롤러
30 : 중앙처리장치
상기와 같은 본 발명에 따른 인터럽트 처리장치는 입력포트를 갖는 중앙처리장치가 다수의 인터럽트 소스에 대하여 인터럽트 처리를 수행하기 위한 장치에 있어서, 상기 중앙처리장치의 입력포트보다 많은 인터럽트 소스에 대하여 인터럽트 처리를 수행하도록, 인터럽트를 발생시킨 인터럽트 소스에 대하여 상기 중앙처리장치에 의해 우선 순위가 할당된 경우 그 인터럽트 소스에 의한 인터럽트 처리를 요청하는 인터럽트 요청신호를 상기 입력포트로 출력하는 인터럽트 콘트롤러에 의하여 달성된다.
이하, 본 발명에 따른 바람직한 실시례를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 인터럽트 처리장치의 구성도이다.
도시한 바와 같이, 본 발명의 인터럽트 처리장치는 다수의 인터럽트 소스들(인터럽트 소스1~인터럽트 소스n)로 이루어진 인터럽트 발생부(10)와, 인터럽트 요구를 인가받기 위한 인터럽트 입력포트(E1-E4)를 갖는 중앙처리장치(30), 그리고 인터럽트 발생부(10)와 중앙처리장치(30)의 사이에 연결된 인터럽트 콘트롤러(20)를 구비한다.
상기 인터럽트 발생부(10)의 인터럽트 소스들(인터럽트 소스1~인터럽트소스n)은 인터럽트 처리가 필요한 경우 상기 인터럽트 콘트롤러(20)에 각각 인터럽트 발생신호를 출력한다.
상기 인터럽트 콘트롤러(20)는 소정 인터럽트 소스로부터 인터럽트 발생신호를 각각 입력받고 그 인터럽트 소스에 대하여 우선 순위가 할당된 경우 검출신호를 출력하는 복수의 검출부(A1~A4)와, 상기 검출부(A1~A4)로부터의 검출신호에 따라 인터럽트 요구신호를 상기 중앙처리장치(30)의 입력포트로 출력하는 복수의 신호발생부(C1~C4)로 구성된다.
각 검출부(A1~A4)의 출력단은 신호발생부(C1~C4)의 입력단에 각각 연결되고 중앙처리장치(30)로부터 인가되는 선택제어신호(a1)에 의해 결정되는 해당 신호발생부로 검출신호를 출력한다. 각 신호발생부(C1~C4)는 중앙처리장치(30)의 입력포트(E1~E4)에 개별적으로 연결되어 인터럽트 요구신호를 대응하는 입력포트로 출력한다.
상기 검출부(A1~A4)는 복수의 저장부(B1~B4)를 구비한다. 도 3과 같이, 각 저장부(B1~B4)는 인터럽트 소스에 대응하는 인터럽트 플래그 레지스터(IFR) 및 인터럽트 마스크 레지스터(IMR)를 구비한다. 인터럽트 플래그 레지스터(IFR)는 인터럽트 소스로부터 발생된 인터럽트에 따라 해당 비트를 세트시키며, 인터럽트 마스크 레지스터(IMR)는 각 인터럽트 소스에 대한 우선순위의 할당여부에 따라 해당 비트를 세트시킨다. 예컨대 인터럽트 플래그 레지스터(IFR)의 비트(ra1)는 인터럽트 소스1에 의한 인터럽트 발생시 세트(1)되며 인터럽트 마스크 레지스터(IMR)의 비트(rb1)는 인터럽트 소스1에 대해 우선 순위가 할당된 경우 세트(1)되는 것이다.
이와 관련하여 상기 중앙처리장치(30)는 사전에 다수의 인터럽트 소스에 대하여 우선 순위를 할당하기 위한 할당제어신호(b1)를 상기 검출부(A1~A4)로 출력하며, 이에 따라 저장부(B1~B4)의 인터럽트 마스크 레지스터(IMR)는 할당제어신호(b1)에 따라 우선 순위가 할당된 경우 해당 비트를 세트(1)시키고 우선 순위가 할당되지 않은 경우 클리어(0)시킨다. 상기 중앙처리장치(30)는 동일한 인터럽트 소스에 대해서 각 저장부(B1~B4)의 인터럽트 마스크 레지스터(IMR)의 해당 비트를 다르게 즉 세트(1) 또는 클리어(0)시킬 수 있다. 예를 들어 인터럽트 소스1에 대하여 하나의 저장부(B1)의 인터럽트 마스크 레지스터(IMR)에 우선 순위를 할당하여 해당 비트를 세트(1)시키는 한편, 나머지 저장부(B2,B3,B4)의 인터럽트 마스크 레지스터(IMR)에는 우선 순위를 할당하지 않아 해당 비트를 클리어(0)시킬 수 있다. 다른 예로 인터럽트 소스2에 대하여 저장부(B1) 및 저장부(B2)의 인터럽트 마스크 레지스터(IMR)에 우선 순위를 동시에 할당하여 해당 비트를 세트(1)시키고 나머지 저장부(B3,B4)의 인터럽트 마스크 레지스터(IMR)에 우선 순위를 할당하지 않아 해당 비트를 클리어(0)시킬 수 있다.
각 검출부(A1~A4)는 인터럽트 플래그 레지스터(IFR)와 인터럽트 마스크 레지스터(IMR)를 논리곱연산(AND)하고 그 연산 결과가 모두 "0"이면 인터럽트 발생이 없는 경우이므로 검출신호를 신호발생부(C1~C4)로 출력하지 않는다.
상기 논리곱연산한 결과 모두 "0"이 아니면 즉 어느 하나라도 "1"이면 인터럽트 발생이 있는 경우이므로 검출신호를 해당 신호발생부로 출력한다. 예를 들어 이미 인터럽트 소스2에 대하여 우선 순위가 할당되어 저장부(B1)의 인터럽트 마스크 레지스터(IMR)의 해당 비트(rb2)가 세트(1)되고 선택제어신호(a1)에 의해 저장부(A1)의 검출신호가 신호발생부(C1)로 출력하도록 된 조건하에서 인터럽트 소스2에 의한 인터럽트 발생으로 인터럽트 플래그 레지스터(IFR)의 해당 비트(ra2)가 세트(1)되면, 인터럽트 소스2에 대응하는 두 비트(ra)(rb)를 논리곱연산한 결과는 "1"이 된다. 이 결과 저장부(A1)는 선택제어신호(a1)에 의해 결정된 신호발생부(C1)로 검출신호를 출력하며, 신호발생부(C1)는 대응하는 입력포트(E1)에 인터럽트 요구신호를 인가한다. 상기 중앙처리장치(30)는 입력포트(E1)를 통해 인터럽트 요구신호를 입력받으면 현재 실행중인 작업 프로그램을 중단하고 인터럽트 소스2에 대한 인터럽트 루틴을 수행하게 된다. 이때, 상기 중앙처리장치(30)는 인터럽트 루틴의 수행완료시 인터럽트 플래그 레지스터(IFR)의 해당 비트(ra2)를 클리어시키기 위한 클리어제어신호(ta)를 출력한다. 상기 인터럽트 플래그 레지스터(IFR)는 클리어제어신호(ta)에 의해 해당 비트(ra2)를 클리어(0)시킨다.
한편, 본 발명에서는 2이상의 인터럽트 소스에 대하여 동시에 인터럽트 처리를 수행할 수 있으며, 일예로 인터럽트 소스1과 인터럽트 소스2의 인터럽트 처리를 수행하는 경우에 대하여 설명한다. 이를 위해 사전에 인터럽트 소스1에 대하여 저장부(B1)에 우선 순위가 할당되고 인터럽트 소스2에 대하여 저장부(B2)에 우선순위가 할당한다. 이에 따라 저장부(B1)의 인터럽트 마스크 레지스터의 해당 비트(ra1)가 세트(1)되고 저장부(B2)의 인터럽트 마스크 레지스터의 해당 비트(rb2)가 세트(1)된다. 인터럽트 소스1에 의한 인터럽트 발생으로 저장부(A1)의 인터럽트 플래그 레지스터의 해당 비트(ra1)가 세트되고, 상기 비트(ra1)와 비트(rb1)의 논리곱연산한 값이 "1"이 된다. 검출부(A1)의 검출신호에 의해 신호발생부(C1)가 인터럽트 요구신호를 입력포트(E1)에 인가한다. 그 결과 중앙처리장치(30)는 인터럽트 요구신호에 의하여 인터럽트 소스1에 대응하는 인터럽트 루틴A를 실행한다. 이렇게 인터럽트 루틴A를 실행하는 도중에 인터럽트 소스2에 의하여 인터럽트를 발생한 경우 저장부(A2)의 인터럽트 플래그 레지스터의 해당 비트(ra2)가 세트되고, 상기 비트(ra2)와 비트(rb2)의 논리곱연산한 값이 "1"이 됨에 따라 인터럽트 요구신호를 입력포트(E1)가 아닌 다른 입력포트중 어느 하나를 통하여 중앙처리장치에 인가한다. 이때 중앙처리장치(30)는 인터럽트 루틴A를 실행하면서 인터럽트 소스B에 대한 인터럽트 루틴B를 동시에 실행할 수 있게 되는 것이다.
상기 중앙처리장치(30)는 내부 인터럽트 발생에 대해서 인터럽트 처리를 수행할 수 있는데, 인터럽트 마스크 레지스터의 소정 비트를 강제적으로 세트(1)시킨 상태에서 내부 인터럽트 발생시 인터럽트 플래그 레지스터의 소정 비트를 강제적으로 세트(1)시키면 그 결과 소정 입력포트에 인터럽트 요구신호가 인가되고 그에 따라 내부 인터럽트에 대응하는 인터럽트 처리를 수행하게 된다.
이하에서는 본 발명에 따른 인터럽트 처리방법을 첨부된 도면에 따라 설명한다.
도 4는 본 발명에 따른 인터럽트 콘트롤러의 처리 동작을 나타내는 흐름도이고, 도 5는 본 발명에 따른 중앙처리장치의 처리 동작을 나타내는 흐름도이다.
상기 인터럽트 발생부(10)의 인터럽트 소스는 인터럽트 처리가 필요한 경우 인터럽트 발생신호를 각 검출부(A1~A4)로 출력한다(S10). 각 검출부(A1~A4)에서는인터럽트 발생에 따라 저장부(B1~B4)의 인터럽트 플래그 레지스터(IFR)의 해당 비트를 세트(1)한다(S20).
내부 인터럽트 발생시 중앙처리장치(30)가 내부 인터럽트를 요청하는 신호를 검출부(A1~A4)에 출력하고(S30), 이에 따라 저장부(B1~B4)의 인터럽트 플래그 레지스터(IFR)의 해당 비트가 세트(1)된다(S40).
단계 S20과 단계 S40를 수행한 다음 인터럽트 플래그 레지스터(IFR)의 해당 비트와 인터럽트 마스크 레지스터(IMR)의 해당 비트를 각각 논리곱연산(AND)하며, 여기서 인터럽트 마스크 레지스터(IMR)는 다수의 인터럽트 소스에 의한 외부 인터럽트 혹은 강제적인 내부 인터럽트에 대응하여 중앙처리장치(30)에 의해 미리 세트되어 있다(S50).
검출부(A1~A4)는 논리곱연산한 값이 모두 "0"인가를 판단하고(S60), 그 판단결과 모두 "0"인 경우에는 외부 인터럽트 혹은 내부 인터럽트가 발생하지 않은 경우로 인식하여 검출신호를 출력하지 않고 그대로 리턴한다.
단계 S60의 판단결과 모두 "0"이 아닌 경우 검출부(A1~A4)는 검출신호를 해당 신호발생부(C1~C4)로 출력하며, 신호발생부(C1~C4)는 검출신호에 응답하여 인터럽트 요구신호를 대응하는 입력포트(E1~E4)로 인가한다(S70).
이후, 중앙처리장치(30)로부터 클리어제어신호(ta)가 입력되면 세트된 인터럽트 플래그 레지스터(IFR)의 해당 비트를 클리어(0)시킨다(S80) 다음 리턴한다.
도 5에서 상기 중앙처리장치(30)가 작업 프로그램을 수행하는 상태에서 외부 인터럽트와 내부 인터럽트를 처리하는 동작을 설명한다. 먼저, 상기입력포트(E1~E4)를 통하여 인터럽트 콘트롤러(20)의 인터럽트 요구신호를 입력받는다(S100).
이어, 상기 중앙처리장치(30)는 내부 인터럽트 발생에 의한 인터럽트 요구신호인가를 판단하고(S110), 내부 인터럽트에 의한 경우에는 현재 실행중인 작업 프로그램의 처리를 중단하고 내부 인터럽트 루틴을 수행한다(S120)
단계 S110의 판단결과 내부 인터럽트 발생에 의한 인터럽트 요구신호가 아닌 경우 상기 중앙처리장치(30)는 외부 인터럽트 소스들(인터럽트 소스1~n)에 의한 인터럽트 요구신호인가를 각각 판단하며(S130,S150,S170), 그 판단결과 해당 인터럽트 소스에 의한 인터럽트 요구신호에 해당하는 경우 현재 실행중인 작업 프로그램을 중단하고 해당 인터럽트 소스를 위한 인터럽트 루틴을 수행한(S140,S160,S180), 다음 상기 중앙처리장치(30)는 세트된 인터럽트 플래그 레지스터(IFR)의 해당 비트를 클리어시키기 위한 클리어제어신호를 각 검출부(A1~A4)로 출력한(S190) 다음 리턴한다.
단계 S110, 단계 S130, 단계 S150, 단계 S170에서의 판단결과 외부 인터럽트 소스들(인터럽트 소스1~n)에 의한 인터럽트 요구신호가 아니면 에러 처리한(S130) 다음 리턴한다.
또한, 단계 S120, 단계 S140, 단계 S160, 단계 S180에서 인터럽트 루틴을 수행하는 도중에 외부 또는 내부 인터럽트가 발생하여 다른 입력포트를 통해 인터럽트 요구신호를 입력받아 이미 수행중인 인터럽트 루틴과 병행하여 나중에 발생된 인터럽트 루틴을 수행할 수 있다.
아울러, 중앙처리장치(30)는 인터럽트 수행하는 도중에 할당제어신호(b1)을 출력하여 인터럽트 소스에 대하여 우선 순위를 할당하거나 할당된 우선 순위를 해제시킬 수 있음은 구체적인 설명이 없더라도 이해할 수 있을 것이다.
이상과 같이 본 발명은 중앙처리장치의 입력포트보다 많은 인터럽트 소스를 대상으로 우선 순위를 할당하여 인터럽트 처리를 수행하므로 동시에 여러 인터럽트가 발생하더라도 무리없이 처리할 수 있고, 인터럽트 처리 중에도 우선 순위를 부여하여 다른 인터럽트 처리를 할 수 있다. 따라서, 본 발명은 인터럽트 소스의 개수가 각기 다른 여러 시스템에 공통적으로 적용할 수 있으며 다양한 기능의 시스템에 적용할 수 있다.

Claims (6)

  1. 입력포트를 갖는 중앙처리장치가 다수의 인터럽트 소스에 대하여 인터럽트 처리를 수행하기 위한 장치에 있어서,
    상기 중앙처리장치의 입력포트보다 많은 인터럽트 소스에 대하여 인터럽트 처리를 수행하도록, 인터럽트를 발생시킨 인터럽트 소스에 대하여 상기 중앙처리장치에 의해 우선 순위가 할당된 경우 그 인터럽트 소스에 의한 인터럽트 처리를 요청하는 인터럽트 요청신호를 상기 입력포트로 출력하는 인터럽트 콘트롤러를 구비하는 것을 특징으로 하는 인터럽트 처리장치.
  2. 제1항에 있어서, 상기 인터럽트 콘트롤러는 상기 다수의 인터럽트 소스를 대상으로 인터럽트의 발생을 검출하고 우선 순위를 할당하는 검출부와, 상기 검출부에 의해 인터럽트 요구 신호를 미리 지정된 입력포트로 출력하는 신호발생부를 구비하는 것을 특징으로 하는 인터럽트 처리장치.
  3. 제2항에 있어서, 상기 검출부 및 신호발생부는 상기 입력포트의 수에 대응되게 복수로 마련하는 것을 특징으로 하는 인터럽트 처리장치.
  4. 제2항에 있어서, 상기 검출부는 다수의 인터럽트 소스를 대상으로 인터럽트의 발생여부에 따라 해당 비트를 세트하는 제1레지스터와 다수의 인터럽트 소스를대상으로 우선 순위의 할당여부에 따라 해당 비트를 세트하는 제2레지스터로 이루어진 저장부를 포함하는 것을 특징으로 하는 인터럽트 처리장치.
  5. 제2항에 있어서, 상기 검출부의 출력측은 복수의 신호발생부에 각각 연결되어 해당 신호발생부로 검출신호를 출력하며, 상기 신호발생부는 상기 입력포트에 개별적으로 연결되어 정해진 입력포트로 인터럽트 요구 신호를 출력하는 것을 특징으로 하는 인터럽트 처리장치.
  6. 제4항에 있어서, 상기 검출부는 인터럽트 발생에 의해 검출된 인터럽트 소스에 대응하는 제1레지스터의 해당 비트를 세트하며 상기 중앙처리장치로부터의 할당제어신호에 의해 할당할 인터럽트 소스에 대응하는 제2레지스터의 해당 비트를 세트시키며, 제1레지스터의 해당 비트 및 제2레지스터의 해당 비트가 모두 세트된 경우에 검출신호를 출력하는 것을 특징으로 하는 인터럽트 처리장치.
KR1020010040422A 2001-07-06 2001-07-06 인터럽트 처리장치 KR20030004763A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010040422A KR20030004763A (ko) 2001-07-06 2001-07-06 인터럽트 처리장치
US09/960,933 US20030023799A1 (en) 2001-07-06 2001-09-25 Interrupt processing apparatus
JP2001314456A JP2003044293A (ja) 2001-07-06 2001-10-11 割り込み処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010040422A KR20030004763A (ko) 2001-07-06 2001-07-06 인터럽트 처리장치

Publications (1)

Publication Number Publication Date
KR20030004763A true KR20030004763A (ko) 2003-01-15

Family

ID=19711850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010040422A KR20030004763A (ko) 2001-07-06 2001-07-06 인터럽트 처리장치

Country Status (3)

Country Link
US (1) US20030023799A1 (ko)
JP (1) JP2003044293A (ko)
KR (1) KR20030004763A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817047B1 (ko) * 2004-02-27 2008-03-26 삼성전자주식회사 인터럽트 컨트롤러
WO2009044974A1 (en) * 2007-10-04 2009-04-09 Yong Hyun Choi Connection device for surgical operation of straightening irregular teeth

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7487339B2 (en) * 2001-10-12 2009-02-03 Mips Technologies, Inc. Method and apparatus for binding shadow registers to vectored interrupts
US7552261B2 (en) * 2001-10-12 2009-06-23 Mips Technologies, Inc. Configurable prioritization of core generated interrupts
US20050033889A1 (en) * 2002-10-08 2005-02-10 Hass David T. Advanced processor with interrupt delivery mechanism for multi-threaded multi-CPU system on a chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002711A (ko) * 1992-07-31 1994-02-19 정용문 인터럽트 처리장치 및 그 방법
US5867687A (en) * 1995-05-12 1999-02-02 Sgs-Thomson Microelectronics Limited Microprocessor system for handling multiple priority levels interrupt requests to processor and interrupt process identifiers
KR19990066213A (ko) * 1998-01-22 1999-08-16 윤종용 우선순위 인터럽트 컨트롤러
KR19990072432A (ko) * 1998-02-04 1999-09-27 가네꼬 히사시 우선순위를가진인터럽트제어기능을구비한정보처리방법및정보처리장치
KR20010109077A (ko) * 2000-05-29 2001-12-08 구사마 사부로 인터럽트 신호 생성 장치 및 인터럽트 신호 생성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430643B1 (en) * 1999-09-02 2002-08-06 International Business Machines Corporation Method and system for assigning interrupts among multiple interrupt presentation controllers
WO2001044967A1 (en) * 1999-12-14 2001-06-21 Fujitsu Limited Multiprocessor system
US6401154B1 (en) * 2000-05-05 2002-06-04 Advanced Micro Devices, Inc. Flexible architecture for an embedded interrupt controller
DE10062995A1 (de) * 2000-12-16 2002-07-11 Micronas Gmbh Unterbrecher-Steuereinrichtung
DE10062996B4 (de) * 2000-12-16 2005-09-29 Micronas Gmbh Unterbrecher-Steuereinrichtung mit Prioritätsvorgabe
US6766398B2 (en) * 2001-04-17 2004-07-20 International Business Machines Corporation Method for processing PCI interrupt signals in a logically partitioned guest operating system
US6952749B2 (en) * 2001-05-02 2005-10-04 Portalplayer, Inc. Multiprocessor interrupt handling system and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002711A (ko) * 1992-07-31 1994-02-19 정용문 인터럽트 처리장치 및 그 방법
US5867687A (en) * 1995-05-12 1999-02-02 Sgs-Thomson Microelectronics Limited Microprocessor system for handling multiple priority levels interrupt requests to processor and interrupt process identifiers
KR19990066213A (ko) * 1998-01-22 1999-08-16 윤종용 우선순위 인터럽트 컨트롤러
KR19990072432A (ko) * 1998-02-04 1999-09-27 가네꼬 히사시 우선순위를가진인터럽트제어기능을구비한정보처리방법및정보처리장치
KR20010109077A (ko) * 2000-05-29 2001-12-08 구사마 사부로 인터럽트 신호 생성 장치 및 인터럽트 신호 생성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817047B1 (ko) * 2004-02-27 2008-03-26 삼성전자주식회사 인터럽트 컨트롤러
WO2009044974A1 (en) * 2007-10-04 2009-04-09 Yong Hyun Choi Connection device for surgical operation of straightening irregular teeth

Also Published As

Publication number Publication date
JP2003044293A (ja) 2003-02-14
US20030023799A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
US7805555B2 (en) Multiprocessor system
KR100218675B1 (ko) 지능적 우선순위 결정 방식의 다중 인터럽트 제어기 및 그 제어 방법
KR20040071743A (ko) 낮은 오버헤드 프로세서 인터페이싱
US8219796B2 (en) Method and device for controlling a computer system
JPH056223B2 (ko)
US5867687A (en) Microprocessor system for handling multiple priority levels interrupt requests to processor and interrupt process identifiers
KR20030004763A (ko) 인터럽트 처리장치
US20080168203A1 (en) Data Processing System With Interrupt Controller and Interrupt Controlling Method
WO2010120676A1 (en) Processor with assignable general purpose register set
JP4402624B2 (ja) 負荷管理装置および負荷管理方法
EP0969367A2 (en) System and method used in a computer system for distributing tasks between multiprocessing I/O subsystems
US8090801B1 (en) Methods and apparatus for performing remote access commands between nodes
JPH0346051A (ja) マルチプロセッサシステムの割込み制御方式
KR100448931B1 (ko) 피씨아이 인터럽트 공유장치
JPH08147175A (ja) 割り込み制御装置
KR100411113B1 (ko) 멀티 스레드 처리방법
JPH01157145A (ja) ポーリング方法
JPH0241551A (ja) 相手を特定する割込み処理方法
EP0618536A1 (en) Interrupt arrangement
JPH09134294A (ja) 割り込み制御回路
KR20020056424A (ko) 하드웨어 스테이트 머신의 제어 방법
JPH03142631A (ja) 複数信号割り込み回路
JPH03130832A (ja) 割込み制御装置
JPH0319002A (ja) プログラマブルコントローラの内部処理方法
JPH01211037A (ja) リアルタイムバーチャルマシン方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application