DE10062996B4

DE10062996B4 - Unterbrecher-Steuereinrichtung mit Prioritätsvorgabe

Info

Publication number: DE10062996B4
Application number: DE10062996A
Authority: DE
Inventors: Jörg Dipl.-Ing. Franke; Joachim Ritter
Original assignee: TDK Micronas GmbH
Current assignee: TDK Micronas GmbH
Priority date: 2000-12-16
Filing date: 2000-12-16
Publication date: 2005-09-29
Anticipated expiration: 2020-12-17
Also published as: WO2002048881A2; EP1417578A2; US20040054832A1; DE10062996A1; JP2004534985A; WO2002048881A3

Abstract

Unterbrecher-Steuereinrichtung (1) zur Zugangssteuerung von Unterbrecherquellen (11, 12, 13, 14) zu einem Signaleingang eines Prozessors (100) und zur Verzweigung eines im Prozessor aktuell ablaufenden Programms, wobei
– die Unterbrecher-Steuereinrichtung (1) eingangsseitig eine vorgegebene Anzahl von Unterbrecherschnittstellen (21, 22, 23, 24) zum Anschluss der Unterbrecherquellen enthält,
– jeder Unterbrecherschnittstelle (21, 22, 23, 24) ein Prioritätswert (Pi) und eine Adresse (Adi) zugeordnet ist,
– eine Auswahleinrichtung (30) aus den von den Unterbrecherquellen aktivierten Unterbrecherschnittstellen diejenige mit dem höchsten Prioritätswert (Pmax) und der zugehörigen Adresse (Adm) heraussucht,
– ein Prioritätsvergleicher (40), ein Unterbrecher-Anforderungssignal (IR) in Abhängigkeit von dem von der Auswahleinrichtung bestimmten höchsten Prioritätswert (Pmax) und einem aktuellen Prioritätswert (Px) erzeugt, das im Prozessor (100) eine Kontextsicherung auslöst, und
– eine Verzweigungslogik (60) entsprechend dem von der Auswahleinrichtung (30) bestimmten höchsten Prioritätswert (Pmax) eine Verzweigungsadresse (Vi) erzeugt,
– im Prioritätsvergleicher (40) der aktuelle Prioritätswert (Px) während des...

Description

Die Erfindung betrifft eine Unterbrecher-Steuereinrichtung, mit der der Zugang einer Vielzahl von Unterbrecherquellen zu einem Prozessor gesteuert wird, die dort entsprechend der jeweils aktiven Unterbrecherquelle das laufende Progamm umschalten sollen. Als Beispiel sei hier ein Prozessor in einem Kraftfahrzeug angegeben, der sich gerade in einem relativ unbedeutenden Programmbetrieb befindet, z.B. Regelung der Heizung und Lüftung. Meldet während dieser Zeit ein Temperatursensor im Motor eine Überhitzung, dann muß der Prozessor auf ein Motorsteuerungsprogramm umschaltet werden, damit dort kein Schaden entsteht. Der Konfliktfall, bei dem zwei oder mehrere Unterbrecherquellen gleichzeitig Signale zum Programmwechsel senden, wird dadurch gelöst, daß die Unterbrecher-Steuereinrichtung die einzelnen Unterbrecherquellen erst nacheinander nach vorgegebenen Prioritäten an den Unterbrecherreingang des Prozessors durchschaltet. Hierzu ist jede Unterbrecherquelle an eine eigene Unterbrecherschnittstelle angeschlossen, die durch eine Adresse und einen vorgegebenen, insbesondere programmierbaren Prioritätswert individualisiert ist. Jeder Unterbrecherschnittstelle sind zudem in der Regel mindestens zwei setzbare Zustandsregister (= Flag) zugeordnet, aus denen die Unterbrecher-Steuereinrichtung einen von der Unterbrecherquelle ausgelösten Unterbrechungswunsch erkennt und andererseits der Unterbrecherquelle die Freigabe oder Sperrung der jeweiligen Unterbrecherschnittstelle anzeigt.
Alle Unterbrecherschnittstellen sind mit einer Auswahleinrichtung verkoppelt, die von den eingehenden Unterbrechungsanforderungen, diejenige mit der höchsten Priorität heraussucht. Im Anschluß daran vergleicht ein Prioritätsvergleicher die von der Auswahleinrichtung ermittelte höchste Priorität mit der Priorität des aktuell ablaufenden Programms und gibt dann ein Unterbrechungsanforderungssignal (= Intenupt Request) an den Unterbrechereingang des Prozessors ab, wenn die angeforderte Priorität höher ist als die Priorität des laufenden Programms. Wenn die Priorität geringer ist, läuft das aktuelle Programm ungestört weiter. Da der Prozessor auch bei einer hohen Priorität der Unterbrechungsanforderung in der Regel nicht sofort in das prioritätshöhere Programm wechseln kann, findet zwischen ihm und der Unterbrecher-Steuereinrichtung ein Austausch von Anforderungs- und Freigabesignalen statt, das üblicherweise als "handshake"-Verfahren bezeichnet wird. Eine Verzweigungslogik in der Unterbrecher-Steuerschaltung ist mit der Priorität oder Adresse der prioritätshöchsten Unterbrecherschnittstelle gespeist, die für die Programmverzweigung vom Prozessor abgefragt wird. Die Verzweigungslogik steuert in der Regel auch das „handshake"-Verfahren und liefert die zugehörigen Signale.
Die von der Verzweigungslogik abgegebenen Verzweigungsbefehle lösen im Prozessor unterschiedliche Unterbrecherroutinen aus (= Interrupt Routine), die der jeweiligen Priorität der durchzuschaltenden Unterbrecherschnittstelle zugeordnet sind, die jedoch immer auch eine Kontextsicherungsroutine enthalten. Während der Kontextsicherungsroutine werden in der Regel folgende Operationen durchgeführt: das im Prozessor laufende Programm wird angehalten, der Inhalt der im Prozessorkern vorhandenen Register wird in separate Speicherbereiche geladen, die Rücksprungadresse in das unterbrochene Programm wird bestimmt und gespeichert und einige Zustandssignale (= Flags) werden gesetzt oder gelöscht. In dem individuellen Teil der jeweiligen Unterbrecherroutinen werden beispielsweise in einige Register des Prozessorkerns neue Inhalte eingelesen, beispielsweise feste Koeffizienten usw.. Durch den bereits erwähnten Austausch von Anforderungs-, Bereitschafts- und Sperrsignalen zwischen der Unterbrecher-Steuereinrichtung und dem Prozessor wird sichergestellt, daß das laufende Programm nur an den dafür zulässigen Stellen unterbrochen werden kann.
Die Zeit der Datensicherung im Prozessor ist dabei nicht vernachläßigbar sondern erfordert je nach Unterbrecherroutine eine Vielzahl von Takten, beispielsweise zwischen 10 und 30 Takten. Während des Ablaufs der individuellen Unterbrecherroutine können neue Unterbrechungsanforderungen nur über das Setzen der entsprechenden Flags in der zugehörigen Unterbrecherschnittstelle erfaßt werden. Das Auswerten dieser gesetzten Flags kann erst wieder erfolgen, wenn die Unterbrecherroutine im Prozessor abgelaufen und dies durch entsprechende Signale der Verzweigungslogik angezeigt ist. Die Sperrzeit für neue Unterbrechungsanforderungen während der Kontextsicherung macht einen wesentlichen Teil der gesamten Sperrzeit, die auch als Latenzzeit bezeichnet wird, aus.

Beispielsweise ist im Datenblatt der Firma "Micronas Intermetall" vom 29. Sept. 1999 mit der Bezeichnung "CEVF-3 V3.2 Dashboard Controller-Emulator", Bestellnummer: 6251-479-3PD, Teil 9: "9. Interrupt Controller (IR) V1.5" auf den Seiten 71 bis 79 eine Unterbrecher-Steuereinrichtung beschrieben, die diese Funktionseinheiten enthält, vergleiche das auf Seite 72, in 9–1: "Block Diagramm" angegebene Blockschaltbild.

In einer zeitgleichen Patentanmeldung wird eine Modifikation der Unterbrecher-Steuereinrichtung unter Schutz gestellt, die in Verbindung mit üblichen Prozessoren eine geringe Latenzzeit aufweist. Gelegentlich tritt jedoch ein eher gegensätzliches Problem auf, bei dem man ein gerade ablaufendes Programm nicht unterbrechen oder allenfalls nur bestimmte Unterbrechungen zulassen möchte. Anwendungsfälle hierfür ergeben sich beispielsweise auf einem Prüfstand, wenn man einen Betriebsvorgang bis in eigentlich verbotene Bereiche austesten möchte. Wenn für diese Bereichsüberschreitung jedoch ein eigenes Notprogramm vorgesehen ist, dann ist ein Test nicht möglich. In der Regel ist daher bei üblichen Prozessoren über einen eigenen Steuereingang eine totale Sperrung sämtlicher Programmverzweigungen möglich, nicht jedoch eine teilweise Sperrung, bei der man einige Programmverzweigungen zulassen möchte, andere jedoch nicht. Da von Fall zu Fall die Festlegung der zu sperrenden Unterbrecherquellen auch änderbar sein soll, ist eine flexible Steuerung wünschenswert.

In US 5,968,159 A ist als nächstliegender Stand der Technik ein Interrupt Controller entsprechend den Oberbegriffsmerkmalen des Anspruchs 1 beschrieben.

Aufgabe der Erfindung ist es, eine Unterbrecher-Steuereinrichtung dahingehend weiterzubilden, dass sie bezüglich der zu sperrenden Programmverzweigungen und den denkbaren Einsatzbereichen eine größere Flexibilität aufweist.

Die Aufgabe wird erfindungsgemäß mit einer Unterbrecher-Steuereinrichtung gemäß Anspruch 1 gelöst.

Eine vorteilhafte Weiterbildung ergibt sich aus dem Unteranspruch.

Die Erfindung und vorteilhafte Ausgestaltungen werden anhand der Figur der Zeichnung näher erläutert. Die einzige Figur zeigt das Blockschaltbild einer Unterbrecher-Steuereinrichtung mit einer Einrichtung zur Prioritätsvorgabe nach der Erfindung.
Das Blockschaltbild nach der Figur zeigt die Funktionsblöcke einer Unterbrecher-Steuereinrichtung 1, die in der Regel als monolithisch integrierte Schaltung ausgebildet ist. Die Figur zeigt ferner vier externe Unterbrecherquellen 11, 12, 13, 14 und einen externen Prozessor 100 (= CPU). Die Unterbrecherquellen können dabei Prozessoren, Gebereinrichtungen oder Sensoren sein, die Daten oder analoge Signale s1, s2, s3, s4 erzeugen, die als Umschaltsignale für den Prozessor 100 dienen. Die Figur zeigt lediglich vier Unterbrecherquellen, im Regelfall können jedoch 16 oder mehr Unterbrecherquellen an eine Unterbrecher-Steuereinrichtung angeschlossen werden.
Jeder Unterbrecherquelle 11, 12, 13, 14 ist eine Unterbrecherschnittstelle 21, 22, 23, 24 zugeordnet, die die jeweilige Eingangsschaltung der Unterbrecher-Steuereinrichtung darstellt. Die Unterbrecherschnittstellen können dabei gleich oder je nach der Art der anschließbaren Unterbrecherquellen unterschiedlich ausgebildet sein. Zur Identifizierung enthält jede Unterbrecherschnittstelle eine eigene Adresse Adi und einen zugehörigen Prioritätswert Pi, der vorteilhafterweise über eine nicht dargestellte Busleitung auch programmierbar ist. Jeder Unterbrecherschnittstelle ist ferner ein Zustandsregisterbereich (= Flag-Bereich) zugeordnet, um durch Setzen der entsprechenden Zustandssignale (= Flag) einen externen Unterbrechungswunsch, die Annahmebereitschaft zum Empfang der von der Unterbrecherquelle gesendeten Signale oder andere Zustände anzuzeigen.
Eine Auswahleinrichtung 30 bestimmt aus den aktuellen Unterbrechungsanforderungen diejenige mit der höchsten Priorität Pmax zusammen mit der zugehörigen Adresse Adm. Ein Prioritätsvergleicher 40 vergleicht diesen Prioritätswert Pmax mit einem aktuell gültigen Prioritätswert Px und erzeugt ein Unterbrechungs-Anforderungssignal IR, wenn der Prioritätswert Pmax höher als der aktuelle Prioritätswert Px ist. Der neue Prioritätswert Pmax wird nun als neuer aktueller Prioritätswert Px abgespeichert, beispielsweise in einem Register 35, um bei der nächsten Unterbrechungsanforderung wieder für den aktuellen Prioritätsvergleich zur Verfügung zu stehen. Wenn der Prioritätswert Pmax kleiner als der aktuelle Prioritätswert Px ist, dann braucht dieser Wert nicht abgespeichert zu werden.
Wenn der Prioritätsvergleicher 40 aus dem zugeführten Prioritätswert Pmax einen höheren Prioritätswert als den aktuellen Prioritätswert Px erkennt, dann meldet er über ein Unterbrechungs-Anforderungssignal IR beim Prozessor 100 einen Unterbrechungswunsch an, der dort, sobald das laufende Programm dies ermöglicht, als Unterbrechungsroutine bearbeitet wird. In jeder Unterbrechungsroutine findet dabei eine Kontextsicherung des laufenden Programms statt, wobei außer der Speicherung der mit dem Prozessorkern verknüpften Daten auch eine Speicherung der Rücksprungadresse in das unterbrochene Programm stattfindet. Während oder nach der Kontextsicherung kann der Prozessorkern auf das neu zu bearbeitende Programm vorbereitet werden. Die Information Vi über das neu zu bearbeitende Programm bekommt der Prozessor 100 von einer Verzweigungslogik 60, die über Steuersignale Vs und eventuell ein "handshake"-Verfahren mit dem Prozessor die entsprechenden Informationen austauscht, die beispielsweise in einem Register 55 stehen, das zuvor von der Verzweigungslogik entsprechend geladen worden ist. Mit dieser Information Vi bekommt der Programmzeigers des Prozessor direkt oder indirekt die Information über die interne Startadresse des neuen Programms oder die zugehörige Interruptroutine. Die Umschaltung der verschiedenen Zustandssignale, die dem jeweiligen Betriebszustand der Unterbrecher-Steuereinrichtung 1 entsprechen, wird im wesentlichen ebenfalls von der Verzweigungslogik 60 über die in der Schaltung angedeuteten internen Steuersignale st gesteuet.
Dieser von den Prioritäten gesteuerte Programmablauf wird wie bereits angegeben nun auf ganz einfache Weise für die Lösung der gestellten Aufgabe verwendet, indem der Prioritätsvergleich nicht mit dem aktuellen Prioritätswert Px sondern mit einem Pseudoprioritätswert Pp im Prioritätsvergleicher 40 durchgeführt wird. Der Pseudoprioritätswert Pp wird hierzu zweckmäßigerweise aus einem Register 45 abgefragt, das mit dem Prioritätsvergleicher 40 verkoppelt ist und über einen in der Regel vorhandenen Schreib-und-Lesebus 70 geladen werden kann. Eventuell enthält das Register 45 noch Speicherbereiche für Zustandssignale und eine Adresse. Die Zu- und Abschaltung auf den Prioritätsvergleicher 40 erfolgt entweder durch entsprechende Steuersignale oder bei Übereinstimmung der gespeicherten Adresse mit einer bestimmten Schnittstellenadresse Adi. Durch die Vorgabe der Pseudopriorität wird erreicht, daß das laufende Programm nur noch durch höhere Prioritäten unterbrochen werden kann. Wenn es gar nicht mehr unterbrochen werden soll, dann wird für die Pseudopriorität die höchstmögliche Prioritätsstufe verwendet. Das Steuersignal für eine totale Verzweigungssperre und der gegebenenfalls dafür erforderliche Schaltungsanschluß können somit sogar entfallen.

Claims

Unterbrecher-Steuereinrichtung (1) zur Zugangssteuerung von Unterbrecherquellen (11, 12, 13, 14) zu einem Signaleingang eines Prozessors (100) und zur Verzweigung eines im Prozessor aktuell ablaufenden Programms, wobei – die Unterbrecher-Steuereinrichtung (1) eingangsseitig eine vorgegebene Anzahl von Unterbrecherschnittstellen (21, 22, 23, 24) zum Anschluss der Unterbrecherquellen enthält, – jeder Unterbrecherschnittstelle (21, 22, 23, 24) ein Prioritätswert (Pi) und eine Adresse (Adi) zugeordnet ist, – eine Auswahleinrichtung (30) aus den von den Unterbrecherquellen aktivierten Unterbrecherschnittstellen diejenige mit dem höchsten Prioritätswert (Pmax) und der zugehörigen Adresse (Adm) heraussucht, – ein Prioritätsvergleicher (40), ein Unterbrecher-Anforderungssignal (IR) in Abhängigkeit von dem von der Auswahleinrichtung bestimmten höchsten Prioritätswert (Pmax) und einem aktuellen Prioritätswert (Px) erzeugt, das im Prozessor (100) eine Kontextsicherung auslöst, und – eine Verzweigungslogik (60) entsprechend dem von der Auswahleinrichtung (30) bestimmten höchsten Prioritätswert (Pmax) eine Verzweigungsadresse (Vi) erzeugt, – im Prioritätsvergleicher (40) der aktuelle Prioritätswert (Px) während des Ablaufes des aktuellen Programms durch einen höheren Prioritätswert, einen Pseudoprioritätswert (Pp), ersetzt wird, der in einem Register (45) enthalten ist. dadurch gekennzeichnet, dass – der jeder Unterbrecherschnittstelle (21, 22, 23, 24) zugeordnete Prioritätswert (Pi) und die Adresse (Adi) programmierbar sind, – die jeder Unterbrecherschnittstelle (21, 22, 23, 24) zugeordnete Adresse (Adi) die jeweilige Unterbrecherschnittstelle individualisiert und – das Register 45 programmierbar ist und programmierbare Speicherbereiche für Zustandssignale und eine Adresse aufweist.
Unterbrecher-Steuereinrichtung (1) nach Anspruch 1, dadurch gekennzeichnet, dass das Register (45) über Steuersignale, insbesondere über das Setzen von Flags, aktiviert oder gesperrt wird.