JP3097648B2 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法Info
- Publication number
- JP3097648B2 JP3097648B2 JP10023244A JP2324498A JP3097648B2 JP 3097648 B2 JP3097648 B2 JP 3097648B2 JP 10023244 A JP10023244 A JP 10023244A JP 2324498 A JP2324498 A JP 2324498A JP 3097648 B2 JP3097648 B2 JP 3097648B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- circuit
- level
- processor
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、情報処理装置及
び情報処理方法に係り、詳しくは、優先度を付した割込
み制御機能を備える情報処理装置及び情報処理方法に関
する。
び情報処理方法に係り、詳しくは、優先度を付した割込
み制御機能を備える情報処理装置及び情報処理方法に関
する。
【０００２】
【従来の技術】プロセッサが主プロセスの処理を実行中
に、割込みプロセスが発生した場合は、プロセッサは実
行中の主プロセスの処理を一時的に中止して、割込みプ
ロセスを実行する。このような割込みが多重に発生した
場合、プロセッサは複数の割込みを同時に実行すること
はできないため、割込みに優先度を付して、優先度の高
い割込みから順次実行するように、割込み制御を行なう
必要がある。以下、従来の情報処理装置における割込み
処理を説明する。図９は、従来の割込み制御装置の電気
的構成を示すブロック図、図１０は、同装置の制御動作
を説明するタイミングチャート、図１１は、同装置の各
部の状態変化を示す状態推移図である。従来の割込み制
御装置は、図９に示すように、割込みフラグ保持回路１
１と、割込みレベル保持回路１２と、割込みレベル判定
回路１３と、割込み要因保持回路１４と、割込みベクタ
生成回路１５と、割込みベクタ保持回路１６とから概略
構成されている。割込みフラグ保持回路１１は、割込み
要求が入力されたとき、それぞれの入力に対応してフラ
グをセットするとともに、割込みレベルを保持する。割
込みレベル保持回路１２は、プロセッサが実行中の割込
み要求の割込みレベルを保持する。割込みレベル判定回
路１３は、割込みフラグ保持回路１１に保持されている
割込みレベルのうち最も優先度の高いものを判定して、
対応する割込み要因を出力する。割込み要因保持回路１
４は、割込みレベル判定回路１３から出力された割込み
要因を保持する。割込みベクタ生成回路１５は、出力さ
れた割込み要因に応じて、割込み種別を示す割込みベク
タを生成する。割込みベクタ保持回路１６は、生成され
た割込みベクタを保持して、プロセッサ１７に出力す
る。
に、割込みプロセスが発生した場合は、プロセッサは実
行中の主プロセスの処理を一時的に中止して、割込みプ
ロセスを実行する。このような割込みが多重に発生した
場合、プロセッサは複数の割込みを同時に実行すること
はできないため、割込みに優先度を付して、優先度の高
い割込みから順次実行するように、割込み制御を行なう
必要がある。以下、従来の情報処理装置における割込み
処理を説明する。図９は、従来の割込み制御装置の電気
的構成を示すブロック図、図１０は、同装置の制御動作
を説明するタイミングチャート、図１１は、同装置の各
部の状態変化を示す状態推移図である。従来の割込み制
御装置は、図９に示すように、割込みフラグ保持回路１
１と、割込みレベル保持回路１２と、割込みレベル判定
回路１３と、割込み要因保持回路１４と、割込みベクタ
生成回路１５と、割込みベクタ保持回路１６とから概略
構成されている。割込みフラグ保持回路１１は、割込み
要求が入力されたとき、それぞれの入力に対応してフラ
グをセットするとともに、割込みレベルを保持する。割
込みレベル保持回路１２は、プロセッサが実行中の割込
み要求の割込みレベルを保持する。割込みレベル判定回
路１３は、割込みフラグ保持回路１１に保持されている
割込みレベルのうち最も優先度の高いものを判定して、
対応する割込み要因を出力する。割込み要因保持回路１
４は、割込みレベル判定回路１３から出力された割込み
要因を保持する。割込みベクタ生成回路１５は、出力さ
れた割込み要因に応じて、割込み種別を示す割込みベク
タを生成する。割込みベクタ保持回路１６は、生成され
た割込みベクタを保持して、プロセッサ１７に出力す
る。
【０００３】次に、図９乃至図１１を参照して、従来の
情報処理装置における割込み処理を説明する。この割込
み処理処理は、クロックＣＬＫの１サイクルごとに逐次
進行するので、以下、１９サイクル分の動作について、
１サイクルごとに各部の状態変化を説明する。図中、Ｉ
Ｆステージ（割込みフラグ保持ステージ）は、割込みフ
ラグ保持回路１１の動作サイクルを示し、ＰＲＩステー
ジ（割込みレベル判定ステージ）は、割込みレベル判定
回路１３の動作サイクルを示し、ＶＣＴステージ（割込
みベクタ生成ステージ）は、割込みベクタ生成回路１５
の動作サイクルを示し、ＥＸＴサイクル（割込みベクタ
出力ステージ）は、割込みベクタ保持回路１６の動作サ
イクルを示す。なお、以下においてpri0〜pri7は割込み
優先度を示し、pri0＞pri1＞pri2＞pri3＞pri4＞pri5＞
pri6＞pri7の順に、優先度が高いものとする。
情報処理装置における割込み処理を説明する。この割込
み処理処理は、クロックＣＬＫの１サイクルごとに逐次
進行するので、以下、１９サイクル分の動作について、
１サイクルごとに各部の状態変化を説明する。図中、Ｉ
Ｆステージ（割込みフラグ保持ステージ）は、割込みフ
ラグ保持回路１１の動作サイクルを示し、ＰＲＩステー
ジ（割込みレベル判定ステージ）は、割込みレベル判定
回路１３の動作サイクルを示し、ＶＣＴステージ（割込
みベクタ生成ステージ）は、割込みベクタ生成回路１５
の動作サイクルを示し、ＥＸＴサイクル（割込みベクタ
出力ステージ）は、割込みベクタ保持回路１６の動作サ
イクルを示す。なお、以下においてpri0〜pri7は割込み
優先度を示し、pri0＞pri1＞pri2＞pri3＞pri4＞pri5＞
pri6＞pri7の順に、優先度が高いものとする。
【０００４】(1) 第１サイクル いま、割込みフラグ保持回路１１及び割込みレベル保持
回路１２がすべてクリアされた状態で、割込み要求入力
ＩＮＴ-0〜ＩＮＴ-xのいずれかに優先度pri7の割込み要
求が発生すると、ＩＦステージにおいて、割込みフラグ
保持回路１１にフラグが立てられる（この状態をＩＦ７
で示す）。 (2) 第２サイクル 次に、ＰＲＩステージにおいて、割込みフラグ保持回路
１１に保持された割込みレベルが読み出されて、割込み
レベル判定回路１３で割込みレベル判定が行なわれる
が、割込み要求が一つしか発生していない現時点におい
ては、優先度pri7が最高なので、pri7の割込み要因が割
込み要因保持回路１４に保持されるとともに、割込みレ
ベル判定回路２３から割込み要求信号線ＩＮＴＲＱを介
して、プロセッサに対してpri7による割込み要求ＲＥＱ
が出力される（この状態をＰＲＩ７で示す）。このと
き、優先度pri6の割込み要求の発生によって、ＩＦステ
ージにおいて、割込みフラグ保持回路１１にフラグが立
てられる。（この状態をＩＦ６で示す）。 (3) 第３サイクル 割込みレベル判定回路２３からプロセッサ１７に対して
pri7による割込み要求ＲＥＱが出力されるが、プロセッ
サ１７はpri7による割込み要求ＲＥＱを拒否する状態に
なっている。このとき、ＶＣＴステージにおいて、割込
み要因保持回路１４から読み出された割込み要因によっ
て、割込みベクタ生成回路１５で割込みベクタの生成が
行なわれ、生成されたpri7の割込みベクタは割込みベク
タ保持回路１６に保持される（この状態をＶＣＴ７で示
す）。また、優先度pri5の割込み要求の発生によって、
ＩＦステージにおいて、割込みフラグ保持回路１１にフ
ラグが立てられる（この状態をＩＦ５で示す）。 (4) 第４サイクル 割込みレベル判定回路１３から引き続いてpri7による割
込み要求ＲＥＱが出力されるが、プロセッサ１７はpri7
による割込み要求ＲＥＱを拒否する状態になっている。
このとき、ＥＸＴステージにおいて、割込みベクタ信号
線ＩＮＴＬＶに、割込みベクタ保持回路１６に保持され
たpri7の割込みベクタが読み出される（この状態をＥＸ
Ｔ７で示す）。また、優先度pri4の割込み要求の発生に
よって、ＩＦステージにおいて、割込みフラグ保持回路
１１にフラグが立てられる（この状態をＩＦ４で示
す）。
回路１２がすべてクリアされた状態で、割込み要求入力
ＩＮＴ-0〜ＩＮＴ-xのいずれかに優先度pri7の割込み要
求が発生すると、ＩＦステージにおいて、割込みフラグ
保持回路１１にフラグが立てられる（この状態をＩＦ７
で示す）。 (2) 第２サイクル 次に、ＰＲＩステージにおいて、割込みフラグ保持回路
１１に保持された割込みレベルが読み出されて、割込み
レベル判定回路１３で割込みレベル判定が行なわれる
が、割込み要求が一つしか発生していない現時点におい
ては、優先度pri7が最高なので、pri7の割込み要因が割
込み要因保持回路１４に保持されるとともに、割込みレ
ベル判定回路２３から割込み要求信号線ＩＮＴＲＱを介
して、プロセッサに対してpri7による割込み要求ＲＥＱ
が出力される（この状態をＰＲＩ７で示す）。このと
き、優先度pri6の割込み要求の発生によって、ＩＦステ
ージにおいて、割込みフラグ保持回路１１にフラグが立
てられる。（この状態をＩＦ６で示す）。 (3) 第３サイクル 割込みレベル判定回路２３からプロセッサ１７に対して
pri7による割込み要求ＲＥＱが出力されるが、プロセッ
サ１７はpri7による割込み要求ＲＥＱを拒否する状態に
なっている。このとき、ＶＣＴステージにおいて、割込
み要因保持回路１４から読み出された割込み要因によっ
て、割込みベクタ生成回路１５で割込みベクタの生成が
行なわれ、生成されたpri7の割込みベクタは割込みベク
タ保持回路１６に保持される（この状態をＶＣＴ７で示
す）。また、優先度pri5の割込み要求の発生によって、
ＩＦステージにおいて、割込みフラグ保持回路１１にフ
ラグが立てられる（この状態をＩＦ５で示す）。 (4) 第４サイクル 割込みレベル判定回路１３から引き続いてpri7による割
込み要求ＲＥＱが出力されるが、プロセッサ１７はpri7
による割込み要求ＲＥＱを拒否する状態になっている。
このとき、ＥＸＴステージにおいて、割込みベクタ信号
線ＩＮＴＬＶに、割込みベクタ保持回路１６に保持され
たpri7の割込みベクタが読み出される（この状態をＥＸ
Ｔ７で示す）。また、優先度pri4の割込み要求の発生に
よって、ＩＦステージにおいて、割込みフラグ保持回路
１１にフラグが立てられる（この状態をＩＦ４で示
す）。
【０００５】(5) 第５サイクル 割込みレベル判定回路１３から引き続いてpri7による割
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri7の割込みベクタが読み出さ
れるが、プロセッサ１７が割込みプロセスを実行可能に
なったので、この割込みに対する割込み要求ＲＥＱが受
諾される。このとき、優先度pri1の割込み要求の発生に
よって、ＩＦステージにおいて、割込みフラグ保持回路
１１にフラグが立てられる（この状態をＩＦ１で示
す）。 (6) 第６サイクル 割込みレベル判定回路１３から引き続いてpri7による割
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri7の割込みベクタが読み出さ
れる。プロセッサ１７はpri7の割込みベクタをサンプル
してターゲットに分岐し、割込み処理ルーチンで処理を
行なうことによって、pri7の割込みのサービスを開始す
るとともに、割込み受け付け許可信号線ＩＮＴＡＫを介
して、割込みフラグ保持回路１１に割込み受け付け許可
ＡＫを返すことによって、割込みフラグ保持回路１１に
保持されたpri7の割込みフラグがクリアされ、割込みレ
ベル保持回路１２に保持された優先度pri7の割込みレベ
ルがクリアされる。このとき、優先度pri3の割込み要求
の発生によって、ＩＦステージにおいて、割込みフラグ
保持回路１１にフラグが立てられる（この状態をＩＦ３
で示す）。
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri7の割込みベクタが読み出さ
れるが、プロセッサ１７が割込みプロセスを実行可能に
なったので、この割込みに対する割込み要求ＲＥＱが受
諾される。このとき、優先度pri1の割込み要求の発生に
よって、ＩＦステージにおいて、割込みフラグ保持回路
１１にフラグが立てられる（この状態をＩＦ１で示
す）。 (6) 第６サイクル 割込みレベル判定回路１３から引き続いてpri7による割
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri7の割込みベクタが読み出さ
れる。プロセッサ１７はpri7の割込みベクタをサンプル
してターゲットに分岐し、割込み処理ルーチンで処理を
行なうことによって、pri7の割込みのサービスを開始す
るとともに、割込み受け付け許可信号線ＩＮＴＡＫを介
して、割込みフラグ保持回路１１に割込み受け付け許可
ＡＫを返すことによって、割込みフラグ保持回路１１に
保持されたpri7の割込みフラグがクリアされ、割込みレ
ベル保持回路１２に保持された優先度pri7の割込みレベ
ルがクリアされる。このとき、優先度pri3の割込み要求
の発生によって、ＩＦステージにおいて、割込みフラグ
保持回路１１にフラグが立てられる（この状態をＩＦ３
で示す）。
【０００６】(7) 第７サイクル 割込みフラグ保持回路１１から、pri7の割込み要求を除
く割込み要求の割込みレベルが読み出されて、割込みレ
ベル判定回路１３で割込みレベル判定が行なわれ、優先
度pri1が最高なので、pri1の割込み要因が割込み要因保
持回路１４に保持されるとともに、割込みレベル判定回
路１３からpri1による割込み要求ＲＥＱが出力される
（この状態をＰＲＩ１で示す）が、プロセッサ１７はpr
i7の割込みのサービスを継続する。このとき、割込み要
求が発生しないので、ＩＦステージにおいて、割込みフ
ラグ保持回路１１の状態は変わらない（この状態をＩＦ
で示す）。 (8) 第８サイクル 割込みレベル判定回路１３から引き続いてプロセッサ１
７に対してpri1による割込み要求ＲＥＱが出力されると
ともに、割込み要因保持回路１４から読み出された割込
み要因によって、割込みベクタ生成回路１５で割込みベ
クタの生成が行なわれ、生成されたpri1の割込みベクタ
は割込みベクタ保持回路１６に保持される（この状態を
ＶＣＴ１で示す）。このとき、優先度pri0の割込み要求
の発生によって、ＩＦステージにおいて、割込みフラグ
保持回路１１にフラグが立てられる（この状態をＩＦ０
で示す）。
く割込み要求の割込みレベルが読み出されて、割込みレ
ベル判定回路１３で割込みレベル判定が行なわれ、優先
度pri1が最高なので、pri1の割込み要因が割込み要因保
持回路１４に保持されるとともに、割込みレベル判定回
路１３からpri1による割込み要求ＲＥＱが出力される
（この状態をＰＲＩ１で示す）が、プロセッサ１７はpr
i7の割込みのサービスを継続する。このとき、割込み要
求が発生しないので、ＩＦステージにおいて、割込みフ
ラグ保持回路１１の状態は変わらない（この状態をＩＦ
で示す）。 (8) 第８サイクル 割込みレベル判定回路１３から引き続いてプロセッサ１
７に対してpri1による割込み要求ＲＥＱが出力されると
ともに、割込み要因保持回路１４から読み出された割込
み要因によって、割込みベクタ生成回路１５で割込みベ
クタの生成が行なわれ、生成されたpri1の割込みベクタ
は割込みベクタ保持回路１６に保持される（この状態を
ＶＣＴ１で示す）。このとき、優先度pri0の割込み要求
の発生によって、ＩＦステージにおいて、割込みフラグ
保持回路１１にフラグが立てられる（この状態をＩＦ０
で示す）。
【０００７】(9) 第９サイクル 割込みレベル判定回路１３から引き続いてpri1による割
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri1の割込みベクタが読み出さ
れる（この状態をＥＸＴ１で示す）が、プロセッサ１７
はpri7の割込みに対応するサービスを継続する。このと
き、優先度pri2の割込み要求の発生によって、ＩＦステ
ージにおいて、割込みフラグ保持回路１１にフラグが立
てられる（この状態をＩＦ２で示す）。 (10)第１０サイクル 割込みレベル判定回路１３から引き続いてpri1による割
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri1の割込みベクタが読み出さ
れるが、プロセッサ１７が割込みプロセスを実行可能に
なったので、pri1の割込みに対する割込み要求ＲＥＱが
受諾される。このとき以降、割込み要求は発生しないの
で、ＩＦステージにおいて、割込みフラグ保持回路１１
の状態は変化しない（この状態をＩＦで示す）。
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri1の割込みベクタが読み出さ
れる（この状態をＥＸＴ１で示す）が、プロセッサ１７
はpri7の割込みに対応するサービスを継続する。このと
き、優先度pri2の割込み要求の発生によって、ＩＦステ
ージにおいて、割込みフラグ保持回路１１にフラグが立
てられる（この状態をＩＦ２で示す）。 (10)第１０サイクル 割込みレベル判定回路１３から引き続いてpri1による割
込み要求ＲＥＱが出力されるとともに、割込みベクタ保
持回路１６に保持されたpri1の割込みベクタが読み出さ
れるが、プロセッサ１７が割込みプロセスを実行可能に
なったので、pri1の割込みに対する割込み要求ＲＥＱが
受諾される。このとき以降、割込み要求は発生しないの
で、ＩＦステージにおいて、割込みフラグ保持回路１１
の状態は変化しない（この状態をＩＦで示す）。
【０００８】(11)第１１サイクル このサイクルでは、割込みレベル判定回路１３から引き
続いてpri1による割込み要求ＲＥＱが出力されるととも
に、割込みベクタ保持回路１６に保持されたpri1の割込
みベクタが読み出され、プロセッサ１７はpri1の割込み
ベクタをサンプルして、pri1の割込みのサービスを開始
するとともに、割込み受け付け許可信号線ＩＮＴＡＫを
介して、割込みフラグ保持回路１１に割込み受け付け許
可ＡＫを返すことによって、割込みフラグ保持回路１１
に保持されたpri1の割込みフラグがクリアされ、割込み
レベル保持回路１２に保持された優先度pri1の割込みレ
ベルがクリアされる。 (12)第１２サイクル このサイクルでは、割込みレベル判定回路１３からプロ
セッサ１７に対してpri0による割込み要求ＲＥＱが出力
されるが、プロセッサ１７はpri1の割込みのサービスを
継続する。割込みフラグ保持回路２１から、pri1の割込
み要求を除く割込み要求の割込みレベルが読み出され
て、割込みレベル判定回路１３で割込みレベル判定が行
なわれ、優先度pri0が最高なので、pri0の割込み要因が
割込み要因保持回路１４に保持される（この状態をＰＲ
Ｉ０で示す）。
続いてpri1による割込み要求ＲＥＱが出力されるととも
に、割込みベクタ保持回路１６に保持されたpri1の割込
みベクタが読み出され、プロセッサ１７はpri1の割込み
ベクタをサンプルして、pri1の割込みのサービスを開始
するとともに、割込み受け付け許可信号線ＩＮＴＡＫを
介して、割込みフラグ保持回路１１に割込み受け付け許
可ＡＫを返すことによって、割込みフラグ保持回路１１
に保持されたpri1の割込みフラグがクリアされ、割込み
レベル保持回路１２に保持された優先度pri1の割込みレ
ベルがクリアされる。 (12)第１２サイクル このサイクルでは、割込みレベル判定回路１３からプロ
セッサ１７に対してpri0による割込み要求ＲＥＱが出力
されるが、プロセッサ１７はpri1の割込みのサービスを
継続する。割込みフラグ保持回路２１から、pri1の割込
み要求を除く割込み要求の割込みレベルが読み出され
て、割込みレベル判定回路１３で割込みレベル判定が行
なわれ、優先度pri0が最高なので、pri0の割込み要因が
割込み要因保持回路１４に保持される（この状態をＰＲ
Ｉ０で示す）。
【０００９】(13)第１３サイクル 割込みレベル判定回路１３から引き続いてプロセッサ１
７に対してpri0による割込み要求ＲＥＱが出力されると
ともに、プロセッサ１７はpri1の割込みのサービスを継
続する。割込み要因保持回路１４から読み出された割込
み要因によって割込みベクタの生成が行なわれ、生成さ
れたpri0の割込みベクタは割込みベクタ保持回路１６に
保持される（この状態をＶＣＴ０で示す）。 (14)第１４サイクル 割込みレベル判定回路１３から引き続いてプロセッサ１
７に対してpri0による割込み要求ＲＥＱが出力されると
ともに、プロセッサ１７はpri1の割込みのサービスを継
続する。また、割込みベクタ保持回路１６に保持された
pri0の割込みベクタが読み出される（この状態をＥＸＴ
０で示す）。 (15)第１５サイクル
７に対してpri0による割込み要求ＲＥＱが出力されると
ともに、プロセッサ１７はpri1の割込みのサービスを継
続する。割込み要因保持回路１４から読み出された割込
み要因によって割込みベクタの生成が行なわれ、生成さ
れたpri0の割込みベクタは割込みベクタ保持回路１６に
保持される（この状態をＶＣＴ０で示す）。 (14)第１４サイクル 割込みレベル判定回路１３から引き続いてプロセッサ１
７に対してpri0による割込み要求ＲＥＱが出力されると
ともに、プロセッサ１７はpri1の割込みのサービスを継
続する。また、割込みベクタ保持回路１６に保持された
pri0の割込みベクタが読み出される（この状態をＥＸＴ
０で示す）。 (15)第１５サイクル
【００１０】割込みレベル判定回路１３から引き続いて
プロセッサ２７に対してpri0による割込み要求信号ＲＥ
Ｑが出力されるとともに、プロセッサ１７はpri1の割込
みのサービスを継続する。また、割込みベクタ保持回路
１６に保持されたpri0の割込みベクタが読み出される。 (16)第１６サイクル このサイクルでは、割込みレベル判定回路１３から引き
続いてプロセッサ２７に対してpri0による割込み要求Ｒ
ＥＱが出力されるとともに、プロセッサ１２が割込みプ
ロセスを実行可能になったので、pri0の割込みに対する
割込み要求ＲＥＱが受諾される。また、割込みベクタ保
持回路１６に保持されたpri0の割込みベクタが読み出さ
れる。
プロセッサ２７に対してpri0による割込み要求信号ＲＥ
Ｑが出力されるとともに、プロセッサ１７はpri1の割込
みのサービスを継続する。また、割込みベクタ保持回路
１６に保持されたpri0の割込みベクタが読み出される。 (16)第１６サイクル このサイクルでは、割込みレベル判定回路１３から引き
続いてプロセッサ２７に対してpri0による割込み要求Ｒ
ＥＱが出力されるとともに、プロセッサ１２が割込みプ
ロセスを実行可能になったので、pri0の割込みに対する
割込み要求ＲＥＱが受諾される。また、割込みベクタ保
持回路１６に保持されたpri0の割込みベクタが読み出さ
れる。
【００１１】(17)第１７サイクル このサイクルでは、割込みレベル判定回路１３から引き
続いてプロセッサ２７に対してpri0による割込み要求Ｒ
ＥＱが出力されるとともに、割込みベクタ保持回路１６
に保持されたpri0の割込みベクタが読み出され、プロセ
ッサ１７がpri0の割込みベクタをサンプルして、pri0の
割込みのサービスを開始するとともに、割込みフラグ保
持回路１１に割込み受け付け許可ＡＫを返すことによっ
て、割込みフラグ保持回路１１に保持されたpri0の割込
みフラグがクリアされ、割込みレベル保持回路１２に保
持された優先度pri0の割込みレベルがクリアされる。 (18)第１８サイクル このサイクルでは、割込みレベル判定回路１３からプロ
セッサ１７に対してpri2による割込み要求ＲＥＱが出力
されるとともに、プロセッサ１７がpri0の割込みをサー
ビスする。割込みフラグ保持回路２１から、pri0の割込
み要求を除く割込み要求の割込みレベルが読み出されて
割込みレベル判定回路１３で割込みレベル判定が行なわ
れ、優先度pri2が最高なので、pri2の割込み要因が割込
み要因保持回路１４に保持される（この状態をＰＲＩ２
で示す）。 (19)第１９サイクル このサイクルでは、割込みレベル判定回路２１から引き
続いてプロセッサ１７に対してpri2による割込み要求Ｒ
ＥＱが出力されるとともに、プロセッサ１７が引き続い
てpri0の割込みをサービスする。また、割込み要因保持
回路１４から読み出された割込み要因によって割込みベ
クタの生成が行なわれ、生成されたpri2の割込みベクタ
は割込みベクタ保持回路１６に保持される（この状態を
ＶＣＴ２で示す）。
続いてプロセッサ２７に対してpri0による割込み要求Ｒ
ＥＱが出力されるとともに、割込みベクタ保持回路１６
に保持されたpri0の割込みベクタが読み出され、プロセ
ッサ１７がpri0の割込みベクタをサンプルして、pri0の
割込みのサービスを開始するとともに、割込みフラグ保
持回路１１に割込み受け付け許可ＡＫを返すことによっ
て、割込みフラグ保持回路１１に保持されたpri0の割込
みフラグがクリアされ、割込みレベル保持回路１２に保
持された優先度pri0の割込みレベルがクリアされる。 (18)第１８サイクル このサイクルでは、割込みレベル判定回路１３からプロ
セッサ１７に対してpri2による割込み要求ＲＥＱが出力
されるとともに、プロセッサ１７がpri0の割込みをサー
ビスする。割込みフラグ保持回路２１から、pri0の割込
み要求を除く割込み要求の割込みレベルが読み出されて
割込みレベル判定回路１３で割込みレベル判定が行なわ
れ、優先度pri2が最高なので、pri2の割込み要因が割込
み要因保持回路１４に保持される（この状態をＰＲＩ２
で示す）。 (19)第１９サイクル このサイクルでは、割込みレベル判定回路２１から引き
続いてプロセッサ１７に対してpri2による割込み要求Ｒ
ＥＱが出力されるとともに、プロセッサ１７が引き続い
てpri0の割込みをサービスする。また、割込み要因保持
回路１４から読み出された割込み要因によって割込みベ
クタの生成が行なわれ、生成されたpri2の割込みベクタ
は割込みベクタ保持回路１６に保持される（この状態を
ＶＣＴ２で示す）。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の情報処理装置にあっては、高い優先順位の割込み要
因に対する割込み応答性が悪いという問題があった。こ
れは、従来技術では、割込み要因が印加されると、割込
み制御装置が優先順位判定を行ない、優先順位判定が完
了すると、割込み要求信号をプロセッサに出力して、そ
の後、割込みベクタを生成するが、このとき、割込みの
優先順位が変化しないように、割込みの状態を保持する
ようにしているためであって、このようにすることによ
って、入力された割込み要求と、出力される割込みベク
タとの対応が図れるとともに、また、優先順位判定や割
込みベクタ生成を、１クロックで行なわなくてもよいよ
うになっている。しかし、割込み要因が確定したのちに
印加された割込みが、確定した割込み要因の優先度より
も、さらに高い優先順位のものであっても、一旦、確定
した割込みがプロセッサに受け付けられるまでは、後の
高い優先順位の割込みは受け付けられない。そのため、
プロセッサがサンプルする割込みベクタは、割込み制御
装置がそれ以前にプロセッサに割込み要求信号を出力し
たときの割込みベクタであるために、このような欠点を
生じる。
来の情報処理装置にあっては、高い優先順位の割込み要
因に対する割込み応答性が悪いという問題があった。こ
れは、従来技術では、割込み要因が印加されると、割込
み制御装置が優先順位判定を行ない、優先順位判定が完
了すると、割込み要求信号をプロセッサに出力して、そ
の後、割込みベクタを生成するが、このとき、割込みの
優先順位が変化しないように、割込みの状態を保持する
ようにしているためであって、このようにすることによ
って、入力された割込み要求と、出力される割込みベク
タとの対応が図れるとともに、また、優先順位判定や割
込みベクタ生成を、１クロックで行なわなくてもよいよ
うになっている。しかし、割込み要因が確定したのちに
印加された割込みが、確定した割込み要因の優先度より
も、さらに高い優先順位のものであっても、一旦、確定
した割込みがプロセッサに受け付けられるまでは、後の
高い優先順位の割込みは受け付けられない。そのため、
プロセッサがサンプルする割込みベクタは、割込み制御
装置がそれ以前にプロセッサに割込み要求信号を出力し
たときの割込みベクタであるために、このような欠点を
生じる。
【００１３】この発明は、上述の事情に鑑みてなされた
もので、高い優先順位の割込み要因に対する割込み応答
性の向上を図ることができる情報処理装置及び情報処理
方法を提供することを目的としている。
もので、高い優先順位の割込み要因に対する割込み応答
性の向上を図ることができる情報処理装置及び情報処理
方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、プロセッサに対する割込み
を制御する割込み制御装置に係り、割込み要求入力ごと
に割込み要因を示すフラグと該割込み要求の優先度を示
す割込みレベルとを保持する割込みフラグ保持手段と、
該保持された割込みレベル中最も優先度が高いものを判
定して該割込みレベルを持つ割込み要因を保持するとと
もに、プロセッサに対して割込み要求信号を出力する割
込みレベル判定手段と、該保持された割込み要因に応じ
て割込みベクタを生成して保持する割込みベクタ生成手
段と、該保持された割込みベクタを上記プロセッサに出
力する割込みベクタ出力手段とを備え、上記各手段の処
理をパイプライン処理するように構成されていることを
特徴としている。
に、請求項１記載の発明は、プロセッサに対する割込み
を制御する割込み制御装置に係り、割込み要求入力ごと
に割込み要因を示すフラグと該割込み要求の優先度を示
す割込みレベルとを保持する割込みフラグ保持手段と、
該保持された割込みレベル中最も優先度が高いものを判
定して該割込みレベルを持つ割込み要因を保持するとと
もに、プロセッサに対して割込み要求信号を出力する割
込みレベル判定手段と、該保持された割込み要因に応じ
て割込みベクタを生成して保持する割込みベクタ生成手
段と、該保持された割込みベクタを上記プロセッサに出
力する割込みベクタ出力手段とを備え、上記各手段の処
理をパイプライン処理するように構成されていることを
特徴としている。
【００１５】また、請求項２記載の発明は、プロセッサ
に対する割込みを制御する割込み制御装置に係り、割込
み要求入力ごとに割込み要因を示すフラグと該割込み要
求の優先度を示す割込みレベルとを保持する割込みフラ
グ保持手段と、該保持された割込みレベル中最も優先度
が高いものを判定して該割込みレベルを持つ割込み要因
を保持するとともに、プロセッサに対して割込み要求信
号を出力する割込みレベル判定手段と、該保持された割
込み要因に対して、割込み要求入力の順番を示すデフォ
ルト値によって優先順位を判定するとともに、該優先順
位が最も高い割込み要因に応じて割込みベクタを生成し
て保持するデフォルト優先順位判定・割込みベクタ生成
手段と、該保持された割込みベクタをプロセッサに出力
する割込みベクタ出力手段とを備え、上記各手段の処理
をパイプライン処理するように構成されていることを特
徴としている。
に対する割込みを制御する割込み制御装置に係り、割込
み要求入力ごとに割込み要因を示すフラグと該割込み要
求の優先度を示す割込みレベルとを保持する割込みフラ
グ保持手段と、該保持された割込みレベル中最も優先度
が高いものを判定して該割込みレベルを持つ割込み要因
を保持するとともに、プロセッサに対して割込み要求信
号を出力する割込みレベル判定手段と、該保持された割
込み要因に対して、割込み要求入力の順番を示すデフォ
ルト値によって優先順位を判定するとともに、該優先順
位が最も高い割込み要因に応じて割込みベクタを生成し
て保持するデフォルト優先順位判定・割込みベクタ生成
手段と、該保持された割込みベクタをプロセッサに出力
する割込みベクタ出力手段とを備え、上記各手段の処理
をパイプライン処理するように構成されていることを特
徴としている。
【００１６】また、請求項３記載の発明は、請求項１又
は２記載の情報処理装置に係り、上記各手段がそれぞれ
１クロックで動作してパイプライン処理を行なうように
構成されていることを特徴としている。
は２記載の情報処理装置に係り、上記各手段がそれぞれ
１クロックで動作してパイプライン処理を行なうように
構成されていることを特徴としている。
【００１７】また、請求項４記載の発明は、請求項１，
２又は３記載の情報処理装置に係り、プロセッサが処理
中の割込み要求の割込みレベルを保持するとともに、プ
ロセッサから割込み要求受け付け許可信号が与えられた
とき、処理が終了した割込み要求の割込みレベルをクリ
アする割込みレベル保持手段を備え、上記割込みレベル
判定手段において、上記割込みフラグ保持手段に保持さ
れた割込み要求の割込みレベルのうち、上記割込みレベ
ル保持手段に保持されている割込みレベルより低いもの
を除いて、最も優先度が高いものを判定するように構成
されていることを特徴としている。
２又は３記載の情報処理装置に係り、プロセッサが処理
中の割込み要求の割込みレベルを保持するとともに、プ
ロセッサから割込み要求受け付け許可信号が与えられた
とき、処理が終了した割込み要求の割込みレベルをクリ
アする割込みレベル保持手段を備え、上記割込みレベル
判定手段において、上記割込みフラグ保持手段に保持さ
れた割込み要求の割込みレベルのうち、上記割込みレベ
ル保持手段に保持されている割込みレベルより低いもの
を除いて、最も優先度が高いものを判定するように構成
されていることを特徴としている。
【００１８】また、請求項５記載の発明は、請求項２，
３又は４記載の情報処理装置に係り、上記デフォルト優
先順位判定・割り込みベクタ生成手段が、隣接するデフ
ォルト値を有する２つの割り込み要求入力の論理和を出
力するオア回路と、該２つの割り込み要求入力に対して
優先順位が高い方の入力を反転して論理積を出力するア
ンド回路とを有する回路を割り込み要求入力のデフォル
ト値の順に配列してなる第１の回路列と、２つの隣接す
る第１の回路のオア回路の出力の論理和を出力するオア
回路と、該２つの第１の回路のオア回路の出力に対して
優先順位が高い方の入力を反転して論理積を出力するア
ンド回路と、該２つの第１の回路のアンド回路の出力を
優先順位が高い方の第１の回路のオア回路の出力に応じ
て切り換えて出力するセレクタとからなり、該アンド回
路の出力を上位としセレクタの出力を下位として並列に
出力する回路を上記第１の回路列の出力に順次接続して
なる第２の回路列と、２つの隣接する前段の回路のオア
回路の出力の論理和を出力するオア回路と、該２つの前
段の回路のオア回路の出力に対して優先順位が高い方の
入力を反転して論理積を出力するアンド回路と、該２つ
の前段の回路のアンド回路の出力を上位にセレクタの出
力を下位にした出力を優先順位が高い方の前段の回路の
オア回路の出力に応じて切り換えて出力するセレクタと
からなり、該アンド回路の出力を上位としセレクタの出
力を下位として並列に出力する回路を上記第２の回路列
の出力に対して順次逆樹枝状に接続してなる回路群とか
らなり、上記第１の回路列の入力に、順次デフォルト値
の優先順位が変化するように配列された割り込み要求入
力列を接続することによって、上記回路群の最終段の回
路から上記割り込み要求入力列中のデフォルト値の優先
順位が最も高い割り込み要求に対応する割り込みベクタ
を前記割り込み要求入力列の入力数に対応するビット数
の信号として出力するように構成されていることを特徴
としている。
３又は４記載の情報処理装置に係り、上記デフォルト優
先順位判定・割り込みベクタ生成手段が、隣接するデフ
ォルト値を有する２つの割り込み要求入力の論理和を出
力するオア回路と、該２つの割り込み要求入力に対して
優先順位が高い方の入力を反転して論理積を出力するア
ンド回路とを有する回路を割り込み要求入力のデフォル
ト値の順に配列してなる第１の回路列と、２つの隣接す
る第１の回路のオア回路の出力の論理和を出力するオア
回路と、該２つの第１の回路のオア回路の出力に対して
優先順位が高い方の入力を反転して論理積を出力するア
ンド回路と、該２つの第１の回路のアンド回路の出力を
優先順位が高い方の第１の回路のオア回路の出力に応じ
て切り換えて出力するセレクタとからなり、該アンド回
路の出力を上位としセレクタの出力を下位として並列に
出力する回路を上記第１の回路列の出力に順次接続して
なる第２の回路列と、２つの隣接する前段の回路のオア
回路の出力の論理和を出力するオア回路と、該２つの前
段の回路のオア回路の出力に対して優先順位が高い方の
入力を反転して論理積を出力するアンド回路と、該２つ
の前段の回路のアンド回路の出力を上位にセレクタの出
力を下位にした出力を優先順位が高い方の前段の回路の
オア回路の出力に応じて切り換えて出力するセレクタと
からなり、該アンド回路の出力を上位としセレクタの出
力を下位として並列に出力する回路を上記第２の回路列
の出力に対して順次逆樹枝状に接続してなる回路群とか
らなり、上記第１の回路列の入力に、順次デフォルト値
の優先順位が変化するように配列された割り込み要求入
力列を接続することによって、上記回路群の最終段の回
路から上記割り込み要求入力列中のデフォルト値の優先
順位が最も高い割り込み要求に対応する割り込みベクタ
を前記割り込み要求入力列の入力数に対応するビット数
の信号として出力するように構成されていることを特徴
としている。
【００１９】また、請求項６記載の発明は、プロセッサ
に対する割込みを制御する割込み制御方法に係り、割込
み要求入力ごとに割込み要因を示すフラグと該割込み要
求の優先度を示す割込みレベルとを保持する第１のステ
ップと、該保持された割込みレベル中最も優先度が高い
ものを判定して該割込みレベルを持つ割込み要因を保持
するとともに、プロセッサに対して割込み要求を出力す
る第２のステップと、該保持された割込み要因に応じて
割込みベクタを生成して保持する第３のステップと、該
保持された割込みベクタを上記プロセッサに出力する第
４のステップとを備え、上記各ステップの処理をパイプ
ライン処理で行なうことを特徴としている。
に対する割込みを制御する割込み制御方法に係り、割込
み要求入力ごとに割込み要因を示すフラグと該割込み要
求の優先度を示す割込みレベルとを保持する第１のステ
ップと、該保持された割込みレベル中最も優先度が高い
ものを判定して該割込みレベルを持つ割込み要因を保持
するとともに、プロセッサに対して割込み要求を出力す
る第２のステップと、該保持された割込み要因に応じて
割込みベクタを生成して保持する第３のステップと、該
保持された割込みベクタを上記プロセッサに出力する第
４のステップとを備え、上記各ステップの処理をパイプ
ライン処理で行なうことを特徴としている。
【００２０】また、請求項７記載の発明は、プロセッサ
に対する割込みを制御する割込み制御方法に係り、割込
み要求入力ごとに割込み要因を示すフラグと該割込み要
求の優先度を示す割込みレベルとを保持する第１のステ
ップと、該保持された割込みレベル中最も優先度が高い
ものを判定して該割込みレベルを持つ割込み要因を保持
するとともに、プロセッサに対して割込み要求を出力す
る第２のステップと、該保持された割込み要因に対し
て、割込み要求入力の順番を示すデフォルト値によって
優先順位を判定するとともに、該優先順位が最も高い割
込み要因に応じて割込みベクタを生成して保持する第３
のステップと、該保持された割込みベクタを上記プロセ
ッサに出力する第４のステップとを備え、上記各ステッ
プの処理をパイプライン処理で行なうことを特徴として
いる。
に対する割込みを制御する割込み制御方法に係り、割込
み要求入力ごとに割込み要因を示すフラグと該割込み要
求の優先度を示す割込みレベルとを保持する第１のステ
ップと、該保持された割込みレベル中最も優先度が高い
ものを判定して該割込みレベルを持つ割込み要因を保持
するとともに、プロセッサに対して割込み要求を出力す
る第２のステップと、該保持された割込み要因に対し
て、割込み要求入力の順番を示すデフォルト値によって
優先順位を判定するとともに、該優先順位が最も高い割
込み要因に応じて割込みベクタを生成して保持する第３
のステップと、該保持された割込みベクタを上記プロセ
ッサに出力する第４のステップとを備え、上記各ステッ
プの処理をパイプライン処理で行なうことを特徴として
いる。
【００２１】また、請求項８記載の発明は、請求項６又
は７記載の情報処理方法に係り、上記各ステップにおい
てそれぞれ１クロックで動作してパイプライン処理を行
なうことを特徴としている。
は７記載の情報処理方法に係り、上記各ステップにおい
てそれぞれ１クロックで動作してパイプライン処理を行
なうことを特徴としている。
【００２２】また、請求項９記載の発明は、請求項６，
７又は８記載の情報処理方法に係り、プロセッサが処理
中の割込み要求の割込みレベルを保持するとともに、プ
ロセッサから割込み要求受け付け許可信号が与えられた
とき、処理が終了した割込み要求の割込みレベルをクリ
アし、上記第２のステップにおいて、上記第１のステッ
プで保持された割込み要求の割込みレベルのうち、上記
プロセッサが処理中の割込み要求の割込みレベルより低
いものを除いて、最も優先度が高いものを判定するよう
にしたことを特徴としている。
７又は８記載の情報処理方法に係り、プロセッサが処理
中の割込み要求の割込みレベルを保持するとともに、プ
ロセッサから割込み要求受け付け許可信号が与えられた
とき、処理が終了した割込み要求の割込みレベルをクリ
アし、上記第２のステップにおいて、上記第１のステッ
プで保持された割込み要求の割込みレベルのうち、上記
プロセッサが処理中の割込み要求の割込みレベルより低
いものを除いて、最も優先度が高いものを判定するよう
にしたことを特徴としている。
【００２３】
【作用】この発明の構成では、割込み要求が印加される
と、第１のステージで割込み要因が割込みフラグ保持手
段に保持され、第２のステージで割込みレベルの判定が
割込みレベル判定手段で行なわれて、割込み要求信号を
プロセッサに出力するとともに、割込み要因が割込み要
因保持手段に保持され、第３のステージで割込みベクタ
生成が割込みベクタ生成手段で行なわれ、第４のステー
ジでプロセッサは、割込みベクタ出力手段が出力した割
込みベクタをサンブルして、割込みプロセスの処理を開
始する。このような各ステージの処理をパイプライン処
理によって行なう。このように、この発明によれば、プ
ロセッサが割込みを受け付けられない状態でも、割込み
制御装置は、プロセッサと独立に、逐次変化する割込み
要求の優先順位判定をパイプライン処理で行なってお
り、プロセッサが割込みを受け付けられる状態になった
とき、割込み制御装置は、常に最高レベルの優先順位の
割込み要因に対応した割込みベクタをプロセッサに出力
することができる。割込み処理をパイプライン化するた
めには、各ステージを１クロックで処理している。
と、第１のステージで割込み要因が割込みフラグ保持手
段に保持され、第２のステージで割込みレベルの判定が
割込みレベル判定手段で行なわれて、割込み要求信号を
プロセッサに出力するとともに、割込み要因が割込み要
因保持手段に保持され、第３のステージで割込みベクタ
生成が割込みベクタ生成手段で行なわれ、第４のステー
ジでプロセッサは、割込みベクタ出力手段が出力した割
込みベクタをサンブルして、割込みプロセスの処理を開
始する。このような各ステージの処理をパイプライン処
理によって行なう。このように、この発明によれば、プ
ロセッサが割込みを受け付けられない状態でも、割込み
制御装置は、プロセッサと独立に、逐次変化する割込み
要求の優先順位判定をパイプライン処理で行なってお
り、プロセッサが割込みを受け付けられる状態になった
とき、割込み制御装置は、常に最高レベルの優先順位の
割込み要因に対応した割込みベクタをプロセッサに出力
することができる。割込み処理をパイプライン化するた
めには、各ステージを１クロックで処理している。
【００２４】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行なう。 ◇第１実施例 図１は、この発明の第１実施例である割込み制御装置の
電気的構成を示すブロック図、図２は、同装置の制御動
作を説明するタイミングチャート、また、図３は、同装
置の各部の状態変化を示す状態推移図である。この例の
割込み制御装置は、図１に示すように、割込みフラグ保
持回路１と、割込みレベル保持回路２と、割込みレベル
判定回路３と、割込み要因保持回路４と、割込みベクタ
生成回路５と、割込みベクタ保持回路６とから概略構成
されている。割込みフラグ保持回路１は、いずれかの割
込み要因に対応する割込み要求が入力されたとき、それ
ぞれの入力に対応してフラグをセットするとともに、割
込みレベルを設定する。割込みレベル保持回路２は、プ
ロセッサ７が現在処理中の割込み要求の割込みレベルを
保持する。割込みレベル判定回路３は、割込みフラグ保
持回路１に保持されている割込みレベルのうち最も優先
度の高いものを判定して、これに対応する割込み要因を
割込み要因保持回路４に出力するとともに、プロセッサ
に対してその割込みによる割込み要求信号を出力する。
割込み要因保持回路４は、割込みレベル判定回路３から
出力された割込み要因を保持する。割込みベクタ生成回
路５は、割込み要因保持回路４から出力された割込み要
因に応じて、割込み種別を示す割込みベクタを生成す
る。割込みベクタ保持回路６は、生成された割込みベク
タを保持して、プロセッサ７に出力する。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行なう。 ◇第１実施例 図１は、この発明の第１実施例である割込み制御装置の
電気的構成を示すブロック図、図２は、同装置の制御動
作を説明するタイミングチャート、また、図３は、同装
置の各部の状態変化を示す状態推移図である。この例の
割込み制御装置は、図１に示すように、割込みフラグ保
持回路１と、割込みレベル保持回路２と、割込みレベル
判定回路３と、割込み要因保持回路４と、割込みベクタ
生成回路５と、割込みベクタ保持回路６とから概略構成
されている。割込みフラグ保持回路１は、いずれかの割
込み要因に対応する割込み要求が入力されたとき、それ
ぞれの入力に対応してフラグをセットするとともに、割
込みレベルを設定する。割込みレベル保持回路２は、プ
ロセッサ７が現在処理中の割込み要求の割込みレベルを
保持する。割込みレベル判定回路３は、割込みフラグ保
持回路１に保持されている割込みレベルのうち最も優先
度の高いものを判定して、これに対応する割込み要因を
割込み要因保持回路４に出力するとともに、プロセッサ
に対してその割込みによる割込み要求信号を出力する。
割込み要因保持回路４は、割込みレベル判定回路３から
出力された割込み要因を保持する。割込みベクタ生成回
路５は、割込み要因保持回路４から出力された割込み要
因に応じて、割込み種別を示す割込みベクタを生成す
る。割込みベクタ保持回路６は、生成された割込みベク
タを保持して、プロセッサ７に出力する。
【００２５】また、上記割込みフラグ保持回路１は、割
込み要因ごとの割込み入力ＩＮＴ ０，ＩＮＴ １，…，
ＩＮＴ ｘに対応して、フラグ部８1，８2，…，８
x と、割込みレベル設定回路９1，９2,…，９x とを備
えている。フラグ部８1，８2，…，８x は、対応する入
力に割込み入力があったとき、フラグを立てる。割込み
レベル設定回路９1，９2，…，９x は、フラグが立った
割込み入力における割込みレベルを設定する。
込み要因ごとの割込み入力ＩＮＴ ０，ＩＮＴ １，…，
ＩＮＴ ｘに対応して、フラグ部８1，８2，…，８
x と、割込みレベル設定回路９1，９2,…，９x とを備
えている。フラグ部８1，８2，…，８x は、対応する入
力に割込み入力があったとき、フラグを立てる。割込み
レベル設定回路９1，９2，…，９x は、フラグが立った
割込み入力における割込みレベルを設定する。
【００２６】次に、図１を参照して、この例の情報処理
装置の動作について説明する。割込み入力ＩＮＴ ０，
ＩＮＴ １，…，ＩＮＴ ｘには、それぞれ固有の割込
み要因に対応して割込み要求が発生するようになってい
る。いずれかの入力に割込み要求が入力されたとき、割
込みフラグ保持回路１では、対応する入力にフラグを立
てることによって、その割込み要因の割込み要求があっ
たことを表示するとともに、その割込み要求に付随する
割込みレベルを設定する。割込みレベルは、入力側にお
いて例えばプログララマブルに任意に設定されるもので
あり、例えば優先度pri0〜pri7によって示され、優先度
の数字が小さいほど優先順位が高いものとする。一方、
割込みレベル保持回路２には、現在プロセッサが処理中
の割込み要求の割込みレベルを保持する。プロセッサ７
は例えば８個の割込みを処理することができ、実行中の
割込みより高いレベルの割込みがあったときは、実行中
の割込み処理を中断して、高いレベルの割込み処理を行
ない、終了したとき、割込みレベル保持回路２の割込み
レベルをクリアして、中断していた低いレベルの割込み
処理を実行する。割込み要求の入力によって、割込みフ
ラグ保持回路１にフラグが立ったとき、設定された割込
みレベルも割込みレベル判定回路３に入力される。割込
みレベル判定回路３では、割込みフラグ保持回路１に保
持された割込みレベルについて、優先順位の判定を行な
うが、この際、割込みレベル保持回路２に保持された割
込みレベルよりも高いレベルの割込みレベルについての
み、優先順位の判定を行なって、最も優先順位の高い割
込み要求を割込み要因保持回路４に保持する。割込みベ
クタ生成回路５では、割込み要因保持回路４に保持され
た割込み要求の割込み要因に応じて、割込み種別を示す
割込みベクタを生成して、割込みベクタ保持回路６に保
持する。次に、割込みベクタ保持回路６に保持されてい
る割込みベクタを出力する。これより先、割込みレベル
判定回路３で優先順位の判定が行なわれたとき、プロセ
ッサ７に対して割込み要求信号ＩＮＴＲＱが発行され
る。プロセッサ７は割込みを受け付けられる状態になっ
たとき、割込み受け付け許可信号ＩＮＴＡＫを割込みフ
ラグ保持回路１に返し、割込みベクタ保持回路６からの
割込みベクタを受けて割込み処理ルーチンを開始する
が、このとき、割込み受け付け許可信号ＩＮＴＡＫによ
って割込みフラグ保持回路１の対応するフラグがクリア
されるとともに、割込みレベル保持回路２にプロセッサ
７の実行している割込みレベルが保持される。プロセッ
サ７が処理を終了すると、クリア信号ＣＬＲＩＰが出力
されて、割込みレベル保持回路２の対応する割込みレベ
ルがクリアされる。
装置の動作について説明する。割込み入力ＩＮＴ ０，
ＩＮＴ １，…，ＩＮＴ ｘには、それぞれ固有の割込
み要因に対応して割込み要求が発生するようになってい
る。いずれかの入力に割込み要求が入力されたとき、割
込みフラグ保持回路１では、対応する入力にフラグを立
てることによって、その割込み要因の割込み要求があっ
たことを表示するとともに、その割込み要求に付随する
割込みレベルを設定する。割込みレベルは、入力側にお
いて例えばプログララマブルに任意に設定されるもので
あり、例えば優先度pri0〜pri7によって示され、優先度
の数字が小さいほど優先順位が高いものとする。一方、
割込みレベル保持回路２には、現在プロセッサが処理中
の割込み要求の割込みレベルを保持する。プロセッサ７
は例えば８個の割込みを処理することができ、実行中の
割込みより高いレベルの割込みがあったときは、実行中
の割込み処理を中断して、高いレベルの割込み処理を行
ない、終了したとき、割込みレベル保持回路２の割込み
レベルをクリアして、中断していた低いレベルの割込み
処理を実行する。割込み要求の入力によって、割込みフ
ラグ保持回路１にフラグが立ったとき、設定された割込
みレベルも割込みレベル判定回路３に入力される。割込
みレベル判定回路３では、割込みフラグ保持回路１に保
持された割込みレベルについて、優先順位の判定を行な
うが、この際、割込みレベル保持回路２に保持された割
込みレベルよりも高いレベルの割込みレベルについての
み、優先順位の判定を行なって、最も優先順位の高い割
込み要求を割込み要因保持回路４に保持する。割込みベ
クタ生成回路５では、割込み要因保持回路４に保持され
た割込み要求の割込み要因に応じて、割込み種別を示す
割込みベクタを生成して、割込みベクタ保持回路６に保
持する。次に、割込みベクタ保持回路６に保持されてい
る割込みベクタを出力する。これより先、割込みレベル
判定回路３で優先順位の判定が行なわれたとき、プロセ
ッサ７に対して割込み要求信号ＩＮＴＲＱが発行され
る。プロセッサ７は割込みを受け付けられる状態になっ
たとき、割込み受け付け許可信号ＩＮＴＡＫを割込みフ
ラグ保持回路１に返し、割込みベクタ保持回路６からの
割込みベクタを受けて割込み処理ルーチンを開始する
が、このとき、割込み受け付け許可信号ＩＮＴＡＫによ
って割込みフラグ保持回路１の対応するフラグがクリア
されるとともに、割込みレベル保持回路２にプロセッサ
７の実行している割込みレベルが保持される。プロセッ
サ７が処理を終了すると、クリア信号ＣＬＲＩＰが出力
されて、割込みレベル保持回路２の対応する割込みレベ
ルがクリアされる。
【００２７】次に、図２及び図３を参照して、この例の
動作時の各部の状態推移について説明する。割込み制御
装置の制御は、パイプライン処理によって、クロックの
１サイクルごとに逐次進行するので、以下、１サイクル
ごとに各部の状態変化を説明する。図中、ＩＦステージ
（割込みフラグ保持ステージ）は、割込みフラグ保持回
路１の動作サイクルを示し、ＰＲＩステージ（割込みレ
ベル判定ステージ）は、割込みレベル判定回路３の動作
サイクルを示し、ＶＣＴステージ（割込みベクタ生成ス
テージ）は、割込みベクタ生成回路５の動作サイクルを
示し、ＥＸＴサイクル（割込みベクタ出力ステージ）
は、割込みベクタ保持回路１６の動作サイクルを示す。
なお、図２及び図３においては、図１０及び図１１に示
された従来技術との対比を容易にするため、割込み優先
度pri0〜pri7の優先度の順位，処理サイクル数，割込み
要求入力は、図１０及び図１１の場合と同じとしてい
る。
動作時の各部の状態推移について説明する。割込み制御
装置の制御は、パイプライン処理によって、クロックの
１サイクルごとに逐次進行するので、以下、１サイクル
ごとに各部の状態変化を説明する。図中、ＩＦステージ
（割込みフラグ保持ステージ）は、割込みフラグ保持回
路１の動作サイクルを示し、ＰＲＩステージ（割込みレ
ベル判定ステージ）は、割込みレベル判定回路３の動作
サイクルを示し、ＶＣＴステージ（割込みベクタ生成ス
テージ）は、割込みベクタ生成回路５の動作サイクルを
示し、ＥＸＴサイクル（割込みベクタ出力ステージ）
は、割込みベクタ保持回路１６の動作サイクルを示す。
なお、図２及び図３においては、図１０及び図１１に示
された従来技術との対比を容易にするため、割込み優先
度pri0〜pri7の優先度の順位，処理サイクル数，割込み
要求入力は、図１０及び図１１の場合と同じとしてい
る。
【００２８】(1) 第１サイクル いま、割込みフラグ保持回路１及び割込みレベル保持回
路２がすべてクリアされた状態で、割込み要求入力ＩＮ
Ｔ ０〜ＩＮＴ ｘのいずれかに優先度pri7の割込み要
求が発生すると、ＩＦステージにおいて、割込みフラグ
保持回路１にフラグが立てられる（この状態をＩＦ７で
示す）。 (2) 第２サイクル 次に、ＰＲＩステージにおいて、割込みフラグ保持回路
１に保持された割込みレベルが読み出されて、割込みレ
ベル判定回路３で割込みレベル判定が行なわれるが、優
先度pri7が最高なので、割込み要因保持回路４にpri7の
割込み要因が保持されるとともに、割込みレベル判定回
路３から割込み要求信号線ＩＮＴＲＱを介して、プロセ
ッサに対してpri7による割込み要求ＲＥＱが出力される
（この状態をＰＲＩ７で示す）。このとき、優先度pri6
の割込み要求の発生によって、ＩＦステージにおいて、
割込みフラグ保持回路１にフラグが立てられる。（この
状態をＩＦ６で示す）。
路２がすべてクリアされた状態で、割込み要求入力ＩＮ
Ｔ ０〜ＩＮＴ ｘのいずれかに優先度pri7の割込み要
求が発生すると、ＩＦステージにおいて、割込みフラグ
保持回路１にフラグが立てられる（この状態をＩＦ７で
示す）。 (2) 第２サイクル 次に、ＰＲＩステージにおいて、割込みフラグ保持回路
１に保持された割込みレベルが読み出されて、割込みレ
ベル判定回路３で割込みレベル判定が行なわれるが、優
先度pri7が最高なので、割込み要因保持回路４にpri7の
割込み要因が保持されるとともに、割込みレベル判定回
路３から割込み要求信号線ＩＮＴＲＱを介して、プロセ
ッサに対してpri7による割込み要求ＲＥＱが出力される
（この状態をＰＲＩ７で示す）。このとき、優先度pri6
の割込み要求の発生によって、ＩＦステージにおいて、
割込みフラグ保持回路１にフラグが立てられる。（この
状態をＩＦ６で示す）。
【００２９】(3) 第３サイクル 割込みレベル判定回路３からプロセッサ７に対して出力
されたpri7による割込み要求ＲＥＱに対しては、プロセ
ッサ７が拒否する状態になっている。一方、ＶＣＴステ
ージにおいて、割込み要因保持回路４から読み出された
pri7の割込み要因によって、割込みベクタ生成回路５で
割込みベクタの生成が行なわれ、生成されたpri7の割込
みベクタは割込みベクタ保持回路６に保持される（この
状態をＶＣＴ７で示す）。また、割込みフラグ保持回路
１に保持された割込みレベルが読み出されて、割込みレ
ベル判定回路３で割込みレベル判定が行なわれるが、優
先度pri6が最高なので、割込み要因保持回路４にpri6の
割込み要因が保持されるとともに、割込みレベル判定回
路３からプロセッサ７に対してpri6による割込み要求Ｒ
ＥＱが出力される（この状態をＰＲＩ６で示す）。この
とき、優先度pri5の割込み要求の発生によって、ＩＦス
テージにおいて、割込みフラグ保持回路１にフラグが立
てられる（この状態をＩＦ５で示す）。
されたpri7による割込み要求ＲＥＱに対しては、プロセ
ッサ７が拒否する状態になっている。一方、ＶＣＴステ
ージにおいて、割込み要因保持回路４から読み出された
pri7の割込み要因によって、割込みベクタ生成回路５で
割込みベクタの生成が行なわれ、生成されたpri7の割込
みベクタは割込みベクタ保持回路６に保持される（この
状態をＶＣＴ７で示す）。また、割込みフラグ保持回路
１に保持された割込みレベルが読み出されて、割込みレ
ベル判定回路３で割込みレベル判定が行なわれるが、優
先度pri6が最高なので、割込み要因保持回路４にpri6の
割込み要因が保持されるとともに、割込みレベル判定回
路３からプロセッサ７に対してpri6による割込み要求Ｒ
ＥＱが出力される（この状態をＰＲＩ６で示す）。この
とき、優先度pri5の割込み要求の発生によって、ＩＦス
テージにおいて、割込みフラグ保持回路１にフラグが立
てられる（この状態をＩＦ５で示す）。
【００３０】(4) 第４サイクル 割込みレベル判定回路３からプロセッサ７に対して出力
されたpri6による割込み要求ＲＥＱに対しては、プロセ
ッサ７が拒否する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i7の割込みベクタが出力される（この状態をＥＸＴ７で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri6の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri6の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ６で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれるが、優先度pri5が最高なので、割
込み要因保持回路４にpri5の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri5による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ５で示す）。このとき、優先度pri4の割込み
要求の発生によって、ＩＦステージにおいて、割込みフ
ラグ保持回路１にフラグが立てられる（この状態をＩＦ
４で示す）。
されたpri6による割込み要求ＲＥＱに対しては、プロセ
ッサ７が拒否する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i7の割込みベクタが出力される（この状態をＥＸＴ７で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri6の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri6の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ６で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれるが、優先度pri5が最高なので、割
込み要因保持回路４にpri5の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri5による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ５で示す）。このとき、優先度pri4の割込み
要求の発生によって、ＩＦステージにおいて、割込みフ
ラグ保持回路１にフラグが立てられる（この状態をＩＦ
４で示す）。
【００３１】(5) 第５サイクル 割込みレベル判定回路３からプロセッサ７に対して出力
されたpri5による割込み要求ＲＥＱに対しては、プロセ
ッサ７が受諾する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i6の割込みベクタが出力される（この状態をＥＸＴ６で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri5の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri5の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ５で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれるが、優先度pri4が最高なので、割
込み要因保持回路４にpri4の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri4による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ４で示す）。このとき、優先度pri1の割込み
要求の発生によって、ＩＦステージにおいて、割込みフ
ラグ保持回路１にフラグが立てられる（この状態をＩＦ
１で示す）。
されたpri5による割込み要求ＲＥＱに対しては、プロセ
ッサ７が受諾する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i6の割込みベクタが出力される（この状態をＥＸＴ６で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri5の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri5の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ５で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれるが、優先度pri4が最高なので、割
込み要因保持回路４にpri4の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri4による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ４で示す）。このとき、優先度pri1の割込み
要求の発生によって、ＩＦステージにおいて、割込みフ
ラグ保持回路１にフラグが立てられる（この状態をＩＦ
１で示す）。
【００３２】(6) 第６サイクル ＥＸＴステージにおいて、割込みベクタ保持回路６に保
持されたpri5の割込みベクタが出力される（この状態を
ＥＸＴ５で示す）。プロセッサ７はpri5の割込みベクタ
をサンプルしてターゲットに分岐し、割込み処理ルーチ
ンで処理を行なうことによって、pri5の割込みのサービ
スを開始するとともに、割込み受け付け許可信号線ＩＮ
ＴＡＫを介して、割込みフラグ保持回路１に割込み受け
付け許可ＡＫを返すことによって、割込みフラグ保持回
路１に保持されたpri5の割込みフラグがクリアされ、割
込みレベル保持回路２に保持された優先度pri5の割込み
レベルがクリアされる。一方、ＶＣＴステージでは、割
込み要因保持回路４から読み出されたpri4の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri4の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ４で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri1が最高
なので、割込み要因保持回路４にpri1の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri1による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ１で示す）。このとき、優先度pr
i3の割込み要求の発生によって、ＩＦステージにおい
て、割込みフラグ保持回路１にフラグが立てられる（こ
の状態をＩＦ３で示す）。
持されたpri5の割込みベクタが出力される（この状態を
ＥＸＴ５で示す）。プロセッサ７はpri5の割込みベクタ
をサンプルしてターゲットに分岐し、割込み処理ルーチ
ンで処理を行なうことによって、pri5の割込みのサービ
スを開始するとともに、割込み受け付け許可信号線ＩＮ
ＴＡＫを介して、割込みフラグ保持回路１に割込み受け
付け許可ＡＫを返すことによって、割込みフラグ保持回
路１に保持されたpri5の割込みフラグがクリアされ、割
込みレベル保持回路２に保持された優先度pri5の割込み
レベルがクリアされる。一方、ＶＣＴステージでは、割
込み要因保持回路４から読み出されたpri4の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri4の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ４で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri1が最高
なので、割込み要因保持回路４にpri1の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri1による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ１で示す）。このとき、優先度pr
i3の割込み要求の発生によって、ＩＦステージにおい
て、割込みフラグ保持回路１にフラグが立てられる（こ
の状態をＩＦ３で示す）。
【００３３】(7) 第７サイクル プロセッサ７は、pri5の割込みのサービスを行なう。一
方、ＥＸＴステージでは、割込みベクタ保持回路６に保
持されたpri4の割込みベクタが出力される（この状態を
ＥＸＴ４で示す）。また、ＶＣＴステージにおいて、割
込み要因保持回路４から読み出されたpri1の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri1の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ１で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri1が最高
なので、割込み要因保持回路４にpri1の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri1による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ１で示す）。このとき、割込み要
求が発生しないので、ＩＦステージにおいて、割込みフ
ラグ保持回路１の状態は変わらない（この状態をＩＦで
示す）。
方、ＥＸＴステージでは、割込みベクタ保持回路６に保
持されたpri4の割込みベクタが出力される（この状態を
ＥＸＴ４で示す）。また、ＶＣＴステージにおいて、割
込み要因保持回路４から読み出されたpri1の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri1の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ１で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri1が最高
なので、割込み要因保持回路４にpri1の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri1による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ１で示す）。このとき、割込み要
求が発生しないので、ＩＦステージにおいて、割込みフ
ラグ保持回路１の状態は変わらない（この状態をＩＦで
示す）。
【００３４】(8) 第８サイクル プロセッサ７は、pri5の割込みのサービスを継続する。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri1の割込みベクタが出力される（この
状態をＥＸＴ１で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ０で示す）。このとき、優先度
pri0の割込み要求の発生によって、ＩＦステージにおい
て、割込みフラグ保持回路１にフラグが立てられる（こ
の状態をＩＦ０で示す）。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri1の割込みベクタが出力される（この
状態をＥＸＴ１で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ０で示す）。このとき、優先度
pri0の割込み要求の発生によって、ＩＦステージにおい
て、割込みフラグ保持回路１にフラグが立てられる（こ
の状態をＩＦ０で示す）。
【００３５】(9) 第９サイクル プロセッサ７は、pri5の割込みのサービスを継続する。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri1の割込みベクタが出力される（この
状態をＥＸＴ１で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri0が最
高なので、割込み要因保持回路４にpri0の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri0による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ０で示す）。このとき、優先度
pri2の割込み要求の発生によって、ＩＦステージにおい
て、割込みフラグ保持回路１にフラグが立てられる（こ
の状態をＩＦ２で示す）。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri1の割込みベクタが出力される（この
状態をＥＸＴ１で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri0が最
高なので、割込み要因保持回路４にpri0の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri0による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ０で示す）。このとき、優先度
pri2の割込み要求の発生によって、ＩＦステージにおい
て、割込みフラグ保持回路１にフラグが立てられる（こ
の状態をＩＦ２で示す）。
【００３６】(10)第１０サイクル 割込みレベル判定回路３からプロセッサ７に対して出力
されたpri0による割込み要求ＲＥＱに対しては、プロセ
ッサ７が受諾する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i1の割込みベクタが出力される（この状態をＥＸＴ１で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri0の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri0の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ０で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれるが、優先度pri0が最高なので、割
込み要因保持回路４にpri0の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri0による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ０で示す）。このとき、割込み要求は発生し
ないので、割込みフラグ保持回路１の状態は変化しない
（この状態をＩＦで示す）。
されたpri0による割込み要求ＲＥＱに対しては、プロセ
ッサ７が受諾する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i1の割込みベクタが出力される（この状態をＥＸＴ１で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri0の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri0の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ０で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれるが、優先度pri0が最高なので、割
込み要因保持回路４にpri0の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri0による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ０で示す）。このとき、割込み要求は発生し
ないので、割込みフラグ保持回路１の状態は変化しない
（この状態をＩＦで示す）。
【００３７】(11)第１１サイクル ＥＸＴステージにおいて、割込みベクタ保持回路６に保
持されたpri0の割込みベクタが出力される（この状態を
ＥＸＴ０で示す）。プロセッサ７はpri0の割込みベクタ
をサンプルしてターゲットに分岐し、割込み処理ルーチ
ンで処理を行なうことによって、pri0の割込みのサービ
スを開始するとともに、割込み受け付け許可信号線ＩＮ
ＴＡＫを介して、割込みフラグ保持回路１に割込み受け
付け許可ＡＫを返すことによって、割込みフラグ保持回
路１に保持されたpri0の割込みフラグがクリアされ、割
込みレベル保持回路２に保持された優先度pri0の割込み
レベルがクリアされる。一方、ＶＣＴステージでは、割
込み要因保持回路４から読み出されたpri0の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri1の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ０で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri0が最高
なので、割込み要因保持回路４にpri0の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri0による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ０で示す）。以降、第１６サイク
ルまで、割込み要求は発生しないので、ＩＦステージに
おいて、割込みフラグ保持回回路の状態は変化しない
（この状態をＩＦで示す）。
持されたpri0の割込みベクタが出力される（この状態を
ＥＸＴ０で示す）。プロセッサ７はpri0の割込みベクタ
をサンプルしてターゲットに分岐し、割込み処理ルーチ
ンで処理を行なうことによって、pri0の割込みのサービ
スを開始するとともに、割込み受け付け許可信号線ＩＮ
ＴＡＫを介して、割込みフラグ保持回路１に割込み受け
付け許可ＡＫを返すことによって、割込みフラグ保持回
路１に保持されたpri0の割込みフラグがクリアされ、割
込みレベル保持回路２に保持された優先度pri0の割込み
レベルがクリアされる。一方、ＶＣＴステージでは、割
込み要因保持回路４から読み出されたpri0の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri1の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ０で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri0が最高
なので、割込み要因保持回路４にpri0の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri0による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ０で示す）。以降、第１６サイク
ルまで、割込み要求は発生しないので、ＩＦステージに
おいて、割込みフラグ保持回回路の状態は変化しない
（この状態をＩＦで示す）。
【００３８】(12)第１２サイクル プロセッサ７は、pri0の割込みのサービスを行なう。一
方、ＥＸＴステージ、では割込みベクタ保持回路６に保
持されたpri0の割込みベクタが出力される（この状態を
ＥＸＴ０で示す）。また、ＶＣＴステージにおいて、割
込み要因保持回路４から読み出されたpri0の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri0の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ０で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri1が最高
なので、割込み要因保持回路４にpri1の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri1による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ１で示す）。
方、ＥＸＴステージ、では割込みベクタ保持回路６に保
持されたpri0の割込みベクタが出力される（この状態を
ＥＸＴ０で示す）。また、ＶＣＴステージにおいて、割
込み要因保持回路４から読み出されたpri0の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri0の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ０で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri1が最高
なので、割込み要因保持回路４にpri1の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri1による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ１で示す）。
【００３９】(13)第１３サイクル プロセッサ７は、pri0の割込みのサービスを継続する。
一方、ＥＸＴステージでは、割込みベクタ保持回路６に
保持されたpri0の割込みベクタが出力される（この状態
をＥＸＴ０で示す）。また、ＶＣＴステージにおいて、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ１で示す）。
一方、ＥＸＴステージでは、割込みベクタ保持回路６に
保持されたpri0の割込みベクタが出力される（この状態
をＥＸＴ０で示す）。また、ＶＣＴステージにおいて、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ１で示す）。
【００４０】(14)第１４サイクル プロセッサ７は、pri0の割込みのサービスを継続する。
一方、ＥＸＴステージでは、割込みベクタ保持回路６に
保持されたpri1の割込みベクタが出力される（この状態
をＥＸＴ１で示す）。また、ＶＣＴステージにおいて、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ１で示す）。
一方、ＥＸＴステージでは、割込みベクタ保持回路６に
保持されたpri1の割込みベクタが出力される（この状態
をＥＸＴ１で示す）。また、ＶＣＴステージにおいて、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ１で示す）。
【００４１】(15)第１５サイクル プロセッサ７は、pri0の割込みのサービスを継続する。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri1の割込みベクタが出力される（この
状態をＥＸＴ１で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ１で示す）。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri1の割込みベクタが出力される（この
状態をＥＸＴ１で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri1の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri1の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ１
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri1が最
高なので、割込み要因保持回路４にpri1の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri1による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ１で示す）。
【００４２】(16)第１６サイクル 割込みレベル判定回路３からプロセッサ７に対して出力
されたpri1による割込み要求ＲＥＱに対しては、プロセ
ッサ７が受諾する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i1の割込みベクタが出力される（この状態をＥＸＴ１で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri1の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri1の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ１で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれ０が、優先度pri1が最高なので、割
込み要因保持回路４にpri1の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri1による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ１で示す）。
されたpri1による割込み要求ＲＥＱに対しては、プロセ
ッサ７が受諾する状態になっている。一方、ＥＸＴステ
ージにおいて、割込みベクタ保持回路６に保持されたpr
i1の割込みベクタが出力される（この状態をＥＸＴ１で
示す）。また、ＶＣＴステージにおいて、割込み要因保
持回路４から読み出されたpri1の割込み要因によって、
割込みベクタ生成回路５で割込みベクタの生成が行なわ
れ、生成されたpri1の割込みベクタは割込みベクタ保持
回路６に保持される（この状態をＶＣＴ１で示す）。さ
らに、割込みフラグ保持回路１に保持された割込みレベ
ルが読み出されて、割込みレベル判定回路３で割込みレ
ベル判定が行なわれ０が、優先度pri1が最高なので、割
込み要因保持回路４にpri1の割込み要因が保持されると
ともに、割込みレベル判定回路３からプロセッサ７に対
してpri1による割込み要求ＲＥＱが出力される（この状
態をＰＲＩ１で示す）。
【００４３】(17)第１７サイクル ＥＸＴステージにおいて、割込みベクタ保持回路６に保
持されたpri1の割込みベクタが出力される（この状態を
ＥＸＴ１で示す）。プロセッサ７はpri1の割込みベクタ
をサンプルしてターゲットに分岐し、割込み処理ルーチ
ンで処理を行なうことによって、pri1の割込みのサービ
スを開始するとともに、割込み受け付け許可信号線ＩＮ
ＴＡＫを介して、割込みフラグ保持回路１に割込み受け
付け許可ＡＫを返すことによって、割込みフラグ保持回
路１に保持されたpri1の割込みフラグがクリアされ、割
込みレベル保持回路２に保持された優先度pri1の割込み
レベルがクリアされる。一方、ＶＣＴステージにおい
て、割込み要因保持回路４から読み出されたpri1の割込
み要因によって、割込みベクタ生成回路５で割込みベク
タの生成が行なわれ、生成されたpri1の割込みベクタは
割込みベクタ保持回路６に保持される（この状態をＶＣ
Ｔ１で示す）。さらに、割込みフラグ保持回路１に保持
された割込みレベルが読み出されて、割込みレベル判定
回路３で割込みレベル判定が行なわれるが、優先度pri2
が最高なので、割込み要因保持回路４にpri2の割込み要
因が保持されるとともに、割込みレベル判定回路３から
プロセッサ７に対してpri2による割込み要求ＲＥＱが出
力される（この状態をＰＲＩ２で示す）。以降、第１９
サイクルまで割込み要求が発生しないので、割込みフラ
グ保持回路１の状態は変わらない（この状態をＩＦで示
す）。
持されたpri1の割込みベクタが出力される（この状態を
ＥＸＴ１で示す）。プロセッサ７はpri1の割込みベクタ
をサンプルしてターゲットに分岐し、割込み処理ルーチ
ンで処理を行なうことによって、pri1の割込みのサービ
スを開始するとともに、割込み受け付け許可信号線ＩＮ
ＴＡＫを介して、割込みフラグ保持回路１に割込み受け
付け許可ＡＫを返すことによって、割込みフラグ保持回
路１に保持されたpri1の割込みフラグがクリアされ、割
込みレベル保持回路２に保持された優先度pri1の割込み
レベルがクリアされる。一方、ＶＣＴステージにおい
て、割込み要因保持回路４から読み出されたpri1の割込
み要因によって、割込みベクタ生成回路５で割込みベク
タの生成が行なわれ、生成されたpri1の割込みベクタは
割込みベクタ保持回路６に保持される（この状態をＶＣ
Ｔ１で示す）。さらに、割込みフラグ保持回路１に保持
された割込みレベルが読み出されて、割込みレベル判定
回路３で割込みレベル判定が行なわれるが、優先度pri2
が最高なので、割込み要因保持回路４にpri2の割込み要
因が保持されるとともに、割込みレベル判定回路３から
プロセッサ７に対してpri2による割込み要求ＲＥＱが出
力される（この状態をＰＲＩ２で示す）。以降、第１９
サイクルまで割込み要求が発生しないので、割込みフラ
グ保持回路１の状態は変わらない（この状態をＩＦで示
す）。
【００４４】(18)第１８サイクル プロセッサ７は、pri1の割込みのサービスを行なう。一
方、ＥＸＴステージでは、割込みベクタ保持回路６に保
持されたpri1の割込みベクタが出力される（この状態を
ＥＸＴ１で示す）。また、ＶＣＴステージにおいて、割
込み要因保持回路４から読み出されたpri2の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri2の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ２で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri2が最高
なので、割込み要因保持回路４にpri2の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri2による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ２で示す）。
方、ＥＸＴステージでは、割込みベクタ保持回路６に保
持されたpri1の割込みベクタが出力される（この状態を
ＥＸＴ１で示す）。また、ＶＣＴステージにおいて、割
込み要因保持回路４から読み出されたpri2の割込み要因
によって、割込みベクタ生成回路５で割込みベクタの生
成が行なわれ、生成されたpri2の割込みベクタは割込み
ベクタ保持回路６に保持される（この状態をＶＣＴ２で
示す）。さらに、割込みフラグ保持回路１に保持された
割込みレベルが読み出されて、割込みレベル判定回路３
で割込みレベル判定が行なわれるが、優先度pri2が最高
なので、割込み要因保持回路４にpri2の割込み要因が保
持されるとともに、割込みレベル判定回路３からプロセ
ッサ７に対してpri2による割込み要求ＲＥＱが出力され
る（この状態をＰＲＩ２で示す）。
【００４５】(19)第１９サイクル プロセッサ７は、pri1の割込みのサービスを継続する。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri2の割込みベクタが出力される（この
状態をＥＸＴ２で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri2の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri2の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ２
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri2が最
高なので、割込み要因保持回路４にpri2の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri2による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ２で示す）。
一方、ＥＸＴステージにおいて、割込みベクタ保持回路
６に保持されたpri2の割込みベクタが出力される（この
状態をＥＸＴ２で示す）。また、ＶＣＴステージでは、
割込み要因保持回路４から読み出されたpri2の割込み要
因によって、割込みベクタ生成回路５で割込みベクタの
生成が行なわれ、生成されたpri2の割込みベクタは割込
みベクタ保持回路６に保持される（この状態をＶＣＴ２
で示す）。さらに、割込みフラグ保持回路１に保持され
た割込みレベルが読み出されて、割込みレベル判定回路
３で割込みレベル判定が行なわれるが、優先度pri2が最
高なので、割込み要因保持回路４にpri2の割込み要因が
保持されるとともに、割込みレベル判定回路３からプロ
セッサ７に対してpri2による割込み要求ＲＥＱが出力さ
れる（この状態をＰＲＩ２で示す）。
【００４６】このように、この例によれば、ＩＦステー
ジの処理と、ＰＲＩステージの処理と、ＶＣＴステージ
の処理と、ＥＸＴステージの処理とをパイプライン処理
で行なうようにし、ＰＲＩステージで割込みレベルが最
高と判定された割込み要求によって、ＥＸＴステージで
プロセッサに割込み要因が出力されるようにしたので、
高い優先度の割込み要求の割込み応答性が向上する。い
ま、pri7, pri6, pri5, pri4, pri1, pri3, pri0 の順
に割込み要求が入ってきた場合、図１０及び図１１に例
示された従来技術では、プロセッサの割込みサービス
は、pri7,pri1,pri0の順に行なわれるのに対し、図２，
図３に示された実施例では、プロセッサの割込みサービ
スは、pri5,pri0,pri1の順に行なわれ、高い優先度の割
込み要求の割込み応答性が向上したことが明らかであ
る。なお、割込みレベルは割込み要因に対して任意に付
されるものであるため、割込みレベル判定回路３におい
て、優先度が最高と判定される割込み要求が複数発生す
る可能性がある。これに対しては、割込み要求入力の配
列の順番を示すデフォルト値によって優先順位の判定を
行なうことによって、複数の割込みベクタの競合発生を
防止することができる。この場合の実施例について次述
する。
ジの処理と、ＰＲＩステージの処理と、ＶＣＴステージ
の処理と、ＥＸＴステージの処理とをパイプライン処理
で行なうようにし、ＰＲＩステージで割込みレベルが最
高と判定された割込み要求によって、ＥＸＴステージで
プロセッサに割込み要因が出力されるようにしたので、
高い優先度の割込み要求の割込み応答性が向上する。い
ま、pri7, pri6, pri5, pri4, pri1, pri3, pri0 の順
に割込み要求が入ってきた場合、図１０及び図１１に例
示された従来技術では、プロセッサの割込みサービス
は、pri7,pri1,pri0の順に行なわれるのに対し、図２，
図３に示された実施例では、プロセッサの割込みサービ
スは、pri5,pri0,pri1の順に行なわれ、高い優先度の割
込み要求の割込み応答性が向上したことが明らかであ
る。なお、割込みレベルは割込み要因に対して任意に付
されるものであるため、割込みレベル判定回路３におい
て、優先度が最高と判定される割込み要求が複数発生す
る可能性がある。これに対しては、割込み要求入力の配
列の順番を示すデフォルト値によって優先順位の判定を
行なうことによって、複数の割込みベクタの競合発生を
防止することができる。この場合の実施例について次述
する。
【００４７】◇第２実施例 図４は、この発明の第２実施例である割込み制御装置の
電気的構成を示すブロック図、図５は、デフォルト値と
割込みレベルとの関係を示す図、図６〜図８は、同装置
におけるデフォルト割込み優先順位判定・割込みベクタ
生成回路の構成例を示す図（１）〜（３）である。この
例の割込み制御装置は、図４に示すように、割込みフラ
グ保持回路１と、割込みレベル保持回路２と、割込みレ
ベル判定回路３と、割込み要因保持回路４と、デフォル
ト割込み優先順位判定・割込みベクタ生成回路５Ａと、
割込みベクタ保持回路６とから概略構成されている。こ
れらのうち、割込みフラグ保持回路１，割込みレベル保
持回路２，割込みレベル判定回路３，割込み要因保持回
路４，割込みベクタ保持回路６は、図１に示された第１
実施例の場合と同様である。デフォルト割込み優先順位
判定・割込みベクタ生成回路５Ａは、割込み要因保持回
路４から出力された割込み要因に対して、さらにデフォ
ルト値による優先順位判定を行なって選択された割込み
要因に対応して割込み種別を示す割込みベクタを生成す
る。
電気的構成を示すブロック図、図５は、デフォルト値と
割込みレベルとの関係を示す図、図６〜図８は、同装置
におけるデフォルト割込み優先順位判定・割込みベクタ
生成回路の構成例を示す図（１）〜（３）である。この
例の割込み制御装置は、図４に示すように、割込みフラ
グ保持回路１と、割込みレベル保持回路２と、割込みレ
ベル判定回路３と、割込み要因保持回路４と、デフォル
ト割込み優先順位判定・割込みベクタ生成回路５Ａと、
割込みベクタ保持回路６とから概略構成されている。こ
れらのうち、割込みフラグ保持回路１，割込みレベル保
持回路２，割込みレベル判定回路３，割込み要因保持回
路４，割込みベクタ保持回路６は、図１に示された第１
実施例の場合と同様である。デフォルト割込み優先順位
判定・割込みベクタ生成回路５Ａは、割込み要因保持回
路４から出力された割込み要因に対して、さらにデフォ
ルト値による優先順位判定を行なって選択された割込み
要因に対応して割込み種別を示す割込みベクタを生成す
る。
【００４８】また、図５においては、割込み要求入力数
１６の場合のデフォルト値と割込みレベルとの関係を例
示している。割込み要求入力ＩＮＴ ０，ＩＮＴ １，
ＩＮＴ ２，…，ＩＮＴ １５に対して、例えば図５に
示すように、デフォルト値０〜１５を付与する。デフォ
ルト値は、その値が小さいほど、優先順位が高いものと
する。また、割込みレベルの優先度として図示のように
pri0〜pri7を持つものとする。この場合も、優先度はそ
の値が小さいほど、優先順位が高い。このような関係
は、一般に、任意の割込み要求入力数ｘについて適用さ
れるものである。またこの場合、割込みレベルの優先度
の与え方は任意であって、例えばプログラマブルに変化
させることもできる。いま、例えば割込み要求入力ＩＮ
Ｔ ２に割込み要求があった場合、この割込み要求は、
デフォルト値が２であって、割込みレベルとして優先度
pri5を持つことになる。
１６の場合のデフォルト値と割込みレベルとの関係を例
示している。割込み要求入力ＩＮＴ ０，ＩＮＴ １，
ＩＮＴ ２，…，ＩＮＴ １５に対して、例えば図５に
示すように、デフォルト値０〜１５を付与する。デフォ
ルト値は、その値が小さいほど、優先順位が高いものと
する。また、割込みレベルの優先度として図示のように
pri0〜pri7を持つものとする。この場合も、優先度はそ
の値が小さいほど、優先順位が高い。このような関係
は、一般に、任意の割込み要求入力数ｘについて適用さ
れるものである。またこの場合、割込みレベルの優先度
の与え方は任意であって、例えばプログラマブルに変化
させることもできる。いま、例えば割込み要求入力ＩＮ
Ｔ ２に割込み要求があった場合、この割込み要求は、
デフォルト値が２であって、割込みレベルとして優先度
pri5を持つことになる。
【００４９】次に、図４及び図５を参照して、この例の
情報処理装置の動作を説明する。この例における割込み
要求入力Ｔ ０，ＩＮＴ １，…，ＩＮＴ ｘには、そ
れぞれ固有の割込み要因に対応して割込み要求が発生す
るようになっている。この例の場合の、ＩＦサイクル，
ＰＲＩサイクルにおける、割込みフラグ保持回路１，割
込みレベル保持回路２，割込みレベル判定回路３，割込
み要因保持回路４の動作は、図１乃至図３に示された第
１実施例の場合と同様に行なわれる。デフォルト割込み
優先順位判定・割込みベクタ生成回路５Ａでは、ＶＣＴ
サイクルにおいて、割込み要因保持回路４に保持された
割込み要求の割込み要因に対して、デフォルト値による
優先順位の判定を行なって、最も優先順位の高かった割
込み要因に対して、割込み種別を示す割込みベクタを生
成して、割込みベクタ保持回路６に保持する。次に、Ｅ
ＸＴサイクルにおいて、割込みベクタ保持回路６に保持
されている割込みベクタを出力する。
情報処理装置の動作を説明する。この例における割込み
要求入力Ｔ ０，ＩＮＴ １，…，ＩＮＴ ｘには、そ
れぞれ固有の割込み要因に対応して割込み要求が発生す
るようになっている。この例の場合の、ＩＦサイクル，
ＰＲＩサイクルにおける、割込みフラグ保持回路１，割
込みレベル保持回路２，割込みレベル判定回路３，割込
み要因保持回路４の動作は、図１乃至図３に示された第
１実施例の場合と同様に行なわれる。デフォルト割込み
優先順位判定・割込みベクタ生成回路５Ａでは、ＶＣＴ
サイクルにおいて、割込み要因保持回路４に保持された
割込み要求の割込み要因に対して、デフォルト値による
優先順位の判定を行なって、最も優先順位の高かった割
込み要因に対して、割込み種別を示す割込みベクタを生
成して、割込みベクタ保持回路６に保持する。次に、Ｅ
ＸＴサイクルにおいて、割込みベクタ保持回路６に保持
されている割込みベクタを出力する。
【００５０】この例におけるデフォルト割込み優先順位
判定・割込みベクタ生成回路５Ａは、図６，図７，図８
に例示されるような構成を有し、例えばデフォルト値
０，１，２，…，１２７を付与された１２８本の割込み
要求入力に対して、オア回路Ｏ1,アンド回路Ａ1 からな
る６４個の回路Ｃ100 〜Ｃ163 と、オア回路Ｏ2,セレク
タＳ1,アンド回路Ａ2 からなる３２個の回路Ｃ200 〜Ｃ
231 と、オア回路Ｏ3,セレクタＳ2,アンド回路Ａ3 から
なる１６個の回路Ｃ300 〜Ｃ315 と、オア回路Ｏ4,セレ
クタＳ3,アンド回路Ａ4 からなる８個の回路Ｃ40〜Ｃ47
と、オア回路Ｏ5,セレクタＳ4,アンド回路Ａ5 からなる
４個の回路Ｃ50〜Ｃ53（不図示）と、オア回路Ｏ6,セレ
クタＳ5,アンド回路Ａ6 からなる２個の回路Ｃ60〜Ｃ61
と、オア回路Ｏ7,セレクタＳ6,アンド回路Ａ7 からなる
回路Ｃ7 とからなる、７段の逆樹脂状の構成となってお
り、各段間は、バス接続されている。図中において、、
各段のセレクタＳ1 〜Ｓ6 は、それぞれの制御入力（オ
ア回路の上側の入力信号）が１のとき上（黒）側を選択
し、制御入力が０のとき下（白）側を選択するものとす
る。すなわち、回路Ｃ100 〜Ｃ163 では、１ビットから
なる割込み要求入力に応じて、それぞれのオア回路から
１ビットの出力を発生し、回路Ｃ200 〜Ｃ231 では、そ
れぞれのセレクタの１ビットの出力を下位とし、アンド
回路の１ビットの出力を上位とする２ビットの出力を発
生し、回路Ｃ300 〜Ｃ315 では、それぞれのセレクタの
２ビットの出力を下位とし、アンド回路の１ビットの出
力を上位とする３ビットの出力を発生する。以下、同様
にして、各段ごとに１ビットずつ増加して、最後に回路
Ｃ7 から１２８本の割り要求に対応する７ビットの出力
を割込みベクタとして出力する。例えば、いま、デフォ
ルト値２の割込み要求入力が１であり、他の割込み要求
入力が０があったときは、回路Ｃ100 のオア回路から０
を出力し、アンド回路から０を出力し、回路Ｃ101 のオ
ア回路から１を出力し、アンド回路から０を出力する。
次の段では、回路Ｃ200 のオア回路から１を出力し、ア
ンド回路から１を出力し、セレクタで下側が選択されて
０を出力するので、回路Ｃ200 のセレクタ出力０の上位
にアンド回路からの出力１を合わせて、２ビットの出力
１０を発生する。さらに次の段で、回路Ｃ300 のオア回
路から１を出力し、アンド回路から０を出力し、セレク
タで上側が選択されて１０が出力されるので、３ビット
の出力０１０を発生する。以下同様にして、回路Ｃ7 か
ら０００００１０を出力するので、これを番号３の割込
み要求に対応する割込みベクタとして図示されないプロ
セッサに与える。この場合、２より大きいデフォルト値
の割込み要求入力があったとき、例えばデフォルト値３
の割込み要求入力があっても、回路Ｃ102 において、ア
ンド回路の出力が０なので、出力される割込みベクタに
は変化がない。他のデフォルト値の割込み要求があった
場合（複数の割込み要求があった場合を含む）も同様で
ある。このように、デフォルト優先順位が最も高い割込
み要求入力に対応する割込みベクタが出力される。しか
しながら、２より小さいデフォルト値、例えばデフォル
ト値０または１の割込み要求があった場合は、デフォル
ト優先順位が高いので、出力される割込みベクタが変化
する。このように、図６，図７，図８の回路では、デフ
ォルト値による優先順位の判定と、割込みベクタの生成
とが同時に行なわれる。
判定・割込みベクタ生成回路５Ａは、図６，図７，図８
に例示されるような構成を有し、例えばデフォルト値
０，１，２，…，１２７を付与された１２８本の割込み
要求入力に対して、オア回路Ｏ1,アンド回路Ａ1 からな
る６４個の回路Ｃ100 〜Ｃ163 と、オア回路Ｏ2,セレク
タＳ1,アンド回路Ａ2 からなる３２個の回路Ｃ200 〜Ｃ
231 と、オア回路Ｏ3,セレクタＳ2,アンド回路Ａ3 から
なる１６個の回路Ｃ300 〜Ｃ315 と、オア回路Ｏ4,セレ
クタＳ3,アンド回路Ａ4 からなる８個の回路Ｃ40〜Ｃ47
と、オア回路Ｏ5,セレクタＳ4,アンド回路Ａ5 からなる
４個の回路Ｃ50〜Ｃ53（不図示）と、オア回路Ｏ6,セレ
クタＳ5,アンド回路Ａ6 からなる２個の回路Ｃ60〜Ｃ61
と、オア回路Ｏ7,セレクタＳ6,アンド回路Ａ7 からなる
回路Ｃ7 とからなる、７段の逆樹脂状の構成となってお
り、各段間は、バス接続されている。図中において、、
各段のセレクタＳ1 〜Ｓ6 は、それぞれの制御入力（オ
ア回路の上側の入力信号）が１のとき上（黒）側を選択
し、制御入力が０のとき下（白）側を選択するものとす
る。すなわち、回路Ｃ100 〜Ｃ163 では、１ビットから
なる割込み要求入力に応じて、それぞれのオア回路から
１ビットの出力を発生し、回路Ｃ200 〜Ｃ231 では、そ
れぞれのセレクタの１ビットの出力を下位とし、アンド
回路の１ビットの出力を上位とする２ビットの出力を発
生し、回路Ｃ300 〜Ｃ315 では、それぞれのセレクタの
２ビットの出力を下位とし、アンド回路の１ビットの出
力を上位とする３ビットの出力を発生する。以下、同様
にして、各段ごとに１ビットずつ増加して、最後に回路
Ｃ7 から１２８本の割り要求に対応する７ビットの出力
を割込みベクタとして出力する。例えば、いま、デフォ
ルト値２の割込み要求入力が１であり、他の割込み要求
入力が０があったときは、回路Ｃ100 のオア回路から０
を出力し、アンド回路から０を出力し、回路Ｃ101 のオ
ア回路から１を出力し、アンド回路から０を出力する。
次の段では、回路Ｃ200 のオア回路から１を出力し、ア
ンド回路から１を出力し、セレクタで下側が選択されて
０を出力するので、回路Ｃ200 のセレクタ出力０の上位
にアンド回路からの出力１を合わせて、２ビットの出力
１０を発生する。さらに次の段で、回路Ｃ300 のオア回
路から１を出力し、アンド回路から０を出力し、セレク
タで上側が選択されて１０が出力されるので、３ビット
の出力０１０を発生する。以下同様にして、回路Ｃ7 か
ら０００００１０を出力するので、これを番号３の割込
み要求に対応する割込みベクタとして図示されないプロ
セッサに与える。この場合、２より大きいデフォルト値
の割込み要求入力があったとき、例えばデフォルト値３
の割込み要求入力があっても、回路Ｃ102 において、ア
ンド回路の出力が０なので、出力される割込みベクタに
は変化がない。他のデフォルト値の割込み要求があった
場合（複数の割込み要求があった場合を含む）も同様で
ある。このように、デフォルト優先順位が最も高い割込
み要求入力に対応する割込みベクタが出力される。しか
しながら、２より小さいデフォルト値、例えばデフォル
ト値０または１の割込み要求があった場合は、デフォル
ト優先順位が高いので、出力される割込みベクタが変化
する。このように、図６，図７，図８の回路では、デフ
ォルト値による優先順位の判定と、割込みベクタの生成
とが同時に行なわれる。
【００５１】このように、この例によれば、ＩＦステー
ジの処理と、ＰＲＩステージの処理と、ＶＣＴステージ
の処理と、ＥＸＴステージの処理とをパイプライン処理
で行なうようにし、ＰＲＩステージで割込みレベルが最
高と判定された割込み要求によって、ＥＸＴステージで
プロセッサに割込み要因が出力されるようにするととも
に、ＰＲＩステージで割込み要因の優先度によって選択
された割込み要求に対して、ＥＸＴステージで割込み要
求入力に付されたデフォルト値によって、最も優先順位
が高いと判定された割込み要求によって、割込みベクタ
を生成するようにしたので、多数の割込み要求入力に対
して任意に付された割込みレベルの優先度によって選択
された、複数の割込み要求が競合する関係にある場合で
も、単一の割込み要求のみをプロセッサに入力すること
ができる。
ジの処理と、ＰＲＩステージの処理と、ＶＣＴステージ
の処理と、ＥＸＴステージの処理とをパイプライン処理
で行なうようにし、ＰＲＩステージで割込みレベルが最
高と判定された割込み要求によって、ＥＸＴステージで
プロセッサに割込み要因が出力されるようにするととも
に、ＰＲＩステージで割込み要因の優先度によって選択
された割込み要求に対して、ＥＸＴステージで割込み要
求入力に付されたデフォルト値によって、最も優先順位
が高いと判定された割込み要求によって、割込みベクタ
を生成するようにしたので、多数の割込み要求入力に対
して任意に付された割込みレベルの優先度によって選択
された、複数の割込み要求が競合する関係にある場合で
も、単一の割込み要求のみをプロセッサに入力すること
ができる。
【００５２】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、この発明
は、各ステージのパイプライン処理を、同数の複数クロ
ックごとに行なうようにしてもよい。
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、この発明
は、各ステージのパイプライン処理を、同数の複数クロ
ックごとに行なうようにしてもよい。
【００５３】
【発明の効果】以上説明したように、この発明の構成に
よれば、情報処理装置において、割込みフラグの保持
と、割込みレベルの判定と、割込み優先順位の判定並び
に割込みベクタ生成と、割込みベクタ出力とをパイプラ
イン処理する手段及び方法を備えたことにより、優先度
を付した割込み要求による多重割込み処理を行なう際
に、高い優先度を有する割込み要求に対する割込み応答
性を向上させ、プロセッサの割込み処理効率の改善を図
ることができる。また、この発明によれば、情報処理装
置において、割込みフラグの保持と、割込みレベルの判
定と、割込み優先順位の判定並びに割込みベクタ生成
と、割込みベクタ出力とをそれぞれ１クロックで動作し
てパイプライン処理する手段及び方法を備えたことによ
り、優先度を付した割込み要求に対して、高い優先度を
有する割込み要求に対する割込み応答性を向上するとと
もに、同じ優先度を有する割込み要求の競合を防止する
ことができる。
よれば、情報処理装置において、割込みフラグの保持
と、割込みレベルの判定と、割込み優先順位の判定並び
に割込みベクタ生成と、割込みベクタ出力とをパイプラ
イン処理する手段及び方法を備えたことにより、優先度
を付した割込み要求による多重割込み処理を行なう際
に、高い優先度を有する割込み要求に対する割込み応答
性を向上させ、プロセッサの割込み処理効率の改善を図
ることができる。また、この発明によれば、情報処理装
置において、割込みフラグの保持と、割込みレベルの判
定と、割込み優先順位の判定並びに割込みベクタ生成
と、割込みベクタ出力とをそれぞれ１クロックで動作し
てパイプライン処理する手段及び方法を備えたことによ
り、優先度を付した割込み要求に対して、高い優先度を
有する割込み要求に対する割込み応答性を向上するとと
もに、同じ優先度を有する割込み要求の競合を防止する
ことができる。
【図１】この発明の第１実施例である割込み制御装置の
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図２】同装置の制御動作を説明するタイミングチャー
トである。
トである。
【図３】同装置の各部の状態変化を示す状態推移図であ
る。
る。
【図４】この発明の第２実施例である割込み制御装置の
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図５】割込み要因の優先度を示すデフォルト値と、割
込み要求の優先度を示す割込みレベルとの関係を示す図
である。
込み要求の優先度を示す割込みレベルとの関係を示す図
である。
【図６】同装置におけるデフォルト割込み優先順位判定
・割込みベクタ生成回路の構成例を示す図（１）であ
る。
・割込みベクタ生成回路の構成例を示す図（１）であ
る。
【図７】同装置におけるデフォルト割込み優先順位判定
・割込みベクタ生成回路の構成例を示す図（２）であ
る。
・割込みベクタ生成回路の構成例を示す図（２）であ
る。
【図８】同装置におけるデフォルト割込み優先順位判定
・割込みベクタ生成回路の構成例を示す図（３）であ
る。
・割込みベクタ生成回路の構成例を示す図（３）であ
る。
【図９】従来の割込み制御装置の電気的構成を示すブロ
ック図である。
ック図である。
【図１０】同装置の制御動作を説明するタイミングチャ
ートである。
ートである。
【図１１】同装置の各部の状態変化を示す状態推移図で
ある。
ある。
１ 割込みフラグ保持回路（割込みフラグ保持手
段） ２ 割込みレベル保持回路（割込みレベル保持手
段） ３ 割込みレベル判定回路（割込みレベル判定手
段） ４ 割込み要因保持回路（割込みレベル判定手段） ５ 割込みベクタ生成回路（割込みベクタ生成手
段） ５Ａ デフォルト割込み優先順位判定・割込みベク
タ生成回路（デフォルト割込み優先順位判定・割込みベ
クタ生成手段） ６ 割込みベクタ保持回路（割込みベクタ出力手
段）
段） ２ 割込みレベル保持回路（割込みレベル保持手
段） ３ 割込みレベル判定回路（割込みレベル判定手
段） ４ 割込み要因保持回路（割込みレベル判定手段） ５ 割込みベクタ生成回路（割込みベクタ生成手
段） ５Ａ デフォルト割込み優先順位判定・割込みベク
タ生成回路（デフォルト割込み優先順位判定・割込みベ
クタ生成手段） ６ 割込みベクタ保持回路（割込みベクタ出力手
段）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−259158（ＪＰ，Ａ) 特開 平２−89149（ＪＰ，Ａ) 特開 昭57−161934（ＪＰ，Ａ) 特開 平１−269137（ＪＰ，Ａ) 特開 平３−22142（ＪＰ，Ａ) 特開 昭59−99553（ＪＰ，Ａ) 特開 昭51−138356（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/46 G06F 13/24 G06F 13/362 G06F 9/38
Claims (9)
- 【請求項１】 プロセッサに対する割込みを制御する割
込み制御装置において、 割込み要求入力ごとに割込み要因を示すフラグと該割込
み要求の優先度を示す割込みレベルとを保持する割込み
フラグ保持手段と、該保持された割込みレベル中最も優
先度が高いものを判定して該割込みレベルを持つ割込み
要因を保持するとともに、プロセッサに対して割込み要
求信号を出力する割込みレベル判定手段と、該保持され
た割込み要因に応じて割込みベクタを生成して保持する
割込みベクタ生成手段と、該保持された割込みベクタを
前記プロセッサに出力する割込みベクタ出力手段とを備
え、 前記各手段の処理をパイプライン処理するように構成さ
れていることを特徴とする情報処理装置。 - 【請求項２】 プロセッサに対する割込みを制御する割
込み制御装置において、 割込み要求入力ごとに割込み要因を示すフラグと該割込
み要求の優先度を示す割込みレベルとを保持する割込み
フラグ保持手段と、該保持された割込みレベル中最も優
先度が高いものを判定して該割込みレベルを持つ割込み
要因を保持するとともに、プロセッサに対して割込み要
求信号を出力する割込みレベル判定手段と、該保持され
た割込み要因に対して、割込み要求入力の順番を示すデ
フォルト値によって優先順位を判定するとともに、該優
先順位が最も高い割込み要因に応じて割込みベクタを生
成して保持するデフォルト優先順位判定・割込みベクタ
生成手段と、該保持された割込みベクタを前記プロセッ
サに出力する割込みベクタ出力手段とを備え、 前記各手段の処理をパイプライン処理するように構成さ
れていることを特徴とする情報処理装置。 - 【請求項３】 前記各手段がそれぞれ１クロックで動作
してパイプライン処理を行なうように構成されているこ
とを特徴とする請求項１又は２記載の情報処理装置。 - 【請求項４】 プロセッサが処理中の割込み要求の割込
みレベルを保持するとともに、プロセッサから割込み要
求受け付け許可信号が与えられたとき、処理が終了した
割込み要求の割込みレベルをクリアする割込みレベル保
持手段を備え、前記割込みレベル判定手段において、前
記割込みフラグ保持手段に保持された割込み要求の割込
みレベルのうち、前記割込みレベル保持手段に保持され
ている割込みレベルより低いものを除いて、最も優先度
が高いものを判定するように構成されていることを特徴
とする請求項１，２又は３記載の情報処理装置。 - 【請求項５】 前記デフォルト優先順位判定・割り込み
ベクタ生成手段が、隣接するデフォルト値を有する２つ
の割り込み要求入力の論理和を出力するオア回路と、該
２つの割り込み要求入力に対して優先順位が高い方の入
力を反転して論理積を出力するアンド回路とを有する回
路を割り込み要求入力のデフォルト値の順に配列してな
る第１の回路列と、 ２つの隣接する第１の回路のオア回路の出力の論理和を
出力するオア回路と、該２つの第１の回路のオア回路の
出力に対して優先順位が高い方の入力を反転して論理積
を出力するアンド回路と、該２つの第１の回路のアンド
回路の出力を優先順位が高い方の第１の回路のオア回路
の出力に応じて切り換えて出力するセレクタとからな
り、該アンド回路の出力を上位としセレクタの出力を下
位として並列に出力する回路を前記第１の回路列の出力
に順次接続してなる第２の回路列と、 ２つの隣接する前段の回路のオア回路の出力の論理和を
出力するオア回路と、該２つの前段の回路のオア回路の
出力に対して優先順位が高い方の入力を反転して論理積
を出力するアンド回路と、該２つの前段の回路のアンド
回路の出力を上位にセレクタの出力を下位にした出力を
優先順位が高い方の前段の回路のオア回路の出力に応じ
て切り換えて出力するセレクタとからなり、該アンド回
路の出力を上位としセレクタの出力を下位として並列に
出力する回路を前記第２の回路列の出力に対して順次逆
樹枝状に接続してなる回路群とからなり、 前記第１の回路列の入力に、順次デフォルト値の優先順
位が変化するように配列された割り込み要求入力列を接
続することによって、前記回路群の最終段の回路から前
記割り込み要求入力列中のデフォルト値の優先順位が最
も高い割り込み要求に対応する割り込みベクタを前記割
り込み要求入力列の入力数に対応するビット数の信号と
して出力するように構成されていることを特徴とする請
求項２，３又は４記載の情報処理装置。 - 【請求項６】 プロセッサに対する割込みを制御する割
込み制御方法において、 割込み要求入力ごとに割込み要因を示すフラグと該割込
み要求の優先度を示す割込みレベルとを保持する第１の
ステップと、該保持された割込みレベル中最も優先度が
高いものを判定して該割込みレベルを持つ割込み要因を
保持するとともに、プロセッサに対して割込み要求を出
力する第２のステップと、該保持された割込み要因に応
じて割込みベクタを生成して保持する第３のステップ
と、該保持された割込みベクタを前記プロセッサに出力
する第４のステップとを備え、 前記各ステップの処理をパイプライン処理で行なうこと
を特徴とする情報処理方法。 - 【請求項７】 プロセッサに対する割込みを制御する割
込み制御方法において、 割込み要求入力ごとに割込み要因を示すフラグと該割込
み要求の優先度を示す割込みレベルとを保持する第１の
ステップと、該保持された割込みレベル中最も優先度が
高いものを判定して該割込みレベルを持つ割込み要因を
保持するとともに、プロセッサに対して割込み要求を出
力する第２のステップと、該保持された割込み要因に対
して、割込み要求入力の順番を示すデフォルト値によっ
て優先順位を判定するとともに、該優先順位が最も高い
割込み要因に応じて割込みベクタを生成して保持する第
３のステップと、該保持された割込みベクタを前記プロ
セッサに出力する第４のステップとを備え、 前記各ステップの処理をパイプライン処理で行なうこと
を特徴とする情報処理方法。 - 【請求項８】 前記各ステップにおいてそれぞれ１クロ
ックで動作してパイプライン処理を行なうことを特徴と
する請求項６又は７記載の情報処理方法。 - 【請求項９】 プロセッサが処理中の割込み要求の割込
みレベルを保持するとともに、プロセッサから割込み要
求受け付け許可信号が与えられたとき、処理が終了した
割込み要求の割込みレベルをクリアし、前記第２のステ
ップにおいて、前記第１のステップで保持された割込み
要求の割込みレベルのうち、前記プロセッサが処理中の
割込み要求の割込みレベルより低いものを除いて、最も
優先度が高いものを判定するようにしたことを特徴とす
る請求項６，７又は８記載の情報処理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10023244A JP3097648B2 (ja) | 1998-02-04 | 1998-02-04 | 情報処理装置及び情報処理方法 |
| DE19904333A DE19904333B4 (de) | 1998-02-04 | 1999-02-03 | Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten |
| US09/243,781 US6269419B1 (en) | 1998-02-04 | 1999-02-03 | Information processing method and information processing apparatus having interrupt control function with priority orders |
| CNB99100521XA CN1202473C (zh) | 1998-02-04 | 1999-02-04 | 具有中断控制功能的信息处理方法和信息处理装置 |
| TW088101693A TW425507B (en) | 1998-02-04 | 1999-02-04 | Information processing method and information processing apparatus having interrupt control function with priority orders |
| KR10-1999-0003836A KR100453468B1 (ko) | 1998-02-04 | 1999-02-04 | 우선 순위를 가진 인터럽트 제어 기능을 구비한 정보 처리 방법 및 정보 처리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10023244A JP3097648B2 (ja) | 1998-02-04 | 1998-02-04 | 情報処理装置及び情報処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224201A JPH11224201A (ja) | 1999-08-17 |
| JP3097648B2 true JP3097648B2 (ja) | 2000-10-10 |
Family
ID=12105197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10023244A Expired - Fee Related JP3097648B2 (ja) | 1998-02-04 | 1998-02-04 | 情報処理装置及び情報処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6269419B1 (ja) |
| JP (1) | JP3097648B2 (ja) |
| KR (1) | KR100453468B1 (ja) |
| CN (1) | CN1202473C (ja) |
| DE (1) | DE19904333B4 (ja) |
| TW (1) | TW425507B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6425038B1 (en) * | 1999-09-28 | 2002-07-23 | Rockwell Automation Technologies, Inc. | Conversion of desk-top operating system for real-time control using installable interrupt service routines |
| DE10062995A1 (de) * | 2000-12-16 | 2002-07-11 | Micronas Gmbh | Unterbrecher-Steuereinrichtung |
| DE10062996B4 (de) * | 2000-12-16 | 2005-09-29 | Micronas Gmbh | Unterbrecher-Steuereinrichtung mit Prioritätsvorgabe |
| JP2002189603A (ja) * | 2000-12-19 | 2002-07-05 | Fujitsu Ltd | 計算機とその制御方法 |
| KR20030004763A (ko) * | 2001-07-06 | 2003-01-15 | 삼성전자 주식회사 | 인터럽트 처리장치 |
| GB2381890B (en) * | 2001-11-12 | 2003-10-29 | Mentor Graphics | Testing the interrupt sources of a microprocessor |
| GB2381891B (en) * | 2001-11-12 | 2003-10-29 | Mentor Graphics | Testing the interrupt priority levels in a microprocessor |
| US20030204655A1 (en) * | 2002-04-24 | 2003-10-30 | Schmisseur Mark A. | Prioritizing vector generation in interrupt controllers |
| GB2403822B (en) * | 2003-07-07 | 2006-05-10 | Advanced Risc Mach Ltd | Data processing apparatus and method for handling interrupts |
| US8984199B2 (en) * | 2003-07-31 | 2015-03-17 | Intel Corporation | Inter-processor interrupts |
| JP6266239B2 (ja) * | 2013-07-11 | 2018-01-24 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ |
| US9563431B2 (en) * | 2014-12-26 | 2017-02-07 | Intel Corporation | Techniques for cooperative execution between asymmetric processor cores |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349873A (en) * | 1980-04-02 | 1982-09-14 | Motorola, Inc. | Microprocessor interrupt processing |
| US4573118A (en) * | 1983-03-31 | 1986-02-25 | Fairchild Camera & Instrument Corporation | Microprocessor with branch control |
| CA1250667A (en) * | 1985-04-15 | 1989-02-28 | Larry D. Larsen | Branch control in a three phase pipelined signal processor |
| US5369767A (en) | 1989-05-17 | 1994-11-29 | International Business Machines Corp. | Servicing interrupt requests in a data processing system without using the services of an operating system |
| JPH05233318A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
| US5574934A (en) * | 1993-11-24 | 1996-11-12 | Intel Corporation | Preemptive priority-based transmission of signals using virtual channels |
-
1998
- 1998-02-04 JP JP10023244A patent/JP3097648B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-03 US US09/243,781 patent/US6269419B1/en not_active Expired - Lifetime
- 1999-02-03 DE DE19904333A patent/DE19904333B4/de not_active Expired - Fee Related
- 1999-02-04 KR KR10-1999-0003836A patent/KR100453468B1/ko not_active IP Right Cessation
- 1999-02-04 CN CNB99100521XA patent/CN1202473C/zh not_active Expired - Fee Related
- 1999-02-04 TW TW088101693A patent/TW425507B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6269419B1 (en) | 2001-07-31 |
| CN1202473C (zh) | 2005-05-18 |
| KR19990072432A (ko) | 1999-09-27 |
| CN1228561A (zh) | 1999-09-15 |
| DE19904333B4 (de) | 2007-10-04 |
| JPH11224201A (ja) | 1999-08-17 |
| KR100453468B1 (ko) | 2004-10-20 |
| TW425507B (en) | 2001-03-11 |
| DE19904333A1 (de) | 1999-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3097648B2 (ja) | 情報処理装置及び情報処理方法 | |
| EP0652514B1 (en) | Data processing apparatus handling plural divided interruptions | |
| US5233691A (en) | Register window system for reducing the need for overflow-write by prewriting registers to memory during times without bus contention | |
| JPH0348536B2 (ja) | ||
| JPH03109644A (ja) | マイクロコンピュータ | |
| JP3770203B2 (ja) | クロスバの高速化方法及びクロスバの高速化方式 | |
| US5203006A (en) | System for selecting next instruction address between unit incremented address and address from table specified by operating condition signals | |
| TW200302979A (en) | Context scheduling | |
| JP2002055814A (ja) | 適切な発行先に命令を発行する命令発行装置 | |
| JPS6041138A (ja) | 割込み制御装置 | |
| JPH08314757A (ja) | ブレイクポイントの組合せが確認された時命令プログラムの実行を停止する手段を備える集積回路 | |
| US8060729B1 (en) | Software based data flows addressing hardware block based processing requirements | |
| JP3526773B2 (ja) | マルチプロセッサ装置およびその制御方法 | |
| JP2001344100A (ja) | 複数のフラグレジスタを備えた中央演算処理装置 | |
| JP3211750B2 (ja) | 情報処理装置及びパイプライン処理方法 | |
| US20040015676A1 (en) | Sharing of a logic operator having a work register | |
| JPH1124942A (ja) | マイクロコンピュータ | |
| JPS60105050A (ja) | パイプライン制御方式 | |
| US6684286B1 (en) | High-speed block transfer circuit | |
| JP3317150B2 (ja) | 情報処理装置 | |
| JP2636192B2 (ja) | 情報処理装置 | |
| JPH08171491A (ja) | ディスパッチされた制御転送命令状態に基づきより高速で命令を先取りするための方法及び装置 | |
| JPH10334081A (ja) | リストベクトル処理装置 | |
| JPS6223892B2 (ja) | ||
| JP2003131890A (ja) | 割込み制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |