DE19904333A1 - Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten - Google Patents
Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit PrioritätswertigkeitenInfo
- Publication number
- DE19904333A1 DE19904333A1 DE19904333A DE19904333A DE19904333A1 DE 19904333 A1 DE19904333 A1 DE 19904333A1 DE 19904333 A DE19904333 A DE 19904333A DE 19904333 A DE19904333 A DE 19904333A DE 19904333 A1 DE19904333 A1 DE 19904333A1
- Authority
- DE
- Germany
- Prior art keywords
- interrupt
- level
- processor
- circuit
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
Abstract
Es wird eine Unterbrechungssteuerungsvorrichtung in einer Informationsverarbeitungsvorrichtung zum Steuern von Unterbrechungsanforderungs-Eingangssignalen in bezug auf einen Prozessor (7) geschaffen. Diese Unterbrechungssteuerungsvorrichtung enthält eine Unterbrechungsmerker-Halteschaltung (1) zum Halten mehrerer Merker (8¶1¶, 8¶2¶, ..., 8¶x¶) die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeit der Unterbrechungsanforderungs-Eingangssignale darstellen; eine Unterbrechungsebenen-Beurteilungsschaltung (3) zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um auf diese Weise den Unterbrechungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an den Prozessor (7) der Informationsverarbeitungsvorrichtung; eine Unterbrechungsvektor-Erzeugungsschaltung (5) zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; sowie eine Unterbrechungsvektor-Ausgabeschaltung zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor (7). Die Verarbeitungsoperation zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor (7) werden durch sämtliche Schaltungen in der Art einer Pipelineverarbeitung ausgeführt. Wenn eine Unterbrechungsanforderung mit ...
Description
Die vorliegende Erfindung bezieht sich allgemein auf ein
Informationsverarbeitungsverfahren und auf eine Informa
tionsverarbeitungsvorrichtung. Insbesondere ist die
vorliegende Erfindung auf ein Unterbrechungssteuerungs
verfahren und auf eine Informationsverarbeitungsvorrich
tung gerichtet, die mehrere Unterbrechungsanforderungen
dadurch steuern, daß sie auf diese Unterbrechungsanforde
rungen Prioritätswertigkeiten oder Prioritätsgrade anwen
den.
Wenn während der Ausführung einer Hauptprozeßoperation
durch einen Prozessor ein Unterbrechungsprozeß auftritt,
unterbricht dieser Prozessor vorübergehend die gerade
ausgeführte Hauptprozeßoperation und führt den Unterbre
chungsprozeß aus. Da der Prozessor nicht mehrere Unter
brechungen gleichzeitig ausführen kann, muß er in dem
Fall, in dem mehrere Unterbrechungen erzeugt werden, eine
Unterbrechungssteuerung derart aus führen, daß der Prozes
sor auf diese mehreren Unterbrechungen Prioritätswertig
keiten oder Prioritätsgrade anwendet und dann sequentiell
die Unterbrechungsprozesse mit den höheren Prioritätswer
tigkeiten ausführt.
Eine typische von einer herkömmlichen Informationsverar
beitungsvorrichtung ausgeführte Unterbrechungsprozeßope
ration wird dann wie folgt beschrieben: Fig. 9 ist ein
Blockschaltplan, der eine Anordnung einer herkömmlichen
Unterbrechungssteuerungsvorrichtung darstellt. Fig. 10
ist ein Zeitablaufplan, der eine von dieser herkömmlichen
Unterbrechungssteuerungsvorrichtung ausgeführte Steuer
operation erläutert. Fig. 11 ist ein Zustandsübergangs
diagramm, das die Zustandsänderungen in den jeweiligen
Grundanordnungseinheiten dieser herkömmlichen Unterbre
chungssteuerungsvorrichtung zeigt.
Wie Fig. 9 zeigt, enthält die herkömmliche Unterbre
chungssteuerungsvorrichtung im wesentlichen eine Unter
brechungsmerker-Halteschaltung 11, eine Unterbre
chungsebenen-Halteschaltung 12, eine Unterbrechungsebe
nen-Beurteilungsschaltung 13, eine Unterbrechungsfaktor-
Halteschaltung 14, eine Unterbrechungsvektor-Erzeugungs
schaltung 15 sowie eine Unterbrechungsvektor-Halteschal
tung 16. Wenn eine Unterbrechungsanforderung eingegeben
wird, setzt die Unterbrechungsmerker-Halteschaltung 11
entsprechend der eingegebenen Unterbrechungsanforderung
einen Merker und hält weiterhin eine Unterbrechungsebene.
Die Unterbrechungsebenen-Halteschaltung 12 hält eine
Unterbrechungsebene einer Unterbrechungsanforderung, die
gerade von einem Prozessor ausgeführt wird. Die Unterbre
chungsebenen-Beurteilungsschaltung 13 beurteilt unter den
in der Unterbrechungsmerker-Halteschaltung 11 gehaltenen
Unterbrechungsebenen die Unterbrechungsebene mit einer
höchsten Prioritätswertigkeit und gibt einen dementspre
chenden Unterbrechungsfaktor aus. Die Unterbrechungsfak
tor-Halteschaltung 14 hält den von der Unterbrechungsebe
nen-Beurteilungsschaltung 13 ausgegebenen Unterbrechungs
faktor. Die Unterbrechungsvektor-Erzeugungsschaltung 15
erzeugt den Unterbrechungsvektor, der als Antwort auf den
von der Unterbrechungsebenen-Beurteilungsschaltung 13
ausgegebenen Unterbrechungsfaktor eine Unterbrechungsart
anzeigt. Die Unterbrechungsvektor-Halteschaltung 16 hält
den erzeugten Unterbrechungsvektor und gibt den gehalte
nen Unterbrechungsvektor an den Prozessor 17 aus.
Als nächstes wird die in der obenerläuterten herkömmli
chen Informationsverarbeitungsvorrichtung ausgeführte
Unterbrechungsverarbeitungsoperation mit Bezug auf die
Fig. 9 bis 11 beschrieben. Da diese Unterbrechungsverar
beitungsoperation sequentiell jeweils nach einem Zyklus
eines Takts CLK voranschreitet, werden die Zustandsände
rungen der jeweiligen Schaltungen bezüglich der Unterbre
chungsverarbeitungsoperationen während 19 Zyklen erläu
tert. In der Zeichnung bezeichnet eine IF-Stufe (eine
Unterbrechungsmerker-Haltestufe) einen Operationszyklus
der Unterbrechungsmerker-Halteschaltung 11; eine PRI-
Stufe (eine Unterbrechungsebenen-Beurteilungsstufe) zeigt
einen Betriebszyklus der Unterbrechungsebenen-Beurtei
lungsschaltung 13; eine VCT-Stufe (eine Unterbrechungs
vektor-Erzeugungsstufe) stellt einen Operationszyklus der
Unterbrechungsvektor-Erzeugungsschaltung 15 dar; und eine
EXT-Stufe (eine Unterbrechungsvektor-Ausgabestufe) be
zeichnet einen Operationszyklus der Unterbrechungsvektor-
Halteschaltung 16. Es ist selbstverständlich, daß die
Symbole "pri0" bis "pri7" Unterbrechungsprioritätswertig
keiten (Unterbrechungsprioritätsgrade) zeigen und daß
zwischen diesen Unterbrechungsprioritätswertigkeiten
folgende Beziehung definiert ist:
pri0 < pri1 < pri2 < pri3 < pri4 < pri5 < pri6 < pri7.
pri0 < pri1 < pri2 < pri3 < pri4 < pri5 < pri6 < pri7.
Die Unterbrechungsverarbeitungsoperationen der herkömmli
chen Informationsverarbeitungsvorrichtung werden entspre
chend den folgenden Zyklen ausgeführt:
Nunmehr unter der Voraussetzung, daß in irgendeinem der
Unterbrechungsanforderungseingänge INT-0 bis INT-x eine
Unterbrechungsanforderung mit einer Prioritätswertigkeit
"pri7" ausgegeben wird, wird unter der Bedingung, daß der
gesamte Inhalt der Unterbrechungsmerker-Halteschaltung 11
und der gesamte Inhalt der Unterbrechungsebenen-Halte
schaltung 12 gelöscht sind, in der IF-Stufe ein Merker
für die Unterbrechungsmerker-Halteschaltung 11 gesetzt
(dieser Zustand ist als "IF7" bezeichnet).
Als nächstes wird in der PRI-Stufe die in der Unterbre
chungsmerker-Halteschaltung 11 gehaltene Unterbre
chungsebene gelesen und die gelesene Unterbrechungsebene
durch die Unterbrechungsebenen-Beurteilungsschaltung 13
beurteilt. Da die Prioritätswertigkeit pri7 die höchste
Wertigkeit ist, wird zu dem momentanen Zeitpunkt, zu dem
nur eine Unterbrechungsanforderung ausgegeben wird, der
Unterbrechungsfaktor von pri7 in der Unterbrechungsfak
tor-Halteschaltung 14 gehalten, wobei außerdem über eine
Unterbrechungsanforderungs-Signalleitung INTRQ eine auf
pri7 beruhende Unterbrechungsanforderung "REQ" von der
Unterbrechungsebenen-Beurteilungsschaltung 13 an den
Prozessor 17 ausgegeben wird (dieser Zustand ist als
"PRI7" bezeichnet). Da zu diesem Zeitpunkt eine Unterbre
chungsanforderung mit einer Prioritätswertigkeit "pri6"
ausgegeben wird, wird in der IF-Stufe ein Merker für die
Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser
Zustand ist als "IF6" bezeichnet).
Während von der Unterbrechungsebenen-Beurteilungsschal
tung 13 die auf pri7 beruhende Unterbrechungsanforderung
REQ an den Prozessor 17 ausgegeben wird, wird dieser
Prozessor 17 in einen Zustand versetzt, in dem er die auf
pri7 beruhende Unterbrechungsanforderung REQ zurückweist.
Zu diesem Zeitpunkt erzeugt die Unterbrechungsvektor-
Erzeugungsschaltung 15 in einer VCT-Stufe über den von
der Unterbrechungsfaktor-Halteschaltung 14 gelesenen
Unterbrechungsfaktor einen Unterbrechungsvektor, wobei
der erzeugte Unterbrechungsvektor von pri7 in der Unter
brechungsvektor-Halteschaltung 16 gehalten wird (dieser
Zustand ist als "VCT7" bezeichnet). Da in der IF-Stufe
eine Unterbrechungsanforderung mit einer Prioritätswer
tigkeit von "pri5" ausgegeben wird, wird außerdem ein
Merker für die Unterbrechungsmerker-Halteschaltung 11
gesetzt (dieser Zustand ist als "IF5" bezeichnet).
Während nachfolgend von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri7 beruhende Unterbrechungs
anforderung REQ an den Prozessor 17 ausgegeben wird, wird
dieser Prozessor 17 in den Zustand versetzt, in dem er
die auf pri7 beruhende Unterbrechungsanforderung REQ
zurückweist. Zu diesem Zeitpunkt wird der in der Unter
brechungsvektor-Halteschaltung 16 gehaltene auf pri7
beruhende Unterbrechungsvektor in einer EXT-Stufe in eine
Unterbrechungsvektor-Signalleitung INTLV gelesen (dieser
Zustand ist als "EXT7" bezeichnet). Da in der IF-Stufe
eine Unterbrechungsanforderung mit einer Prioritätswer
tigkeit von "pri4" ausgegeben wird, wird außerdem ein
Merker für die Unterbrechungsmerker-Halteschaltung 11
gesetzt (dieser Zustand ist als "IF4" bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri7 beruhende Unterbrechungs
anforderung REQ ausgegeben, während weiterhin ein in der
Unterbrechungsvektor-Halteschaltung 16 gehaltener auf
pri7 beruhender Unterbrechungsvektor gelesen wird. Da der
Prozessor 17 eine Unterbrechungsprozeßoperation ausführen
kann, kann dieser Prozessor 17 eine Unterbrechungsanfor
derung REQ in bezug auf diese Unterbrechung annehmen. Da
zu diesem Zeitpunkt die auf der Prioritätswertigkeit von
"pri1" beruhende Unterbrechungsanforderung ausgegeben
wird, wird in der 1-F-Stufe ein Merker für die Unterbre
chungsmerker-Halteschaltung 11 gesetzt (dieser Zustand
ist als "IF1" bezeichnet).
Nachfolgend wird von der Unterbrechungs ebenen-Beurtei
lungsschaltung 13 die auf pri7 beruhende Unterbrechungs
anforderung REQ ausgegeben, während außerdem der in der
Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri7
beruhende Unterbrechungsvektor gelesen wird. Der Prozes
sor 17 tastet den auf pri7 beruhenden Unterbrechungsvek
tor ab, um den abgetasteten Unterbrechungsvektor zu einem
Ziel zu verzweigen. Der Prozessor 17 beginnt einen Unter
brechungsdienst von pri7 dadurch, daß er eine Unterbre
chungsprozeßoperation in einer Unterbrechungsprozeßrou
tine ausführt, und gibt weiterhin über eine Unterbre
chungsbestätigungs-Signalleitung INTAK eine Unterbre
chungsbestätigung AK an die Unterbrechungsmerker-Halte
schaltung 11 zurück. Im Ergebnis wird der in der Unter
brechungsmerker-Halteschaltung 11 gehaltene auf pri7
beruhende Unterbrechungsmerker gelöscht, während außerdem
die in der Unterbrechungsebenen-Halteschaltung 12 gehal
tene Unterbrechungsebene mit der Prioritätswertigkeit von
pri7 gelöscht wird. Da zu diesem Zeitpunkt in der IF-
Stufe eine Unterbrechungsanforderung mit einer Priori
tätswertigkeit von "pri3" ausgegeben wird, wird ein
Merker für die Unterbrechungsmerker-Halteschaltung 11
gesetzt (dieser Zustand ist als "IF3" bezeichnet).
Die Unterbrechungsebenen der Unterbrechungsanforderungen
werden bis auf die auf pri7 beruhende Unterbrechungsan
forderung von der Unterbrechungsmerker-Halteschaltung 11
gelesen, wobei diese gelesenen Unterbrechungsebenen dann
durch die Unterbrechungsebenen-Beurteilungsschaltung 13
beurteilt werden. Da die Prioritätswertigkeit von pri1
die höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri1 in der Unterbrechungsfaktor-Halte
schaltung 14 gehalten, während weiterhin von der Unter
brechungsebenen-Beurteilungsschaltung 13 eine auf pri1
beruhende Unterbrechungsanforderung REQ ausgegeben wird
(dieser Zustand ist als "PRI1" bezeichnet). Der Prozessor
17 setzt den Dienst der auf pri7 beruhenden Unterbrechung
fort. Da zu diesem Zeitpunkt keine Unterbrechungsanforde
rung ausgegeben wird, wird der Zustand der Unterbre
chungsmerker-Halteschaltung 11 in der IF-Stufe nicht
geändert (dieser Zustand ist als "IF" bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri1 beruhende Unterbrechungs
anforderung REQ an den Prozessor 17 ausgegeben, während
außerdem durch die Unterbrechungsvektor-Erzeugungsschal
tung 15 ein Unterbrechungsvektor erzeugt wird, der auf
dem von der Unterbrechungsfaktor-Halteschaltung 14 gele
senen Unterbrechungsvektor beruht. Der auf pri1 beruhende
erzeugte Unterbrechungsvektor wird dann in der Unterbre
chungsvektor-Halteschaltung 16 gehalten (dieser Zustand
ist als "VCT1" bezeichnet). Da zu diesem Zeitpunkt eine
Unterbrechungsanforderung mit einer Prioritätswertigkeit
von "pri0" ausgegeben wird, wird in der IF-Stufe ein
Merker für die Unterbrechungsmerker-Halteschaltung 11
gesetzt (dieser Zustand ist als "IF0" bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri1 beruhende Unterbrechungs
anforderung REQ ausgegeben, während außerdem der in der
Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri1
beruhende Unterbrechungsvektor gelesen wird (dieser
Zustand ist als "TXT1" bezeichnet). Der Prozessor 17
setzt einen der Unterbrechung von pri7 entsprechenden
Dienst fort. Da zu diesem Zeitpunkt eine Unterbrechungs
anforderung mit einer Prioritätswertigkeit von "pri2"
ausgegeben wird, wird in der IF-Stufe ein Merker für die
Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser
Zustand ist als "IF2" bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri1 beruhende Unterbrechungs
anforderung REQ ausgegeben, während außerdem der in der
Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri1
beruhende Unterbrechungsvektor gelesen wird. Da der
Prozessor 17 zu dem Unterbrechungsprozeß fähig ist, kann
der Prozessor 17 die Unterbrechungsanforderung REQ in
bezug auf die Unterbrechung von pri1 annehmen. Da die
Unterbrechungsanforderung nicht ausgegeben wird, wird der
Zustand der Unterbrechungsmerker-Halteschaltung 11 danach
in der IF-Stufe nicht geändert (dieser Zustand ist als
"IF" bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri1 beruhende Unterbrechungs
anforderung REQ ausgegeben, während außerdem der auf pri1
beruhende Unterbrechungsvektor in der Unterbrechungsvek
tor-Halteschaltung 16 gelesen wird. Der Prozessor 17
tastet den auf pri1 beruhenden Unterbrechungsvektor ab,
um einen Unterbrechungsdienst von pri1 zu beginnen. Der
Prozessor gibt über die Unterbrechungsbestätigungs-Si
gnalleitung INTAK eine Unterbrechungsbestätigung AK an
die Unterbrechungsmerker-Halteschaltung 11 zurück. Im
Ergebnis wird der in der Unterbrechungsmerker-Halteschal
tung 11 gehaltene auf pri1 beruhende Unterbrechungsmerker
gelöscht, während außerdem die in der Unterbrechungsebe
nen-Halteschaltung 12 gehaltene Unterbrechungsebene mit
der Prioritätswertigkeit von pri1 gelöscht wird.
Während in diesem Zyklus von der Unterbrechungsebenen-
Beurteilungsschaltung 13 die auf pri0 beruhende Unterbre
chungsanforderung REQ an den Prozessor 17 ausgegeben
wird, führt dieser Prozessor 17 den Unterbrechungsdienst
von pri1 fort. Die Unterbrechungsebenen der auf pri1
beruhenden Unterbrechungsanforderung werden von der
Unterbrechungsmerker-Halteschaltung 11 gelesen, wobei
diese gelesenen Unterbrechungsebenen dann durch die
Unterbrechungsebenen-Beurteilungsschaltung 13 beurteilt
werden. Da die Prioritätswertigkeit von pri0 die höchste
(oberste) Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri0 in der Unterbrechungsfaktor-Halte
schaltung 14 gehalten (dieser Zustand ist als "PRI0"
bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri0 beruhende Unterbrechungs
anforderung REQ an den Prozessor 17 ausgegeben, wobei der
Prozessor 17 außerdem den Unterbrechungsdienst von pri1
fortführt. Der Unterbrechungsvektor wird auf der Grund
lage des von der Unterbrechungsfaktor-Halteschaltung 14
gelesenen Unterbrechungsfaktors erzeugt, wobei der er
zeugte Unterbrechungsvektor von pri0 dann in der Unter
brechungsvektor-Halteschaltung 16 gehalten wird (dieser
Zustand ist als "VCT0" bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri0 beruhende Unterbrechungs
anforderung REQ an den Prozessor 17 ausgegeben, wobei der
Prozessor 17 außerdem den Unterbrechungsdienst von pri1
fortsetzt. Es wird der in der Unterbrechungsvektor-Halte
schaltung 16 gehaltene Unterbrechungsvektor von pri0
gelesen (dieser Zustand ist als "EXT0" bezeichnet).
Nachfolgend wird von der Unterbrechungsebenen-Beurtei
lungsschaltung 13 die auf pri0 beruhende Unterbrechungs
anforderung REQ an den Prozessor 17 ausgegeben, wobei der
Prozessor 17 außerdem den Unterbrechungsdienst von pri1
fortsetzt. Es wird der in der Unterbrechungsvektor-Halte
schaltung 16 gehaltene Unterbrechungsvektor von pri0
gelesen.
Nachfolgend wird in diesem Zyklus von der Unterbre
chungsebenen-Beurteilungsschaltung 13 die auf pri0 beru
hende Unterbrechungsanforderung REQ ausgegeben, wobei der
Prozessor 17 außerdem die Unterbrechungsprozeßoperation
ausführen kann. Im Ergebnis kann der Prozessor 17 die
Unterbrechungsanforderung REQ in bezug auf die Unterbre
chung von pri0 annehmen. Außerdem wird der in der Unter
brechungsvektor-Halteschaltung 16 gehaltene gelesene
Vektor von pri0 gelesen.
Nachfolgend wird in diesem Zyklus von der Unterbre
chungsebenen-Beurteilungsschaltung 13 die auf pri0 beru
hende Unterbrechungsanforderung REQ ausgegeben, während
außerdem der in der Unterbrechungsvektor-Halteschaltung
16 gehaltene auf pri0 beruhende Unterbrechungsvektor
gelesen wird. Der Prozessor 17 tastet den auf pri0 beru
henden Unterbrechungsvektor ab, um einen Unterbrechungs
dienst von pri0 zu beginnen, während er weiterhin eine
Unterbrechungsbestätigung AK an die Unterbrechungsvektor-
Halteschaltung 11 zurückgibt. Im Ergebnis wird der in der
Unterbrechungsmerker-Halteschaltung 11 gehaltene auf pri0
beruhende Unterbrechungsmerker gelöscht, wobei außerdem
die in der Unterbrechungsebenen-Halteschaltung 12 gehal
tene Unterbrechungsebene mit der Prioritätswertigkeit von
pri0 gelöscht wird.
In diesem Zyklus wird von der Unterbrechungsebenen-Beur
teilungsschaltung 13 die auf pri2 beruhende Unterbre
chungsanforderung REQ an den Prozessor 17 ausgegeben,
wobei der Prozessor 17 außerdem den Unterbrechungsdienst
von pri0 fortfuhrt. Von der Unterbrechungsmerker-Halte
schaltung 11 werden die Unterbrechungsebenen der Unter
brechungsanforderungen mit Ausnahme der auf pri0 beruhen
den Unterbrechungsanforderung gelesen, wobei diese gele
senen Unterbrechungsebenen dann durch die Unterbre
chungsebenen-Beurteilungsschaltung 13 beurteilt werden.
Da die Prioritätswertigkeit von pri2 die höchste Priori
tätswertigkeit ist, wird der Unterbrechungsfaktor von
pri2 in der Unterbrechungsfaktor-Halteschaltung 14 gehal
ten (dieser Zustand ist als "PRI2" bezeichnet).
Nachfolgend wird in diesem Zyklus von der Unterbre
chungsebenen-Beurteilungsschaltung 13 die auf pri2 beru
hende Unterbrechungsanforderung REQ an den Prozessor 17
ausgegeben, wobei der Prozessor 17 außerdem den Unterbre
chungsdienst von pri0 fortführt. Der Unterbrechungsvektor
wird auf der Grundlage des von der Unterbrechungsfaktor-
Halteschaltung 14 gelesenen Unterbrechungsfaktors er
zeugt, wobei der erzeugte Unterbrechungsvektor von pri2
dann in der Unterbrechungsvektor-Halteschaltung 16 gehal
ten wird (dieser Zustand ist als "VCT2" bezeichnet).
Die obenerläuterte - herkömmliche Informationsverarbei
tungsvorrichtung besitzt jedoch ein Problem dahingehend,
daß sich die charakteristische Unterbrechungsantwort in
bezug auf die Unterbrechungsanforderungen mit den hohen
Prioritätswertigkeiten verschlechtert.
Dies hat folgende Ursache. Wenn in dieser herkömmlichen
Informationsverarbeitungsvorrichtung der Unterbrechungs
faktor angelegt wird, beurteilt die Unterbrechungssteue
rungsvorrichtung die Prioritätswertigkeiten. Zu der Zeit,
zu der durch die Unterbrechungssteuerungsvorrichtung die
Beurteilung der Prioritätswertigkeiten ausgeführt wird,
gibt diese Unterbrechungssteuerungsvorrichtung das Unter
brechungsanforderungssignal an den Prozessor aus und
erzeugt danach den Unterbrechungsvektor. Damit zu diesem
Zeitpunkt die Unterbrechungsprioritätswertigkeiten nicht
geändert werden, wird der Unterbrechungszustand aufrecht
erhalten. Da der Unterbrechungszustand aufrecht erhalten
wird, kann die entsprechende Beziehung zwischen den
eingegebenen Unterbrechungsanforderungen und den ausgege
benen Unterbrechungsvektoren hergestellt werden. Außerdem
brauchen die Beurteilung der Prioritätswertigkeiten und
die Erzeugung der Unterbrechungsvektoren nicht innerhalb
eines Takts ausgeführt zu werden.
Jedoch kann selbst dann, wenn eine solche nach dem Defi
nieren des Unterbrechungsfaktors angelegte Unterbrechung
eine höhere Prioritätswertigkeit als die des definierten
Unterbrechungsfaktors besitzt, die zuerst erwähnte Unter
brechung mit der höheren Prioritätswertigkeit nicht
angenommen werden, bis die einmal definierte Unterbre
chung von dem Prozessor angenommen ist. Folglich ent
spricht der durch den Prozessor abgetastete Unterbre
chungsvektor dem Unterbrechungsvektor zu der Zeit, zu der
die Unterbrechungssteuerungsvorrichtung das Unterbre
chungsanforderungssignal für den Prozessor ausgegeben
hat, bevor der Prozessor diesen Unterbrechungsvektor
abtastet. Somit tritt das Problem auf.
Die vorliegende Erfindung wurde gemacht, um das obenbe
schriebene Problem zu lösen, wobei ihre Aufgabe daher in
der Schaffung eines Informationsverarbeitungsverfahrens
und einer Informationsverarbeitungsvorrichtung besteht,
die eine in bezug auf einen Unterbrechungsfaktor mit
einer hohen Prioritätswertigkeit charakteristische Unter
brechungsantwort erhöhen können.
Um die obengenannte Aufgabe zu lösen, ist gemäß einem
ersten Aspekt der vorliegenden Erfindung ein Unterbre
chungssteuerungsverfahren durch ein Unterbrechungssteue
rungsverfahren gekennzeichnet, das in einem Informations
verarbeitungsverfahren verwendet wird, das enthält:
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Erzeugen eines Unter brechungsvektors als Antwort auf den gehaltenen Unterbre chungsfaktor; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
der erste bis vierte Schritt in der Art einer Pipelineverarbeitung ausgeführt werden, um die Unterbre chungsanforderungen in bezug auf den Prozessor zu steu ern, wodurch der Prozessor, wenn eine Unterbrechungsan forderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Erzeugen eines Unter brechungsvektors als Antwort auf den gehaltenen Unterbre chungsfaktor; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
der erste bis vierte Schritt in der Art einer Pipelineverarbeitung ausgeführt werden, um die Unterbre chungsanforderungen in bezug auf den Prozessor zu steu ern, wodurch der Prozessor, wenn eine Unterbrechungsan forderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
Außerdem ist ein Unterbrechungs steuerungsverfahren gemäß
einem zweiten Aspekt der vorliegenden Erfindung durch ein
Unterbrechungssteuerungsverfahren gekennzeichnet, das in
einem Informationsverarbeitungsverfahren verwendet wird,
das enthält:
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben der Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Beurteilen der Priori tätswertigkeiten auf der Grundlage von Standardwerten, die Sequenznummern der Unterbrechungsanforderungs-Ein gangssignale in bezug auf die gehaltenen Unterbrechungs faktoren angeben, und außerdem zum Erzeugen eines Unter brechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um somit den erzeugten Unterbrechungsvektor zu halten; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektor an den Prozessor; wobei:
der erste bis vierte Schritt zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor in der Art einer Pipelineverarbeitung ausgeführt werden, wodurch der Prozessor, wenn eine Unterbrechungsanforde rung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unter brechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben der Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Beurteilen der Priori tätswertigkeiten auf der Grundlage von Standardwerten, die Sequenznummern der Unterbrechungsanforderungs-Ein gangssignale in bezug auf die gehaltenen Unterbrechungs faktoren angeben, und außerdem zum Erzeugen eines Unter brechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um somit den erzeugten Unterbrechungsvektor zu halten; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektor an den Prozessor; wobei:
der erste bis vierte Schritt zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor in der Art einer Pipelineverarbeitung ausgeführt werden, wodurch der Prozessor, wenn eine Unterbrechungsanforde rung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unter brechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
Weiterhin werden der erste bis vierte Schritt in dem in
dem ersten oder zweiten Aspekt dargestellten Unterbre
chungssteuerungsverfahren in jedem Takt in der Art einer
Pipelineverarbeitung ausgeführt.
Außerdem enthält dieses Unterbrechungssteuerungsverfahren
weiter
einen fünften Schritt zum Halten einer Unterbre chungsebene einer Unterbrechungsanforderung, die durch den Prozessor gerade bearbeitet wird, und außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungs an forderung, die durch den Prozessor bearbeitet wurde, zu der Zeit, zu der ein Unterbrechungsanforderungs-Bestäti gungssignal von dem Prozessor angelegt wird; wobei:
in dem zweiten Schritt unter den mehreren Unter brechungsanforderungen mit den Unterbrechungsebenen, die in dem ersten Schritt gehalten werden, mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor verarbeitet wird, die Unterbrechungsanforderung mit einer höchsten Prioritäts wertigkeit beurteilt wird.
einen fünften Schritt zum Halten einer Unterbre chungsebene einer Unterbrechungsanforderung, die durch den Prozessor gerade bearbeitet wird, und außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungs an forderung, die durch den Prozessor bearbeitet wurde, zu der Zeit, zu der ein Unterbrechungsanforderungs-Bestäti gungssignal von dem Prozessor angelegt wird; wobei:
in dem zweiten Schritt unter den mehreren Unter brechungsanforderungen mit den Unterbrechungsebenen, die in dem ersten Schritt gehalten werden, mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor verarbeitet wird, die Unterbrechungsanforderung mit einer höchsten Prioritäts wertigkeit beurteilt wird.
Weiter ist eine Unterbrechungssteuerungsvorrichtung gemäß
einem dritten Aspekt der vorliegenden Erfindung zum Lösen
der obenbeschriebenen Aufgabe durch eine Unterbrechungs
steuerungsvorrichtung gekennzeichnet, die in einer Infor
mationsverarbeitungsvorrichtung verwendet wird, die ent
hält: eine Unterbrechungsmerker-Halteeinrichtung zum
Halten mehrerer Merker, die die Unterbrechungsfaktoren in
bezug auf die jeweiligen Unterbrechungsanforderungs-Ein
gangssignale anzeigen, und außerdem zum Halten mehrerer
Unterbrechungsebenen, die die Prioritätswertigkeiten der
Unterbrechungsanforderungs-Eingangssignale darstellen;
eine Unterbrechungsebenen-Beurteilungseinrichtung zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor der Informationsverarbeitungsvorrichtung;
eine Unterbrechungsvektor-Erzeugungseinrichtung zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; und
eine Unterbrechungsvektor-Erzeugungseinrichtung zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
die Verarbeitungsoperationen zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor durch alle Einrichtungen in der Art einer Pipelineverar beitung ausgeführt werden, wobei der Prozessor dann, wenn eine Unterbrechungsanforderung mit einer höheren Unter brechungsebene als der einer Unterbrechungsanforderung, die gerade verarbeitet wird, ausgegeben wird, die Unter brechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in der Unterbrechungsebenen-Beurteilungseinrichtung gehaltene Unterbrechungsebene löscht und dann die Unterbrechungs prozeßoperation für die niedrigere Unterbrechungsebene neu startet.
eine Unterbrechungsebenen-Beurteilungseinrichtung zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor der Informationsverarbeitungsvorrichtung;
eine Unterbrechungsvektor-Erzeugungseinrichtung zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; und
eine Unterbrechungsvektor-Erzeugungseinrichtung zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
die Verarbeitungsoperationen zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor durch alle Einrichtungen in der Art einer Pipelineverar beitung ausgeführt werden, wobei der Prozessor dann, wenn eine Unterbrechungsanforderung mit einer höheren Unter brechungsebene als der einer Unterbrechungsanforderung, die gerade verarbeitet wird, ausgegeben wird, die Unter brechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in der Unterbrechungsebenen-Beurteilungseinrichtung gehaltene Unterbrechungsebene löscht und dann die Unterbrechungs prozeßoperation für die niedrigere Unterbrechungsebene neu startet.
Ähnlich ist eine Unterbrechungssteuerungsvorrichtung
gemäß einem vierten Aspekt der vorliegenden Erfindung
durch eine Unterbrechungssteuerungsvorrichtung gekenn
zeichnet, die in einer Informationsverarbeitungsvorrich
tung verwendet wird, mit: einer Unterbrechungsmerker-
Halteeinrichtung zum Halten mehrerer Merker, die die
Unterbrechungsfaktoren in bezug auf die jeweiligen Unter
brechungsanforderungs-Eingangssignale anzeigen, und
außerdem zum Halten mehrerer Unterbrechungsebenen, die
die Prioritätswertigkeiten der Unterbrechungsanforde
rungs-Eingangssignale darstellen;
einer Unterbrechungsebenen-Beurteilungseinrich tung zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbre chungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsan forderung an einen Prozessor- der Informationsverarbei tungsvorrichtung;
einer Standard-Prioritätswertigkeits-Beurtei lungseinrichtung/Unterbrechungsvektor-Erzeugungseinrich tung zum Beurteilen der Prioritätswertigkeiten auf der Grundlage von Standardwerten, die die Sequenznummern der Unterbrechungsanforderungs-Eingangssignale in bezug auf die gehaltenen Unterbrechungsfaktoren anzeigen, und außerdem zum Erzeugen eines Unterbrechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um dadurch den erzeugten Unterbre chungsvektor zu halten; sowie
einer Unterbrechungsvektor-Ausgabeeinrichtung zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
die Prozeßoperationen zum Steuern der Unterbre chungsanforderungen in bezug auf den Prozessor durch alle Einrichtungen in der Art einer Pipelineverarbeitung ausgeführt werden, wobei der Prozessor dann, wenn eine Unterbrechungsanforderung mit - einer höheren Unterbre chungsebene als der einer Unterbrechungsanforderung, die gerade ausgeführt wird, ausgegeben wird, die Unterbre chungsprozeßoperation, die gerade ausgeführt wird, unter bricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in der Unterbrechungsebenen-Beurteilungseinrichtung gehaltene Unterbrechungsebene löscht und dann die Unterbrechungs prozeßoperation für die niedrigere Unterbrechungsebene neu startet.
einer Unterbrechungsebenen-Beurteilungseinrich tung zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbre chungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsan forderung an einen Prozessor- der Informationsverarbei tungsvorrichtung;
einer Standard-Prioritätswertigkeits-Beurtei lungseinrichtung/Unterbrechungsvektor-Erzeugungseinrich tung zum Beurteilen der Prioritätswertigkeiten auf der Grundlage von Standardwerten, die die Sequenznummern der Unterbrechungsanforderungs-Eingangssignale in bezug auf die gehaltenen Unterbrechungsfaktoren anzeigen, und außerdem zum Erzeugen eines Unterbrechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um dadurch den erzeugten Unterbre chungsvektor zu halten; sowie
einer Unterbrechungsvektor-Ausgabeeinrichtung zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
die Prozeßoperationen zum Steuern der Unterbre chungsanforderungen in bezug auf den Prozessor durch alle Einrichtungen in der Art einer Pipelineverarbeitung ausgeführt werden, wobei der Prozessor dann, wenn eine Unterbrechungsanforderung mit - einer höheren Unterbre chungsebene als der einer Unterbrechungsanforderung, die gerade ausgeführt wird, ausgegeben wird, die Unterbre chungsprozeßoperation, die gerade ausgeführt wird, unter bricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in der Unterbrechungsebenen-Beurteilungseinrichtung gehaltene Unterbrechungsebene löscht und dann die Unterbrechungs prozeßoperation für die niedrigere Unterbrechungsebene neu startet.
Außerdem werden in der in dem dritten oder vierten Aspekt
der vorliegenden Erfindung dargestellten Unterbrechungs
steuerungsvorrichtung die Verarbeitungsoperationen in
jedem Takt durch alle Einrichtungen in der Art einer
Pipelineverarbeitung ausgeführt.
Außerdem enthält die in dem dritten oder vierten Aspekt
der vorliegenden Erfindung dargestellte Unterbrechungs
steuerungsvorrichtung weiter;
eine Unterbrechungsebenen-Halteeinrichtung zum Halten einer Unterbrechungsebene einer Unterbrechungsan forderung, die durch den Prozessor gerade bearbeitet wird, sowie außerdem zum Löschen einer Unterbre chungsebene der Unterbrechungsanforderung, die durch den Prozessor verarbeitet wurde, wenn von dem Prozessor ein Unterbrechungsanforderungs-Bestätigungssignal angelegt wird; wobei:
die Unterbrechungsebenen-Beurteilungseinrichtung so beschaffen ist, daß unter den mehreren Unterbrechungs anforderungen mit den in der Unterbrechungsebenen-Halte einrichtung gehaltenen Unterbrechungsebenen mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbre chungsebene, die niedriger als die der Unterbrechungsan forderung ist, die gerade durch den Prozessor verarbeitet wird, eine Unterbrechungsanforderung mit einer höchsten Prioritätswertigkeit beurteilt wird.
eine Unterbrechungsebenen-Halteeinrichtung zum Halten einer Unterbrechungsebene einer Unterbrechungsan forderung, die durch den Prozessor gerade bearbeitet wird, sowie außerdem zum Löschen einer Unterbre chungsebene der Unterbrechungsanforderung, die durch den Prozessor verarbeitet wurde, wenn von dem Prozessor ein Unterbrechungsanforderungs-Bestätigungssignal angelegt wird; wobei:
die Unterbrechungsebenen-Beurteilungseinrichtung so beschaffen ist, daß unter den mehreren Unterbrechungs anforderungen mit den in der Unterbrechungsebenen-Halte einrichtung gehaltenen Unterbrechungsebenen mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbre chungsebene, die niedriger als die der Unterbrechungsan forderung ist, die gerade durch den Prozessor verarbeitet wird, eine Unterbrechungsanforderung mit einer höchsten Prioritätswertigkeit beurteilt wird.
Außerdem ist die in dem vierten Aspekt der vorliegenden
Erfindung dargestellte Unterbrechungssteuerungsvorrich
tung so beschaffen, daß die Standard-Prioritätswertig
keits-Beurteilungseinrichtung/Unterbrechungsvektor-Erzeu
gungseinrichtung wenigstens eine erste Schaltungsgruppe,
eine zweite Schaltungsgruppe sowie eine dritte Schal
tungsgruppe enthält; und
die Unterbrechungsanforderungs-Eingangsserien mit einem Eingang der ersten Schaltungsgruppe verbunden sind und so beschaffen sind, daß die Prioritätswertigkeiten der Standardwerte sequentiell- geändert werden, wobei:
von einer letzten Stufe der dritten Schaltungs gruppe ein Unterbrechungsvektor, der der Unterbrechungs anforderung mit einer höchsten Prioritätswertigkeit eines Standardwerts unter den Standardwerten der Unterbre chungsanforderungs-Eingangssignalserien entspricht, als ein Signal mit einer Bitzahl, die einer Gesamteingangs zahl der Unterbrechungsanforderungs-Eingangsserien ent spricht, ausgegeben wird.
die Unterbrechungsanforderungs-Eingangsserien mit einem Eingang der ersten Schaltungsgruppe verbunden sind und so beschaffen sind, daß die Prioritätswertigkeiten der Standardwerte sequentiell- geändert werden, wobei:
von einer letzten Stufe der dritten Schaltungs gruppe ein Unterbrechungsvektor, der der Unterbrechungs anforderung mit einer höchsten Prioritätswertigkeit eines Standardwerts unter den Standardwerten der Unterbre chungsanforderungs-Eingangssignalserien entspricht, als ein Signal mit einer Bitzahl, die einer Gesamteingangs zahl der Unterbrechungsanforderungs-Eingangsserien ent spricht, ausgegeben wird.
Außerdem ist die in dem vierten Aspekt der vorliegenden
Erfindung dargestellte Unterbrechungssteuerungsvorrich
tung so beschaffen, daß die erste Schaltungsgruppe Schal
tungen enthält, die in der Wertigkeit der Standardwerte
der Unterbrechungsanforderungs-Eingänge angeordnet sind;
wobei jede der Schaltungen eine erste ODER-Gatter-Schal
tung für die Verknüpfung zweier Unterbrechungsanforde
rungs-Eingangssignale mit zueinander benachbarten Stan
dardeingangssignalwerten mittels eines ODER-Gatters sowie
eine erste UND-Gatter-Schaltung für die Verknüpfung der
zwei Unterbrechungsanforderungs-Eingangssignale mittels
eines UND-Gatters enthält;
die zweite Schaltungsgruppe eine zweite ODER- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die in der ersten Schaltungsgruppe verwen deten zwei Sätze der ersten benachbarten ODER-Gatter- Schaltungen mittels eines ODER-Gatters verknüpft sind, mittels eines ODER-Gatters verknüpft, eine zweite UND- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die zwei Sätze der ersten benachbarten UND-Gatter-Schaltungen mittels eines UND-Gatters ver knüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine erste Auswahleinrichtung, die eine der Unterbrechungsanforderungen, die durch die zwei ersten benachbarten UND-Gatter-Schaltungen mittels eines UND- Gatters verknüpft sind, auswählt, um als Antwort auf das Ausgangssignal von der ersten ODER-Gatter-Schaltung eine mittels eines UND-Gatters verknüpfte Unterbrechungsanfor derung mit einer höheren Prioritätswertigkeit auszugeben, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der zweiten UND-Gatter-Schaltung als eine höhere Stelle des Signals und das Ausgangssignal von der ersten Auswahleinrichtung als eine tiefere Stelle des Signals definiert, mit dem Ausgang der ersten Schaltungsgruppe verbunden ist; und
die dritte Schaltungsgruppe eine dritte ODER- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die in der zweiten Schaltungsgruppe ver wendeten zwei Sätze der zweiten benachbarten ODER-Gatter- Schaltungen mittels eines ODER-Gatters verknüpft sind, mittels eines ODER-Gatters verknüpft, eine dritte UND- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die zwei Sätze der zweiten benachbarten UND-Gatter-Schaltungen mittels eines UND-Gatters ver knüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine zweiten Auswahleinrichtung, die eine der Unterbrechungsanforderungen, die durch die zwei zweiten benachbarten UND-Gatter-Schaltungen mittels eines UND- Gatters verknüpft sind, auswählt, um als Antwort auf eine mittels eines ODER-Gatters verknüpfte Unterbrechungsan forderung mit einer höheren Prioritätswertigkeit Signale aus zugeben, die die mittels eines UND-Gatters verknüpften Ausgangssignale der zwei zweiten UND-Gatter-Schaltungen als ihre höhere Stelle und das Ausgangssignal der ersten Auswahleinrichtung als ihre tiefere Stelle enthalten, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der dritten UND-Gatter-Schaltung als eine obere Ziffer der Signale und das Ausgangssignal von der zweiten Auswahleinrichtung als ihre untere Ziffer definiert, mit dem Ausgang der ersten Schaltungsgruppe in einer umgekehrten Baumstruktur verbunden ist.
die zweite Schaltungsgruppe eine zweite ODER- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die in der ersten Schaltungsgruppe verwen deten zwei Sätze der ersten benachbarten ODER-Gatter- Schaltungen mittels eines ODER-Gatters verknüpft sind, mittels eines ODER-Gatters verknüpft, eine zweite UND- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die zwei Sätze der ersten benachbarten UND-Gatter-Schaltungen mittels eines UND-Gatters ver knüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine erste Auswahleinrichtung, die eine der Unterbrechungsanforderungen, die durch die zwei ersten benachbarten UND-Gatter-Schaltungen mittels eines UND- Gatters verknüpft sind, auswählt, um als Antwort auf das Ausgangssignal von der ersten ODER-Gatter-Schaltung eine mittels eines UND-Gatters verknüpfte Unterbrechungsanfor derung mit einer höheren Prioritätswertigkeit auszugeben, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der zweiten UND-Gatter-Schaltung als eine höhere Stelle des Signals und das Ausgangssignal von der ersten Auswahleinrichtung als eine tiefere Stelle des Signals definiert, mit dem Ausgang der ersten Schaltungsgruppe verbunden ist; und
die dritte Schaltungsgruppe eine dritte ODER- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die in der zweiten Schaltungsgruppe ver wendeten zwei Sätze der zweiten benachbarten ODER-Gatter- Schaltungen mittels eines ODER-Gatters verknüpft sind, mittels eines ODER-Gatters verknüpft, eine dritte UND- Gatter-Schaltung, die die zwei Unterbrechungsanforderun gen, die durch die zwei Sätze der zweiten benachbarten UND-Gatter-Schaltungen mittels eines UND-Gatters ver knüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine zweiten Auswahleinrichtung, die eine der Unterbrechungsanforderungen, die durch die zwei zweiten benachbarten UND-Gatter-Schaltungen mittels eines UND- Gatters verknüpft sind, auswählt, um als Antwort auf eine mittels eines ODER-Gatters verknüpfte Unterbrechungsan forderung mit einer höheren Prioritätswertigkeit Signale aus zugeben, die die mittels eines UND-Gatters verknüpften Ausgangssignale der zwei zweiten UND-Gatter-Schaltungen als ihre höhere Stelle und das Ausgangssignal der ersten Auswahleinrichtung als ihre tiefere Stelle enthalten, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der dritten UND-Gatter-Schaltung als eine obere Ziffer der Signale und das Ausgangssignal von der zweiten Auswahleinrichtung als ihre untere Ziffer definiert, mit dem Ausgang der ersten Schaltungsgruppe in einer umgekehrten Baumstruktur verbunden ist.
In der Unterbrechungssteuerungsvorrichtung gemäß der
vorliegenden Erfindung wird der Unterbrechungsfaktor
während des Anlegens der Unterbrechungsanforderung in der
Unterbrechungsmerker-Halteeinrichtung in der ersten Stufe
gehalten, während die Unterbrechungsebene dieser Unter
brechungsanforderung durch die Unterbrechungsebenen-
Beurteilungseinrichtung beurteilt und außerdem in der
zweiten Stufe das Unterbrechungsanforderungssignal an den
Prozessor ausgegeben wird. In der dritten Stufe wird
durch die Unterbrechungsvektor-Erzeugungseinrichtung der
Unterbrechungsvektor erzeugt. Der Prozessor tastet dann
den durch die Unterbrechungsvektor-Ausgabeeinrichtung
ausgegebenen Unterbrechungsvektor ab, um somit in der
vierten Stufe die Unterbrechungsverarbeitungsoperation zu
beginnen. Die obenbeschriebenen Prozeßoperationen der
jeweiligen Stufen werden durch Ausführen der Pipelinepro
zeßoperation durchgeführt.
Wie zuvor beschrieben wurde, beurteilt gemäß der vorlie
genden Erfindung die Unterbrechungssteuerungsvorrichtung
die Prioritätswertigkeiten der Unterbrechungsanforderun
gen selbst unter der Bedingung, daß der Prozessor die
Unterbrechungsanforderung kaum annehmen kann, unabhängig
von dem Prozessor in der Art einer Pipelineverarbeitung.
Diese Prioritätswertigkeiten werden sequentiell geändert.
Wenn der Prozessor in den Zustand gebracht wird, in dem
dieser Prozessor die Unterbrechungsanforderung annehmen
kann, gibt die Unterbrechungssteuerungsvorrichtung an den
Prozessor fortwährend den Unterbrechungsvektor aus, der
dem Unterbrechungsfaktor mit der höchsten Prioritätswer
tigkeit entspricht. Um die Unterbrechungsprozeßoperation
in der Art einer Pipelineverarbeitung auszuführen, werden
die jeweiligen Stufen innerhalb eines Takts verarbeitet.
Die obigen sowie weitere Aufgaben, Vorteile und Merkmale
der vorliegenden Erfindung werden deutlicher aus der
folgenden Beschreibung, die in Verbindung mit der beige
fügten Zeichnung zu nehmen ist, in der:
Fig. 1 ein Blockschaltplan ist, der eine Anordnung einer
in einer Informationsverarbeitungsvorrichtung gemäß einer
ersten zweckmäßigen Ausführung der vorliegenden Erfindung
verwendeten Unterbrechungssteuerungsvorrichtung zeigt;
Fig. 2 ein Zeitablaufplan zur Erläuterung der Steuerope
ration der in Fig. 1 gezeigten Unterbrechungssteuerungs
vorrichtung ist;
Fig. 3 ein Zustandsübergangsdiagramm der Zustandsüber
gänge der jeweiligen in der Unterbrechungssteuerungsvor
richtung nach Fig. 1 verwendeten Schaltungen ist;
Fig. 4 ein Blockschaltplan ist, der eine Anordnung einer
in einer Informationsverarbeitungsvorrichtung gemäß einer
zweiten zweckmäßigen Ausführung der vorliegenden Erfin
dung verwendeten Unterbrechungssteuerungsvorrichtung
zeigt;
Fig. 5 ein Diagramm ist, das eine Beziehung darstellt
zwischen einem Standardwert, der eine Prioritätswertig
keit eines Unterbrechungsfaktors anzeigt, und einer
Unterbrechungsebene, die eine Prioritätswertigkeit einer
Unterbrechungsanforderung darstellt;
Fig. 6 ein Diagramm (1) ist, das ein Konstruktionsbei
spiel einer in der Unterbrechungssteuerungsvorrichtung
nach Fig. 4 verwendeten Standardunterbrechungs-Priori
tätswertigkeits-Beurteilungsschal
tung/Unterbrechungsvektor-Erzeugungsschaltung zeigt;
Fig. 7 ein Diagramm (2) ist, das ein Konstruktionsbei
spiel einer in der Unterbrechungssteuerungsvorrichtung
nach Fig. 4 verwendeten Standardunterbrechungs-Priori
tätswertigkeits-Beurteilungsschal
tung/Unterbrechungsvektor-Erzeugungsschaltung zeigt;
Fig. 8 ein Diagramm (3) ist, das ein Konstruktionsbei
spiel einer in der Unterbrechungssteuerungsvorrichtung
nach Fig. 4 verwendeten Standardunterbrechungs-Priori
tätswertigkeits-Beurteilungsschal
tung/Unterbrechungsvektor-Erzeugungsschaltung zeigt;
Fig. 9 einen Blockschaltplan ist, der die Anordnung der
bereits erwähnten herkömmlichen Unterbrechungssteuerungs
vorrichtung zeigt;
Fig. 10 ein Zeitablaufplan zur Erläuterung des Steuerbe
triebs der in der herkömmlichen Informationsverarbei
tungsvorrichtung verwendeten Unterbrechungssteuerungsvor
richtung ist; und
Fig. 11 das Zustandsübergangsdiagramm zur Angabe der
Zustandsänderungen der jeweiligen Schaltungen der her
kömmlichen Unterbrechungssteuerungsvorrichtung ist.
Mit Bezug auf die Zeichnung werden verschiedene zweckmä
ßige Ausführungen der vorliegenden Erfindung ausführlich
beschrieben.
Fig. 1 ist ein Blockschaltplan, der den Aufbau einer in
einer Informationsverarbeitungsvorrichtung verwendeten
Unterbrechungssteuerungsvorrichtung gemäß einer ersten
zweckmäßigen Ausführung der vorliegenden Erfindung zeigt.
Fig. 2 ist ein Zeitablaufplan zur Erläuterung der Steuer
operation der in Fig. 1 gezeigten Unterbrechungssteue
rungsvorrichtung. Fig. 3 ist ein Zustandsübergangsdia
gramm, das die Zustandsänderungen der jeweiligen in der
Unterbrechungssteuerungsvorrichtung nach Fig. 1 verwende
ten Schaltungen zeigt.
Wie in Fig. 1 gezeigt ist, enthält diese erste Unterbre
chungssteuerungsvorrichtung im wesentlichen eine Unter
brechungsmerker-Halteschaltung 1, eine Unterbrechungsebe
nen-Halteschaltung 2, eine Unterbrechungsebenen-Beurtei
lungsschaltung 3, eine Unterbrechungsfaktor-Halteschal
tung 4, eine Unterbrechungsvektor-Erzeugungsschaltung 5
sowie eine Unterbrechungsvektor-Halteschaltung 6.
Wenn eine irgendeinem Unterbrechungsfaktor entsprechende
Unterbrechungsanforderung eingegeben wird, setzt die
Unterbrechungsmerker-Halteschaltung 1 entsprechend der
eingegebenen Unterbrechungsanforderung einen Merker und
hält weiterhin eine Unterbrechungsebene. Die Unterbre
chungsebenen-Halteschaltung 2 hält eine Unterbre
chungsebene einer Unterbrechungsanforderung, die gerade
durch einen Prozessor 7 ausgeführt wird. Die Unterbre
chungsebenen-Beurteilungsschaltung 3 beurteilt die Unter
brechungsebene, die unter den in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltenen Unterbrechungsebenen eine
höchste Prioritätswertigkeit besitzt, und gibt an die
Unterbrechungsfaktor-Halteschaltung 4 einen dementspre
chenden Unterbrechungsfaktor aus. Außerdem gibt diese
Unterbrechungsebenen-Beurteilungsschaltung 3 über diesen
Unterbrechungsfaktor ein Unterbrechungsanforderungssignal
an diesen Prozessor 7 aus. Die Unterbrechungsfaktor-
Halteschaltung 4 hält den von der Unterbrechungsebenen-
Beurteilungsschaltung 3 ausgegebenen Unterbrechungsfak
tor. Als Antwort auf den von der Unterbrechungsfaktor-
Halteschaltung 4 ausgegebenen Unterbrechungsfaktor er
zeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 den
Unterbrechungsvektor, der eine Art der Unterbrechung
anzeigt. Die Unterbrechungsvektor-Halteschaltung 6 hält
den erzeugten Unterbrechungsvektor und gibt den gehalte
nen Unterbrechungsvektor an den Prozessor 7 aus.
Entsprechend den Unterbrechungseingangssignalen INT-1,
INT-2, . . ., INT-X enthält die obenerläuterte Unterbre
chungsmerker-Halteschaltung 1 mit Bezug auf jeden Unter
brechungsfaktor die Merkereinheiten 8 1, 8 2, . . ., 8 x und
die Unterbrechungsebenen-Einstellschaltungen 9 1, 9 2, . . .,
9 x.
Die Merkereinheiten 8 1, 8 2, . . ., 8 x setzen die Merker zu
der Zeit, zu der eine Unterbrechungsanforderung in die
entsprechende Einheit eingegeben wird. Wenn der Merker
gesetzt ist, stellen die Unterbrechungsebenen-Einstell
schaltungen 9 1, 9 2, . . ., 9 x die Unterbrechungsebenen
bezüglich der Unterbrechungsebenen bezüglich der Unter
brechungsanforderung ein.
Als nächstes werden mit Bezug auf Fig. 1 die Operationen
der obenbeschriebenen in einer Operationsverarbeitungs
vorrichtung gemäß der ersten Ausführung der vorliegenden
Erfindung verwendeten Unterbrechungssteuerungsvorrichtung
beschrieben.
Es ist selbstverständlich, daß die Unterbrechungsanforde
rungen entsprechend den jeweiligen für sie spezifischen
Unterbrechungsfaktoren an die Unterbrechungseingänge
INT-0, INT-1, . . ., INT-X ausgegeben werden. Wenn an
irgendeinen dieser Eingänge eine Unterbrechungsanforde
rung ausgegeben wird, setzt die Unterbrechungsmerker-
Halteschaltung 1 den Merker für den entsprechenden Ein
gang, um die Unterbrechungsanforderung dieses Unterbre
chungsfaktors anzuzeigen, während sie außerdem die Unter
brechungsebene in Verbindung mit dieser Unterbrechungsan
forderung einstellt. Eine Unterbrechungsebene wird z. B.
beliebig programmierbar auf der Eingangsseite einge
stellt. Die Unterbrechungsebenen werden z. B. durch die
Prioritätswertigkeiten "pri0" bis "pri7" bezeichnet. Es
wird vorausgesetzt, daß die Prioritätswertigkeiten um so
höher werden, je kleiner die Nummern der Prioritätswer
tigkeiten werden.
Andererseits hält die Unterbrechungsebenen-Halteschaltung
2 eine Unterbrechungsebene einer Unterbrechungsanforde
rung, die gerade durch den Prozessor 7 verarbeitet wird.
Zum Beispiel kann der Prozessor 7 acht Stück Unterbre
chungsanforderungen verarbeiten. In dem Fall, daß eine
Unterbrechungsanforderung ausgegeben wird, deren Unter
brechungsebene höher als die einer anderen Unterbre
chungsanforderung ist, wird die Prozeßoperation, die
gerade ausgeführt wird, unterbrochen; während dann eine
Unterbrechungsprozeßoperation für diese Unterbrechungsan
forderung mit der höheren Unterbrechungsebene ausgeführt
wird. Wenn diese Unterbrechungsprozeßoperation für die
höhere Unterbrechungsebene ausgeführt ist, wird die in
der Unterbrechungsebenen-Halteschaltung 2 gehaltene
Unterbrechungsebene gelöscht und dann die zuerst erwähnte
Unterbrechungsprozeßoperation für die niedrigere Unter
brechungsprozeßoperation, die unterbrochen worden ist,
neu gestartet.
Wenn bei der Eingabe einer Unterbrechungsanforderung ein
Merker für die Unterbrechungsmerker-Halteschaltung 1
gesetzt wird, wird außerdem eine eingestellte Unterbre
chungsebene in die Unterbrechungsebenen-Beurteilungs
schaltung 3 eingegeben. Die Unterbrechungsebenen-Beurtei
lungsschaltung 3 beurteilt die Prioritätswertigkeiten
bezüglich der in der Unterbrechungsmerker-Halteschaltung
1 gehaltenen Unterbrechungsebenen. Zu diesem Zeitpunkt
beurteilt die Unterbrechungsebenen-Beurteilungsschaltung
3 die Prioritätswertigkeiten lediglich bezüglich einer
Unterbrechungsebene, die höher als die in der Unterbre
chungsebenen-Halteschaltung 2 gehaltene Unterbre
chungsebene ist, wobei sie dann die Unterbrechungsanfor
derung mit der höchsten Prioritätswertigkeit in der
Unterbrechungsfaktor-Halteschaltung 4 hält.
Die Unterbrechungsvektor-Erzeugungsschaltung 5 erzeugt
als Antwort auf einen Unterbrechungsfaktor einer in der
Unterbrechungsfaktor-Halteschaltung 4 gehaltenen Unter
brechungsanforderung einen Unterbrechungsvektor, der eine
Art der Unterbrechung anzeigt, wobei sie dann den erzeug
ten Unterbrechungsvektor in der Unterbrechungsvektor-
Halteschaltung 6 hält. Als nächstes wird der in der
Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbre
chungsvektor ausgegeben.
Vor der Ausgabe des obenbeschriebenen Unterbrechungsvek
tors wird zu dem Zeitpunkt, zu dem die Unterbrechungsebe
nen-Beurteilungsschaltung 3 die Prioritätswertigkeiten
beurteilt, ein Unterbrechungsanforderungssignal INTRQ an
den Prozessor 7 ausgegeben. Wenn der Prozessor 7 eine
Unterbrechungsanforderung annehmen kann, gibt dieser
Prozessor 7 ein Unterbrechungsbestätigungssignal INTAK an
die Unterbrechungsmerker-Halteschaltung 1 zurück und
beginnt durch Empfangen eines Unterbrechungsvektors von
der Unterbrechungsvektor-Halteschaltung 6 eine Unterbre
chungsvektorroutine. Zu diesem Zeitpunkt wird der ent
sprechende in der Unterbrechungsebenen-Halteschaltung 1
gehaltene Merker als Antwort auf das Unterbrechungsbestä
tigungssignal INTAK gelöscht und weiterhin die durch den
Prozessor 7 ausgeführte Unterbrechungsebene in der Unter
brechungsebenen-Halteschaltung 2 gehalten. Wenn der
Prozessor 7 die Prozeßoperation vollendet, wird ein
Löschsignal CLKIP ausgegeben, um die entsprechende in der
Unterbrechungsebenen-Halteschaltung 2 gehaltene Unterbre
chungsebene zu löschen.
Mit Bezug auf die Fig. 2 und 3 werden die Zustandsüber
gänge der jeweiligen Schaltungen zu dem Zeitpunkt, zu dem
die Unterbrechungssteuerungsoperation in der ersten
Unterbrechungssteuerungsvorrichtung nach Fig. 1 ausge
führt werden, erläutert. Da die Unterbrechungsprozeßope
rationen durch diese Unterbrechungsprozeß-Steuerungsvor
richtung in der Art einer Pipelineverarbeitung in jedem
Taktzyklus sequentiell ausgeführt werden, werden die
Zustandsänderungen der jeweiligen Schaltungen in jedem
Taktzyklus erläutert. In der Zeichnung bezeichnet eine
IF-Stufe (eine Unterbrechungsmerker-Haltestufe) einen
Operationszyklus der Unterbrechungsmerker-Halteschaltung
1; eine PRI-Stufe (eine Unterbrechungsebenen-Beurtei
lungsstufe) zeigt einen Operationszyklus der Unterbre
chungsebenen-Beurteilungsschaltung 3; eine VCT-Stufe
(eine Unterbrechungsvektor-Erzeugungsstufe) stellt einen
Operationszyklus der Unterbrechungsvektor-Erzeugungs
schaltung 5 dar; und eine EXT-Stufe (eine Unterbrechungs
vektor-Ausgabestufe) bezeichnet einen Operationszyklus
der Unterbrechungsvektor-Halteschaltung 6. Es ist selbst
verständlich, daß die Prioritätswertigkeiten (Prioritäts
grade) der Unterbrechungsprioritätswertigkeiten "pri0"
bis "pri7", die Verarbeitungszyklusnummern und die
Unterbrechungsanforderungseingaben in den Fig. 2 und 3
zwecks leichter Vergleiche mit den in den Fig. 10 und 11
gezeigten herkömmlichen Unterbrechungssteuerungsopera
tionen in der gleichen Weise wie in den Fig. 10 und 11
gewählt wurden.
Die Unterbrechungsverarbeitungsoperationen der ersten
Informationsverarbeitungsvorrichtung werden gemäß den
folgenden Zyklen ausgeführt:
Nun unter der Voraussetzung, daß in irgendeinem der
Unterbrechungsanforderungseingänge INT-0 bis INT-x eine
Unterbrechungsanforderung mit einer Prioritätswertigkeit
"pri7" ausgegeben wird, wird unter der Bedingung, daß der
gesamte Inhalt der Unterbrechungsmerker-Halteschaltung 1
und der gesamte Inhalt der Unterbrechungsmerker-Halte
schaltung 2 gelöscht sind, in der IF-Stufe ein Merker für
die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser
Zustand ist als "IF7" bezeichnet).
Als nächstes wird in der PRI-Stufe die in der Unterbre
chungsmerker-Halteschaltung 1 gehaltene Unterbre
chungsebene gelesen und die gelesene Unterbrechungsebene
durch die Unterbrechungsebenen-Beurteilungsschaltung 3
beurteilt. Da die Prioritätswertigkeit pri7 die höchste
Wertigkeit ist, wird der Unterbrechungsfaktor von pri7 in
der Unterbrechungsfaktor-Halteschaltung 4 gehalten,
während außerdem von der Unterbrechungs ebenen-Beurtei
lungsschaltung 3 über eine Unterbrechungsanforderungs-
Signalleitung INTRQ eine auf pri7 beruhende Unterbre
chungsanforderung "REQ" an den Prozessor 7 ausgegeben
wird (dieser Zustand ist als "PRI7" bezeichnet). Da zu
diesem Zeitpunkt eine Unterbrechungsanforderung mit einer
Prioritätswertigkeit "pri6" ausgegeben wird, wird in der
IF-Stufe ein Merker für die Unterbrechungsmerker-Halte
schaltung 1 gesetzt (dieser Zustand ist als "IF6" be
zeichnet).
Während die auf pri7 beruhende Unterbrechungsanforderung
REQ von der Unterbrechungsebenen-Beurteilungsschaltung 3
an den Prozessor 7 ausgegeben wird, wird dieser Prozessor
7 in den Zustand versetzt, in dem er die auf pri7 beru
hende Unterbrechungsanforderung REQ zurückweist. Anderer
seits erzeugt die Unterbrechungsvektor-Erzeugungsschal
tung 5 in einer VCT-Stufe über den von der Unterbre
chungsfaktor-Halteschaltung 4 gelesenen Unterbrechungs
faktor von pri7 einen Unterbrechungsvektor, wobei der
erzeugte Unterbrechungsvektor von pri7 in der Unterbre
chungsvektor-Halteschaltung 6 gehalten wird (dieser
Zustand ist als "VCT7" bezeichnet). Außerdem wird die in
der Unterbrechungsmerker-Halteschaltung 1 gehaltene Un
terbrechungsebene gelesen und dann durch die Unterbre
chungsebenen-Beurteilungsschaltung 3 die Unterbrechungs
ebenenbeurteilung ausgeführt. Da die Prioritätswertigkeit
von pri6 eine höchste Prioritätswertigkeit ist, wird der
Unterbrechungsfaktor von pri6 in der Unterbrechungs
faktor-Halteschaltung 4 gehalten, während außerdem von
der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf
pri6 beruhende Unterbrechungsanforderung REQ an den
Prozessor 7 ausgegeben wird (dieser Zustand ist als
"PRI 6" bezeichnet). Da in der IF-Stufe eine Unterbre
chungsanforderung mit einer Prioritätswertigkeit von
"pri5" ausgegeben wird, wird außerdem ein Merker für die
Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser
Zustand ist als "IF5" bezeichnet).
Während von der Unterbrechungsebenen-Beurteilungsschal
tung 3 die auf pri6 beruhende Unterbrechungsanforderung
REQ an den Prozessor 7 ausgegeben wird, wird dieser
jedoch in den Zustand versetzt, in dem er die auf pri6
beruhende Unterbrechungsanforderung REQ zurückweist.
Andererseits wird der in der Unterbrechungsvektor-Halte
schaltung 6 gehaltene auf pri7 beruhende Unterbrechungs
vektor in einer EXT-Stufe ausgegeben (dieser Zustand ist
als "EXT7" bezeichnet). Andererseits erzeugt die Unter
brechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe
über den von der Unterbrechungsfaktor-Halteschaltung 4
gelesenen Unterbrechungsfaktor von pri6 einen Unterbre
chungsfaktor, wobei der erzeugte Unterbrechungsvektor von
pri6 in der Unterbrechungsvektor-Halteschaltung 6 gehal
ten wird (dieser Zustand ist als "VCT6" bezeichnet).
Weiterhin wird die in der Unterbrechungsmerker-Halte
schaltung 1 gehaltene Unterbrechungsebene gelesen, wobei
dann durch die Unterbrechungsebenen-Beurteilungsschaltung
3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da
die Prioritätswertigkeit von pri5 eine höchste Priori
tätswertigkeit ist, wird der Unterbrechungsfaktor von
pri5 in der Unterbrechungsfaktor-Halteschaltung 4 gehal
ten, wobei außerdem von der Unterbrechungsebenen-Beurtei
lungsschaltung 3 eine auf pri5 beruhende Unterbrechungs
anforderung REQ an den Prozessor 7 ausgegeben wird
(dieser Zustand ist als "PRI 5" bezeichnet). Da in der IF-
Stufe eine Unterbrechungsanforderung mit einer Priori
tätswertigkeit von "pri4" ausgegeben wird, wird außerdem
ein Merker für die Unterbrechungsmerker-Halteschaltung 1
gesetzt (dieser Zustand ist als "IF4" bezeichnet).
Bezüglich einer von der Unterbrechungsebenen-Beurtei
lungsschaltung 3 aus gegebenen auf pri5 beruhenden Unter
brechungsanforderung REQ kann der Prozessor 7 diese
Unterbrechungsanforderung REQ annehmen. Andererseits wird
in einer EXT-Stufe ein in der Unterbrechungsvektor-Halte
schaltung 6 gehaltener auf pri6 beruhender Unterbre
chungsvektor ausgegeben (dieser Zustand ist als "EXT6"
bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-
Erzeugungsschaltung 5 in einer VCT-Stufe über den von der
Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbre
chungsfaktor von pri5 einen Unterbrechungsvektor, wobei
der erzeugte Unterbrechungsvektor von pri5 in der Unter
brechungsvektor-Halteschaltung 6 gehalten wird (dieser
Zustand ist als "VCT5" bezeichnet). Weiterhin wird die in
der Unterbrechungsmerker-Halteschaltung 1 gehaltene
Unterbrechungsebene gelesen, wobei dann durch die Unter
brechungsebenen-Beurteilungsschaltung 3 die Unterbre
chungsebenenbeurteilung ausgeführt wird. Da die Priori
tätswertigkeit von pri4 eine höchste Prioritätswertigkeit
ist, wird der Unterbrechungsfaktor von pri4 in der Unter
brechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem
von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine
auf pri4 beruhende Unterbrechungsanforderung REQ an den
Prozessor 7 ausgegeben wird (dieser Zustand ist als
"PRI4" bezeichnet). Da in der IF-Stufe eine Unterbre
chungsanforderung mit einer Prioritätswertigkeit von
"pri1" ausgegeben wird, wird außerdem in der IF-Stufe ein
Merker für die Unterbrechungsmerker-Halteschaltung 1
gesetzt (dieser Zustand ist als "IF1" bezeichnet).
In einer EXT-Stufe wird ein in der Unterbrechungsvektor-
Halteschaltung 6 gehaltener auf pri5 beruhender Unterbre
chungsvektor ausgegeben (dieser Zustand ist als "EXT5"
bezeichnet). Der Prozessor 7 tastet den auf pri5 beruhen
den Unterbrechungsvektor ab, um den abgetasteten Unter
brechungsvektor zu einem Ziel zu verzweigen. Der Prozes
sor 7 beginnt einen Unterbrechungsdienst von pri5 da
durch, daß er eine Unterbrechungsprozeßoperation in einer
Unterbrechungsprozeßroutine ausführt und weiterhin über
die Unterbrechungsbestätigungs-Signalleitung INTAK eine
Unterbrechungsbestätigung AK an die Unterbrechungsmerker-
Halteschaltung 1 zurückgibt. Im Ergebnis wird der in der
Unterbrechungsmerker-Halteschaltung 1 gehaltene auf pri5
beruhende Unterbrechungsmerker gelöscht, während außerdem
die in der Unterbrechungsebenen-Halteschaltung 2 gehal
tene Unterbrechungsebene mit der Prioritätswertigkeit von
pri5 gelöscht wird. Andererseits erzeugt in einer VCT-
Stufe die Unterbrechungsvektor-Erzeugungsschaltung 5 über
den von der Unterbrechungsfaktor-Halteschaltung 4 gelese
nen Unterbrechungsfaktor von pri4 einen Unterbrechungs
vektor, wobei der erzeugte Unterbrechungsvektor von pri4
in der Unterbrechungsvektor-Halteschaltung 6 gehalten
wird (dieser Zustand ist als "VCT4" bezeichnet). Weiter
hin wird die in der Unterbrechungsmerker-Halteschaltung 1
gehaltene Unterbrechungsebene gelesen, wobei dann durch
die Unterbrechungsebenen-Beurteilungsschaltung 3 die
Unterbrechungsebenenbeurteilung ausgeführt wird. Da die
Prioritätswertigkeit von pri1 eine höchste Prioritätswer
tigkeit ist, wird der in der Unterbrechungsfaktor-Halte
schaltung 4 gehaltene Unterbrechungsfaktor von pri1 und
außerdem eine auf pri1 beruhende Unterbrechungsanforde
rung REQ von der Unterbrechungsebenen-Beurteilungsschal
tung 3 an den Prozessor 7 ausgegeben (dieser Zustand ist
als "PRI1" bezeichnet). Da in der IF-Stufe eine Unterbre
chungsanforderung mit einer Prioritätswertigkeit von
"pri3" ausgegeben wird, wird außerdem ein Merker für die
Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser
Zustand ist als "IF3" bezeichnet).
Der Prozessor 7 führt einen Unterbrechungsdienst von pri5
aus. Andererseits wird in einer EXT-Stufe der in der
Unterbrechungsvektor-Halteschaltung 6 gehaltene auf pri4
beruhende Unterbrechungsvektor ausgegeben (dieser Zustand
ist als EXT4 bezeichnet). Außerdem erzeugt in einer VCT-
Stufe die Unterbrechungsvektor-Erzeugungsschaltung 5 über
den von der Unterbrechungsfaktor-Halteschaltung 4 gelese
nen Unterbrechungsfaktor von pri1 einen Unterbrechungs
vektor, wobei der erzeugte Unterbrechungsvektor von pri1
in der Unterbrechungsvektor-Halteschaltung 6 gehalten
wird (dieser Zustand ist als "VCT1" bezeichnet). Weiter
hin wird die in der Unterbrechungsmerker-Halteschaltung 1
gehaltene Unterbrechungsebene gelesen, wobei dann durch
die Unterbrechungsebenen-Beurteilungsschaltung 3 die
Unterbrechungsebenenbeurteilung ausgeführt wird. Da die
Prioritätswertigkeit von pri1 eine höchste Prioritätswer
tigkeit ist, wird der Unterbrechungsfaktor von pri1 in
der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei
außerdem von der Unterbrechungsebenen-Beurteilungsschal
tung 3 eine auf pri1 beruhende Unterbrechungsanforderung
REQ an den Prozessor 7 ausgegeben wird (dieser Zustand
ist als "PRII" bezeichnet). Da in der IF-Stufe keine
Unterbrechungsanforderung ausgegeben wird, wird der
Zustand der Unterbrechungsmerker-Halteschaltung 1 außer
dem nicht geändert (dieser Zustand ist als "IF" bezeich
net).
Der Prozessor 7 setzt einen auf pri5 beruhenden Unterbre
chungsdienst fort. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri1 ausgegeben (dieser
Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den von der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri1 einen
Unterbrechungsvektor, wobei der erzeugte Unterbrechungs
vektor von pri1 in der Unterbrechungsvektor-Halteschal
tung 6 gehalten wird (dieser Zustand ist als "VCT1"
bezeichnet). Weiterhin wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungsebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri1
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri1 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei außerdem von der Unterbre
chungsebenen-Beurteilungsschaltung 3 eine auf pri1 beru
hende Unterbrechungsanforderung REQ an den Prozessor 7
ausgegeben wird (dieser Zustand ist als "PRI0" bezeich
net). Da in der IF-Stufe eine Unterbrechungsanforderung
mit einer Prioritätswertigkeit von "pri0" ausgegeben
wird, wird außerdem ein Merker für die Unterbrechungsmer
ker-Halteschaltung 1 gesetzt (dieser Zustand ist als
"IF0" bezeichnet).
Der Prozessor 7 setzt den auf pri5 beruhenden Unterbre
chungsdienst fort. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri1 ausgegeben (dieser
Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den von der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri1 einen
Unterbrechungsvektor, wobei der erzeugte Unterbrechungs
vektor von pri1 in der Unterbrechungsvektor-Halteschal
tung 6 gehalten wird (dieser Zustand ist als "VCT1"
bezeichnet). Weiterhin wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungsebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri0
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri0 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei außerdem von der Unterbre
chungsebenen-Beurteilungsschaltung 3 eine auf pri0 beru
hende Unterbrechungsanforderung REQ an den Prozessor 7
ausgegeben wird (dieser Zustand ist als "PRI0" bezeich
net) Da in der IF-Stufe eine Unterbrechungsanforderung
mit einer Prioritätswertigkeit von "pri2" ausgegeben
wird, wird außerdem ein Merker für die Unterbrechungsmer
ker-Halteschaltung 1 gesetzt (dieser Zustand ist als
"IF2" bezeichnet).
Bezüglich der von der Unterbrechungsebenen-Beurteilungs
schaltung 3 an den Prozessor 7 ausgegebenen auf pri0
beruhenden Unterbrechungsanforderung REQ wird der Prozes
sor 7 in den Annahmezustand gebracht. Andererseits wird
in einer EXT-Stufe der in der Unterbrechungsvektor-Halte
schaltung 6 gehaltene Unterbrechungsvektor von pri1 aus
gegeben (dieser Zustand ist als "EXT1" bezeichnet).
Außerdem erzeugt die Unterbrechungsvektor-Erzeugungs
schaltung 5 in einer VCT-Stufe über den aus der Unterbre
chungsfaktor-Halteschaltung 4 gelesenen Unterbrechungs
faktor von pri0 einen Unterbrechungsvektor, wobei der
erzeugte Unterbrechungsvektor von pri0 in der Unterbre
chungsvektor-Halteschaltung 6 gehalten wird (dieser
Zustand ist als "VCT0" bezeichnet). Weiterhin wird die in
der Unterbrechungsmerker-Halteschaltung 1 gehaltene
Unterbrechungsebene gelesen, wobei dann durch die Unter
brechungsebenen-Beurteilungsschaltung 3 die Unterbre
chungsebenenbeurteilung ausgeführt wird. Da die Priori
tätswertigkeit von pri0 eine höchste Prioritätswertigkeit
ist, wird der Unterbrechungsfaktor von pri0 in der Unter
brechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem
von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine
auf pri6 beruhende Unterbrechungsanforderung REQ an den
Prozessor 7 ausgegeben wird (dieser Zustand ist als
"PRI 0" bezeichnet). Da in dieser Stufe keine Unterbre
chungsanforderung ausgegeben wird, wird der Zustand der
Unterbrechungsmerker-Halteschaltung 1 nicht geändert
(dieser Zustand ist als "IF" bezeichnet).
In einer EXT-Stufe wird der in der Unterbrechungsvektor-
Halteschaltung 6 gehaltene Unterbrechungsvektor von pri0
ausgegeben (dieser Zustand ist als "EXT0" bezeichnet).
Der Prozessor 7 tastet den auf pri0 beruhenden Unterbre
chungsvektor ab, um zu einem Ziel zum Ausführen einer
Unterbrechungsprozeßroutine zu verzweigen. Der Prozessor
7 beginnt einen Unterbrechungsdienst von pri0. Der Pro
zessor 7 gibt über die Unterbrechungsbestätigungs-Signal
leitung INTAK eine Unterbrechungsbestätigung AK an die
Unterbrechungsmerker-Halteschaltung 1 zurück. Im Ergebnis
wird der in der Unterbrechungsmerker-Halteschaltung 1
gehaltene auf pri0 beruhende Unterbrechungsmerker ge
löscht, wobei außerdem die in der Unterbrechungsebenen-
Halteschaltung 2 gehaltene Unterbrechungsebene mit der
Prioritätswertigkeit von pri0 gelöscht wird. Andererseits
erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in
einer VCT-Stufe über den von der Unterbrechungsfaktor-
Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri0
einen Unterbrechungsvektor, wobei der erzeugte Unterbre
chungsvektor von pri0 in der Unterbrechungsvektor-Halte
schaltung 6 gehalten wird (dieser Zustand ist als "VCT0"
bezeichnet). Außerdem wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungsebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri0
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri0 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei von der Unterbrechungsebenen-
Beurteilungsschaltung 3 außerdem eine auf pri0 beruhende
Unterbrechungsanforderung REQ an den Prozessor 7 ausgege
ben wird (dieser Zustand ist als "PRI0" bezeichnet). Da
bis zu einem 16. Zyklus keine Unterbrechungsanforderung
ausgegeben wird, wird der Zustand der Unterbrechungsmer
ker-Halteschaltung 1 nachfolgend in der IF-Stufe nicht
geändert (dieser Zustand ist als "IF" bezeichnet).
Der Prozessor 7 setzt den auf pri0 beruhenden Unterbre
chungsdienst fort. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri0 ausgegeben (dieser
Zustand ist als "EXT0" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den von der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri0 einen Un
terbrechungsvektor, wobei der erzeugte Unterbrechungsvek
tor von pri0 in der Unterbrechungsvektor-Halteschaltung 6
gehalten wird (dieser Zustand ist als "VCT0" bezeichnet).
Weiterhin wird die in der Unterbrechungsmerker-Halte
schaltung 1 gehaltene Unterbrechungsebene gelesen, wobei
dann durch die Unterbrechungsebenen-Beurteilungsschaltung
3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da
die Prioritätswertigkeit von pri1 eine höchste Priori
tätswertigkeit ist, wird der Unterbrechungsfaktor von
pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehal
ten, wobei außerdem von der Unterbrechungsebenen-Beurtei
lungsschaltung 3 eine auf pri1 beruhende Unterbrechungs
anforderung REQ an den Prozessor 7 ausgegeben wird
(dieser Zustand ist als "PRI1" bezeichnet).
Der Prozessor 7 setzt den auf pri0 beruhenden Unterbre
chungsdienst fort. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri0 ausgegeben (dieser
Zustand ist als "EXT0" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den von der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri1 einen
Unterbrechungsvektor, wobei der erzeugte Unterbrechungs
vektor von pri1 in der Unterbrechungsvektor-Halteschal
tung 6 gehalten wird (dieser Zustand ist als "VCT1"
bezeichnet).
Außerdem wird die in der Unterbrechungsmerker-Halteschal
tung 1 gehaltene Unterbrechungsebene gelesen, wobei dann
durch die Unterbrechungsebenen-Beurteilungsschaltung 3
die Unterbrechungsebenenbeurteilung ausgeführt wird. Da
die Prioritätswertigkeit von pri1 eine höchste Priori
tätswertigkeit ist, wird der Unterbrechungsfaktor von
pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehal
ten, wobei außerdem von der Unterbrechungsebenen-Beurtei
lungsschaltung 3 eine auf pri1 beruhende Unterbrechungs
anforderung REQ an den Prozessor 7 ausgegeben wird
(dieser Zustand ist als "PRI1" bezeichnet).
Der Prozessor 7 setzt den auf pri0 beruhenden Unterbre
chungsdienst fort. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri1 ausgegeben (dieser
Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den von der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri1 einen
Unterbrechungsvektor, wobei der erzeugte Unterbrechungs
vektor von pri1 in der Unterbrechungsvektor-Halteschal
tung 6 gehalten wird (dieser Zustand ist als "VCT1"
bezeichnet). Weiterhin wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungsebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri1
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri1 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei außerdem von der Unterbre
chungsebenen-Beurteilungsschaltung 3 eine auf pri1 beru
hende Unterbrechungsanforderung REQ an den Prozessor 7
ausgegeben wird (dieser Zustand ist als "PRI 1" bezeich
net).
Der Prozessor 7 setzt den auf pri0 beruhenden Unterbre
chungsdienst fort. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri1 ausgegeben (dieser
Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den aus der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri1 einen
Unterbrechungsvektor, wobei der erzeugte Unterbrechungs
vektor von pri1 in der Unterbrechungsvektor-Halteschal
tung 6 gehalten wird (dieser Zustand ist als "VCT1"
bezeichnet). Weiterhin wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungsebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri1
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri1 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei außerdem von der Unterbre
chungsebenen-Beurteilungsschaltung 3 eine auf pri1 beru
hende Unterbrechungsanforderung REQ an den Prozessor 7
ausgegeben wird (dieser Zustand ist als "PRI1" bezeich
net).
Bezüglich einer von der Unterbrechungsebenen-Beurtei
lungsschaltung 3 an den Prozessor 7 ausgegebenen auf pri1
beruhenden Unterbrechungsanforderung REQ wird der Prozes
sor 7 in den Zustand gebracht, in dem der Prozessor 7
diese Unterbrechungsanforderung REQ annehmen kann. Ande
rerseits wird in einer EXT-Stufe der in der Unterbre
chungsvektor-Halteschaltung 6 gehaltene Unterbrechungs
vektor von pri1 ausgegeben (dieser Zustand ist als "EXT1"
bezeichnet) Außerdem erzeugt die Unterbrechungsvektor-
Erzeugungsschaltung 5 in einer VCT-Stufe über den von der
Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbre
chungsfaktor von pri1 einen Unterbrechungsvektor, wobei
der erzeugte Unterbrechungsvektor von pri1 in der Unter
brechungsvektor-Halteschaltung 6 gehalten wird (dieser
Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in
der Unterbrechungsmerker-Halteschaltung 1 gehaltene
Unterbrechungsebene gelesen, wobei dann durch die Unter
brechungsebenen-Beurteilungsschaltung 3 die Unterbre
chungsebenenbeurteilung ausgeführt wird. Da die Priori
tätswertigkeit von pri1 eine höchste Prioritätswertigkeit
ist, wird der Unterbrechungsfaktor von pri1 in der Unter
brechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem
von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine
auf pri6 beruhende Unterbrechungsanforderung REQ an den
Prozessor 7 ausgegeben wird (dieser Zustand ist als
"PRI 1" bezeichnet).
In einer EXT-Stufe wird der in der Unterbrechungsvektor-
Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1
ausgegeben (dieser Zustand ist als "EXT1" bezeichnet).
Der Prozessor 7 tastet den zu einem Ziel zu verzweigenden
Unterbrechungsvektor von pri1 ab, wobei er dann eine
Unterbrechungsprozeßroutine ausführt, so daß dieser
Prozessor 7 einen Unterbrechungsdienst von pri1 beginnt,
wobei er weiterh 25423 00070 552 001000280000000200012000285912531200040 0002019904333 00004 25304in über die Unterbrechungsbestätigungs-
Signalleitung INTAK eine Unterbrechungsbestätigung AK an
die Unterbrechungsmerker-Halteschaltung 1 zurückgibt. Im
Ergebnis wird der in der Unterbrechungsmerker-Halteschal
tung 1 gehaltene auf pri1 beruhende Unterbrechungsmerker
gelöscht, wobei außerdem die in der Unterbrechungsebenen-
Halteschaltung 2 gehaltene Unterbrechungsebene mit der
Prioritätswertigkeit von pri1 gelöscht wird. Andererseits
erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in
einer VCT-Stufe über den von der Unterbrechungsfaktor-
Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1
einen Unterbrechungsvektor, wobei der erzeugte Unterbre
chungsvektor von pri1 in der Unterbrechungsvektor-Halte
schaltung 6 gehalten wird (dieser Zustand ist als "VCT1"
bezeichnet). Weiterhin wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungsebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri2
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri2 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei außerdem von der Unterbre
chungsebenen-Beurteilungsschaltung 3 eine auf pri2 beru
hende Unterbrechungsanforderung REQ an den Prozessor 7
ausgegeben wird (dieser Zustand ist als "PRI2" bezeich
net). Da bis zu einem 19. Zyklus keine Unterbrechungsan
forderung ausgegeben wird, wird der Zustand der Unterbre
chungsmerker-Halteschaltung 1 nachfolgend nicht geändert
(dieser Zustand ist als "IF" bezeichnet).
Der Prozessor 7 führt den auf pri1 beruhenden Unterbre
chungsdienst aus. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri1 ausgegeben (dieser
Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den von der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri2 einen
Unterbrechungsvektor, wobei der erzeugte Unterbrechungs
vektor von pri2 in der Unterbrechungsvektor-Halteschal
tung 6 gehalten wird (dieser Zustand ist als "VCT2"
bezeichnet). Weiterhin wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungs ebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri2
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri2 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei außerdem von der Unterbre
chungsebenen-Beurteilungsschaltung 3 eine auf pri2 beru
hende Unterbrechungsanforderung REQ an den Prozessor 7
ausgegeben wird (dieser Zustand ist als "PRI2" bezeich
net).
Der Prozessor 7 setzt den auf pri1 beruhenden Unterbre
chungsdienst fort. Andererseits wird in einer EXT-Stufe
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor von pri2 ausgegeben (dieser
Zustand ist als "EXT2" bezeichnet). Außerdem erzeugt die
Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-
Stufe über den von der Unterbrechungsfaktor-Halteschal
tung 4 gelesenen Unterbrechungsfaktor von pri2 einen
Unterbrechungsvektor, wobei der erzeugte Unterbrechungs
vektor von pri2 in der Unterbrechungsvektor-Halteschal
tung 6 gehalten wird (dieser Zustand ist als "VCT2"
bezeichnet). Außerdem wird die in der Unterbrechungsmer
ker-Halteschaltung 1 gehaltene Unterbrechungsebene gele
sen, wobei dann durch die Unterbrechungsebenen-Beurtei
lungsschaltung 3 die Unterbrechungsebenenbeurteilung
ausgeführt wird. Da die Prioritätswertigkeit von pri2
eine höchste Prioritätswertigkeit ist, wird der Unterbre
chungsfaktor von pri2 in der Unterbrechungsfaktor-Halte
schaltung 4 gehalten, wobei außerdem von der Unterbre
chungsebenen-Beurteilungsschaltung 3 eine auf pri2 beru
hende Unterbrechungsanforderung REQ an den Prozessor 7
ausgegeben wird (dieser Zustand ist als "PRI 2" bezeich
net).
Wie zuvor beschrieben wurde, wird die Prozeßoperation der
IF-Stufe, die Prozeßoperation der PRI-Stufe, die Pro
zeßoperation der VCT-Stufe und außerdem die Prozeßopera
tion der EXT-Stufe entsprechend dieser ersten Ausführung
in der Art einer Pipelineverarbeitung ausgeführt. In der
EXT-Stufe wird der Unterbrechungsfaktor als Antwort auf
die Unterbrechungsanforderung, deren Unterbrechungsebene
in der PRI-Stufe als die höchste Prioritätswertigkeit
beurteilt wird, an den Prozessor ausgegeben. Folglich
kann die in bezug auf die Unterbrechungsanforderung mit
der höchsten Prioritätswertigkeit charakteristische
Unterbrechungsantwort erhöht werden. Nunmehr werden die
Unterbrechungsdienste unter der Voraussetzung, daß die
Unterbrechungsanforderungen in der Reihenfolge pri7,
pri6, pri5, pri4, pri1, pri3 und pri0 ausgegeben werden,
durch den Prozessor 17 in der in den Fig. 10 und 11
gezeigten herkömmlichen Informationsverarbeitungsvorrich
tung in der Reihenfolge pri7, pri1 und pri0 ausgeführt.
Im Gegensatz dazu werden die Unterbrechungsdienste durch
den Prozessor 7 in der in Fig. 2 und 3 gezeigten ersten
Informationsverarbeitungsvorrichtung in der Reihenfolge
pri5, pri0 und pri1 ausgeführt. Wie der obenbeschriebene
Vergleich zeigt, kann die charakteristische Unterbre
chungsantwort in bezug auf die Unterbrechungsanforderung
mit der hohen Prioritätswertigkeit erhöht werden.
Da die Unterbrechungsebenen für die Unterbrechungsfakto
ren beliebig gegeben sind, werden möglicherweise mehrere
Unterbrechungsanforderungen ausgegeben, deren Prioritäts
wertigkeiten in der Unterbrechungsebenen-Beurteilungs
schaltung 3 als die höchsten Prioritätswertigkeiten
beurteilt werden. Diese Möglichkeit kann dazu führen, daß
mehrere Unterbrechungsvektoren miteinander konkurrieren
können. Dieses Konkurrenzproblem kann jedoch in der Weise
gelöst werden, daß die Prioritätswertigkeiten auf der
Grundlage von Standardwerten beurteilt werden, die die
Anordnungswertigkeiten der Unterbrechungsanforderungsein
gaben anzeigen. Diese Lösung kann durch eine Unterbre
chungssteuerungsvorrichtung gemäß einer zweiten Ausfüh
rung der vorliegenden Erfindung ausgeführt werden.
Fig. 4 ist ein Blockschaltplan, der eine in einer Infor
mationsverarbeitungsvorrichtung gemäß der zweiten zweck
mäßigen Ausführung der vorliegenden Erfindung verwendete
Anordnung einer Unterbrechungssteuerungsvorrichtung
zeigt. Fig. 5 ist ein Diagramm, das eine Beziehung zwi
schen einem Standardwert, der eine Prioritätswertigkeit
eines Unterbrechungsvektors anzeigt, und einer Unterbre
chungsebene, die eine Prioritätswertigkeit einer Unter
brechungsanforderung darstellt, zeigt. Die Fig. 6 ist ein
Diagramm (1), das ein Konstruktionsbeispiel einer in der
Unterbrechungssteuerungsvorrichtung nach Fig. 4 verwende
ten Standardunterbrechungs-Prioritätswertigkeits-Beurtei
lungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung
zeigt. Die Fig. 7 ist ein Diagramm (2), das ein Konstruk
tionsbeispiel einer in der Unterbrechungssteuerungsvor
richtung nach Fig. 4 verwendeten Standardunterbrechungs-
Prioritätswertigkeits-Beurteilungsschal
tung/Unterbrechungsvektor-Erzeugungsschaltung zeigt. Die
Fig. 8 ist ein Diagramm (3), das ein Konstruktionsbei
spiel einer in der Unterbrechungssteuerungsvorrichtung
nach Fig. 4 verwendeten Standardunterbrechungs-Priori
tätswertigkeits-Beurteilungsschal
tung/Unterbrechungsvektor-Erzeugungsschaltung zeigt. Wie
in Fig. 4 gezeigt ist, enthält diese zweite Unterbre
chungssteuerungsvorrichtung im wesentlichen eine Unter
brechungsmerker-Halteschaltung 1, eine Unterbrechungsebe
nen-Halteschaltung 2, eine Unterbrechungsebenen-Beurtei
lungsschaltung 3, eine Unterbrechungsfaktor-Halteschal
tung 4, eine Standardunterbrechungs-Prioritätswertig
keits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeu
gungsschaltung 5A sowie eine Unterbrechungsvektor-
Halteschaltung 6.
Es ist selbstverständlich, daß die obenerläuterte Unter
brechungsmerker-Halteschaltung 1, die obenerläuterte
Unterbrechungsebenen-Halteschaltung 2, die obenerläuterte
Unterbrechungsebenen-Beurteilungsschaltung 3, die obener
läuterte Unterbrechungsfaktor-Halteschaltung 4 sowie die
obenerläuterte Unterbrechungsvektor-Halteschaltung 6
ähnlich denen der in Fig. 1 gezeigten ersten Unterbre
chungssteuerungsvorrichtung sind. Die Standardunterbre
chungs-Prioritätswertigkeits-Beurteilungsschaltung/Unter
brechungsvektor-Erzeugungsschaltung 5A führt weiterhin
eine Prioritätswertigkeits-Beurteilungsoperation aus, die
auf einem Standardwert in bezug auf einen von der
Unterbrechungsfaktor-Halteschaltung 4 zur Auswahl eines
Unterbrechungsfaktors ausgegebenen Unterbrechungsfaktor
beruht, und erzeugt dann einen Unterbrechungsfaktor, der
als Antwort auf den ausgewählten Unterbrechungsfaktor
eine Unterbrechungsart anzeigt.
In Fig. 5 ist eine Beziehung zwischen den Standardwerten
und den Unterbrechungsebenen in dem Fall gezeigt, daß
eine Gesamtanzahl der Unterbrechungsanforderungseingänge
16 beträgt. Zum Beispiel sind, wie Fig. 5 zeigt, für die
Unterbrechungsanforderungseingänge INT-0, INT-1, INT-2,
. . ., INT-15 die Standardwerte "0" bis "15" gegeben. Es
wird vorausgesetzt, daß die Prioritätswertigkeiten um so
größer werden, je kleiner die Standardwerte werden.
Außerdem wird vorausgesetzt, daß die Prioritätswertigkei
ten der Unterbrechungsebenen, wie in Fig. 5 gezeigt ist,
die Werte "pri0" bis "pri7" besitzen. Ähnlich werden die
Prioritätswertigkeiten um so höher, je kleiner die Unter
brechungsebenen werden. Allgemein kann eine solche Bezie
hung auf eine beliebig gewählte Anzahl von Unterbre
chungsanforderungseingängen angewendet werden. Außerdem
kann in diesem Fall die Prioritätswertigkeit der Unter
brechungsebenen beliebig angelegt werden, wobei sie z. B.
umprogrammiert werden können.
Nunmehr unter der Voraussetzung daß eine Unterbrechungs
anforderung z. B. an den Unterbrechungsanforderungsein
gang INT-2 ausgegeben wird, ist diese Unterbrechungsan
forderung dadurch definiert, daß sie einen Standardwert
von 2 besitzt, wobei diese Unterbrechungsanforderung eine
Prioritätswertigkeit von "pri5" als eine Unterbre
chungsebene besitzt.
Als nächstes werden mit Bezug auf Fig. 1 die Operationen
der in der Informationsverarbeitungsvorrichtung gemäß der
zweiten Ausführung der vorliegenden Erfindung verwendeten
obenbeschriebenen Unterbrechungssteuerungsvorrichtung
beschrieben.
Es ist selbstverständlich, daß die Unterbrechungsanforde
rungen an die Unterbrechungsanforderungseingänge INT-0,
INT-1, . . ., INT-X gemäß den jeweiligen für sie spezifi
schen Unterbrechungsfaktoren ausgegeben werden. In dieser
zweiten Ausführung werden die Operationen der Unterbre
chungsmerker-Halteschaltung 1, der Unterbrechungsebenen-
Halteschaltung 2, der Unterbrechungsebenen-Beurteilungs
schaltung 3 sowie außerdem der Unterbrechungsfaktor-
Halteschaltung 4 in einem IF-Zyklus sowie in einem PRI-
Zyklus in einer-ähnlichen Weise wie in der in Fig. 1 bis
Fig. 3 gezeigten ersten Ausführung ausgeführt.
In der Standardunterbrechungs-Prioritätswertigkeits-Beur
teilungsschaltung/Unterbrechungsvektor-Erzeugungsschal
tung 5A wird die auf dem Standardwert beruhende
Prioritätswertigkeits-Beurteilungsoperation in einem VCT-
Zyklus in bezug auf die Unterbrechungsfaktoren der in der
Unterbrechungsfaktor-Halteschaltung 4 gehaltenen Unter
brechungsanforderungen ausgeführt. Dann erzeugt diese
Standardunterbrechungs-Prioritätswertigkeits-Beurtei
lungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung
5A den Unterbrechungsvektor, der die Unterbrechungsart in
bezug auf den Unterbrechungsfaktor mit einer höchsten
Prioritätswertigkeit anzeigt. Dieser erzeugte Unterbre
chungsvektor wird in der Unterbrechungsvektor-Halteschal
tung 6 gehalten. Als nächstes wird in einem EXT-Zyklus
der in der Unterbrechungsvektor-Halteschaltung 6 gehal
tene Unterbrechungsvektor ausgegeben.
Die in der Informationsverarbeitungsvorrichtung der
zweiten Ausführung verwendete Standardunterbrechungs-
Prioritätswertigkeits-Beurteilungsschaltung/Unterbre
chungsvektor-Erzeugungsschaltung 5A besitzt den in Fig. 6
bis Fig. 8 gezeigten internen Schaltungsaufbau. Das
heißt, diese Schaltung 5A enthält 64 Sätze von
Schaltungen C100 bis C163, die jeweils eine ODER-Gatter-
Schaltung O1 sowie eine UND-Gatter-Schaltung A1
enthalten; 32 Sätze von Schaltungen C200 bis C231, die
jeweils eine ODER-Gatter-Schaltung O2, eine Auswahlein
richtung S2 und eine UND-Gatter-Schaltung A3 enthalten;
sowie außerdem 16 Sätze von Schaltungen C300 bis C315, die
jeweils eine ODER-Gatter-Schaltung O3, eine Auswahlein
richtung S2 und eine UND-Gatter-Schaltung A3 in bezug auf
die 128 Sätze von Unterbrechungsanforderungseingängen, an
die z. B. die Standardwerte 0, 1, 2, . . ., 127 angelegt
werden, enthalten. Außerdem enthält diese Standardunter
brechungs-Prioritätswertigkeits-Beurteilungsschal
tung/Unterbrechungsvektor-Erzeugungsschaltung 5A 8 Sätze
von Schaltungen C40 bis C47, die jeweils eine ODER-Gat
ter-Schaltung O4, eine Auswahleinrichtung S3 und eine
UND-Gatter-Schaltung A4 enthalten; 4 (nicht ausführlich
gezeigte) Sätze von Schaltungen C50 bis C53, die jeweils
eine ODER-Gatter-Schaltung O5, eine Auswahleinrichtung S4
und eine UND-Gatter-Schaltung A5 enthalten; 2 Sätzen von
Schaltungen C60 bis C61, die jeweils eine ODER-Gatter-
Schaltung O6, eine Auswahleinrichtung S5 und eine UND-
Gatter-Schaltung A6 enthalten; sowie weiterhin eine
Schaltung C7, die eine ODER-Gatter-Schaltung O7, eine
Auswahleinrichtung S6 und eine UND-Gatter-Schaltung A7
enthält. Mit anderen Worten, diese Standardunterbre
chungs-Prioritätswertigkeits-Beurteilungsschaltung/Unter
brechungsvektor-Erzeugungsschaltung 5A ist in einer
siebenstufigen umgekehrten Baumstruktur angeordnet. Die
jeweiligen Stufen sind über Busse miteinander verbunden.
In diesen Figuren werden die in diesen Stufen verwendeten
Auswahleinrichtungen S1 bis S6 in der Weise betrieben,
daß jede dieser Auswahleinrichtungen S1 bis S6 einen
(schwarz gekennzeichneten) oberen Kontakt auswählt, wenn
ein Steuereingangssignal (d. h. das Eingangssignal zur
Oberseite der ODER-Gatter-Schaltung) eine "1" wird,
während jede dieser Auswahleinrichtungen S1 bis S6 einen
unteren Kontakt (weiß markiert) auswählt, wenn ein Steu
ereingangssignal eine "0" wird.
In dieser Standardunterbrechungs-Prioritätswertigkeits-
Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungs
schaltung 5A erzeugen die Schaltungen C100 bis C163 der
ersten Stufe als Antwort auf ein 1-Bit-Unterbrechungsan
forderungs-Eingangssignal ein 1-Bit-Ausgangssignal von
jeder der ODER-Gatter-Schaltungen O1 bis O63; wobei die
Schaltung C200 bis C231 der zweiten Stufe ein 1-Bit-Aus
gangssignal jeder der Auswahleinrichtungen S1 bis S31 als
eine tiefere Stelle eines 2-Bit-Ausgangssignals sowie ein
1-Bit-Ausgangssignal jeder der UND-Gatter-Schaltungen A2
bis A32 als eine höhere Stelle dieses 2-Bit-Ausgangs
signals erzeugt; wobei weiterhin die Schaltungen C300 bis
C315 der dritten Stufe ein 2-Bit-Ausgangssignal jeder der
Auswahleinrichtungen S2 bis S15 als eine tiefere Stelle
eines 3-Bit-Ausgangssignals und ein 1-Bit-Ausgangssignal
jeder der UND-Gatter-Schaltungen A3 bis A18 als eine
höhere Stelle des 3-Bit-Ausgangssignals erzeugen. Ähnlich
wie oben beschrieben gibt die Standardunterbrechungs-
Prioritätswertigkeits-Beurteilungsschaltung/Unterbre
chungsvektor-Erzeugungsschaltung 5A schließlich ein
7 Bit-Ausgangssignal als einen Unterbrechungsvektor von
der Schaltung C7 der 7. Stufe dadurch aus, daß sie die
Bits der jeweiligen Stufen um 1 Bit inkrementiert. Dieses
7 Bit-Ausgangssignal entspricht 128 Unter
brechungsanforderungen.
Wird nun z. B. vorausgesetzt, daß das Unterbrechungsan
forderungs-Eingangssignal des Standardwerts 2 gleich "1"
ist, während die weiteren Unterbrechungsanforderungs-
Eingangssignale gleich "0" sind, gibt die ODER-Gatter-
Schaltung der Schaltung C100 "0" aus; während weiterhin
ihre UND-Gatter-Schaltung "0" ausgibt; gibt die ODER-
Gatter-Schaltung der Schaltung C101 "1" aus, während ihre
UND-Gatter-Schaltung "0" ausgibt. In der nächsten Stufe
gibt die ODER-Gatter-Schaltung der Schaltung C200 "1"
aus, während ihre UND-Gatter-Schaltung "1" ausgibt und
der untere Kontakt der Auswahleinrichtung in der Weise
ausgewählt wird, daß er "0" ausgibt. Im Ergebnis wird das
von der UND-Gatter-Schaltung abgeleitete Ausgangssignal
von "1" mit der oberen Ziffer des Auswahleinrichtungs-
Ausgangssignals von "0" von der Schaltung C200 in der
Weise kombiniert, daß ein 2-Bit-Ausgangssignal "10"
erzeugt wird. Weiterhin gibt die ODER-Gatter-Schaltung
der Schaltung C300 in der nächsten Stufe eine "1" aus,
während ihre UND-Gatter-Schaltung eine "0" ausgibt und
der obere Kontakt ihrer Auswahleinrichtung in der Weise
ausgewählt wird, daß er "10" ausgibt, so daß ein 3-Bit-
Ausgangssignal "010" erzeugt wird. Da die Schaltung C7
der letzten Stufe "0000010" ausgibt, wird dieses 7 Bit-
Ausgangssignal ähnlich als der Unterbrechungsvektor, der
der Unterbrechungsanforderung der Nummer 3 entspricht, an
einen (nicht gezeigten) Prozessor geliefert.
Da das Ausgangssignal der in der Schaltung C102 verwende
ten UND-Gatter-Schaltung "0" wird, gibt es in diesem Fall
dann, wenn eine Unterbrechungsanforderung mit einem
Standardwert größer als 2 ausgegeben wird, z. B. selbst
dann, wenn diese Unterbrechungsanforderung einen Stan
dardwert 3 hat, keine Änderung in dem von der Schaltung
C7 der letzten Stufe ausgegebenen Unterbrechungsvektor.
Diese Tatsache kann ähnlich auf einen weiteren Fall
angewendet werden, in dem eine Unterbrechungsanforderung
mit einem anderen Standardwert ausgegeben wird (was den
Fall betrifft, daß mehrere Unterbrechungsanforderungen
ausgegeben werden). Wie zuvor beschrieben wurde, wird der
Unterbrechungsvektor, der dem Unterbrechungsanforderungs
eingangssignal entspricht, dessen Standardprioritätswer
tigkeit eine höchste Prioritätswertigkeit hat, von der
Schaltung C7 der letzten Stufe ausgegeben. Wenn jedoch
eine Unterbrechungsanforderung mit einem Standardwert
kleiner als 2, z. B. mit einem Standardwert 0 oder 1
ausgegeben wird, wird der von der Schaltung C7 der letz
ten Stufe ausgegebene Unterbrechungsvektor, da die Stan
dardprioritätswertigkeit hoch ist, geändert.
Wie zuvor erläutert wurde, führen die internen Schaltun
gen der Standardunterbrechungs-Prioritätswertigkeits-
Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungs
schaltung entsprechend der zweiten Ausführung, wie die
Fig. 6, Fig. 7 und Fig. 8 zeigen, gleichzeitig sowohl die
auf dem Standardwert beruhende Prioritätswertigkeits-
Beurteilungsoperation als auch die Unterbrechungsvektor-
Erzeugungsoperation aus.
Wie zuvor beschrieben wurde, wird die Prozeßoperation der
IF-Stufe, die Prozeßoperation der PRI-Stufe, die Pro
zeßoperation der VCT-Stufe sowie ebenfalls die Prozeßope
ration der EXT-Stufe gemäß dieser zweiten Ausführung in
der Art einer Pipelineverarbeitung ausgeführt. In der
EXT-Stufe wird der Unterbrechungsfaktor an den Prozessor
als Antwort auf die Unterbrechungsanforderung ausgegeben,
deren Unterbrechungsebene in der PRI-Stufe als die Unter
brechungsebene mit der höchsten Prioritätswertigkeit
beurteilt wird. Außerdem wird der Unterbrechungsvektor
auf der Grundlage der Unterbrechungsanforderung erzeugt,
deren Prioritätswertigkeit dadurch als eine höchste
Prioritätswertigkeit beurteilt wird, daß der Standardwert
betrachtet wird, der als Antwort auf die auf der Grund
lage der Prioritätswertigkeit des Unterbrechungsanforde
rungs-Eingangssignals in der PRI-Stufe ausgewählte Unter
brechungsanforderung in der EXT-Stufe an dem Unterbre
chungsanforderungseingang angelegt wird. Folglich kann
selbst in dem Fall, daß mehrere Unterbrechungsanforderun
gen miteinander konkurrieren und diese mehreren Unterbre
chungsanforderungen über die beliebig an eine große
Anzahl von Unterbrechungsanforderungseingängen angelegten
Prioritätswertigkeiten ausgewählt werden, nur eine ein
zige Unterbrechungsanforderung in den Prozessor eingege
ben werden.
Offensichtlich ist die vorliegende Erfindung nicht auf
die obenbeschriebenen Ausführungen beschränkt, sondern
kann modifiziert werden, ohne von dem technischen Umfang
und von dem Erfindungsgedanken der Erfindung abzuweichen.
Zum Beispiel können die Pipelineprozeßoperationen für die
jeweiligen Stufen jedesmal ausgeführt werden, wenn meh
rere Takte empfangen werden.
Wie zuvor ausführlich beschrieben wurde, wird die Infor
mationsverarbeitungsvorrichtung der vorliegenden Erfin
dung dadurch ausgeführt, daß eine Einrichtung/ein Verfah
ren verwendet wird, die die Pipelineprozeßoperation
jbezüglich der Halteoperation des Unterbrechungsmerkers,
der Beurteilungsoperation der Unterbrechungsebene, der
Beurteilungsoperation der Unterbrechungsprioritätswertig
keiten, der Erzeugungsoperation des Unterbrechungsvektors
sowie weiterhin der Ausgabeoperation des Unterbrechungs
vektors ausführen können. Wenn die Mehrfachunterbre
chungs-Verarbeitungsoperation durch die Unterbrechungsan
forderungen, an die die Prioritätswertigkeiten angelegt
werden, ausgeführt wird, kann die in bezug auf die Unter
brechungsanforderung mit der hohen Prioritätswertigkeit
charakteristische Unterbrechungsantwort erhöht werden und
kann weiterhin die Unterbrechungsverarbeitungseffizienz
durch den Prozessor erhöht werden.
Außerdem wird die Informationsverarbeitungsvorrichtung
der vorliegenden Erfindung dadurch ausgeführt, daß eine
Einrichtung/ein Verfahren verwendet werden, die die
Pipelineprozeßoperation bezüglich der Halteoperation des
Unterbrechungsmerkers, der Beurteilungsoperation der
Unterbrechungsebene, der Beurteilungsoperation der Unter
brechungsprioritätswertigkeiten, der Erzeugungsoperation
des Unterbrechungsvektors sowie weiterhin der Ausgabeope
ration des Unterbrechungsvektors ausführen können. Diese
Operationen werden jeweils in jedem Takt ausgeführt.
Somit kann die für die Unterbrechungsanforderung mit der
hohen Prioritätswertigkeit charakteristische Unterbre
chungsantwort in bezug auf die Unterbrechungsanforderun
gen, auf die die Prioritätswertigkeiten angewendet wer
den, erhöht werden. Außerdem kann die Konkurrenzbeziehung
zwischen den Unterbrechungsanforderungen mit den gleichen
Prioritätswertigkeiten vermieden werden.
Somit ist offensichtlich, daß die vorliegende Erfindung
nicht auf die obigen Ausführungen beschränkt ist, sondern
abgeändert und modifiziert werden kann, ohne von dem
Umfang und von dem Erfindungsgedanken der Erfindung
abzuweichen.
Schließlich beansprucht die vorliegende Erfindung die
Priorität der japanischen Patentanmeldung
Nr. Hei10-023244, eingereicht am 4. Februar, die hier
durch Literaturhinweis eingefügt ist.
Claims (14)
1. Unterbrechungssteuerungsverfahren zur Verwendung
in einem Informationsverarbeitungsverfahren, gekennzeich
net durch:
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Erzeugen eines Unter brechungsvektors als Antwort auf den gehaltenen Unterbre chungsfaktor; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
der erste bis vierte Schritt in der Art einer Pipelineverarbeitung ausgeführt werden, um die Unterbre chungsanforderungen in bezug auf den Prozessor zu steu ern, wodurch der Prozessor, wenn eine Unterbrechungsan forderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungs ebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Erzeugen eines Unter brechungsvektors als Antwort auf den gehaltenen Unterbre chungsfaktor; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor; wobei:
der erste bis vierte Schritt in der Art einer Pipelineverarbeitung ausgeführt werden, um die Unterbre chungsanforderungen in bezug auf den Prozessor zu steu ern, wodurch der Prozessor, wenn eine Unterbrechungsan forderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungs ebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
2. Unterbrechungssteuerungsverfahren nach Anspruch
1, dadurch gekennzeichnet, daß:
der erste bis vierte Schritt in jedem Takt in der Art einer Pipelineverarbeitung ausgeführt werden.
der erste bis vierte Schritt in jedem Takt in der Art einer Pipelineverarbeitung ausgeführt werden.
3. Unterbrechungssteuerungsverfahren nach Anspruch
1, weiter gekennzeichnet durch:
einen fünften Schritt zum Halten einer Unterbre chungsebene einer Unterbrechungsanforderung, die durch den Prozessor gerade bearbeitet wird, und außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungs an forderung, die durch den Prozessor bearbeitet wurde, zu der Zeit, zu der ein Unterbrechungsanforderungs-Bestäti gungssignal von dem Prozessor angelegt wird; wobei:
in dem zweiten Schritt unter den mehreren Unter brechungsanforderungen mit den Unterbrechungsebenen, die in dem ersten Schritt gehalten werden, mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor verarbeitet wird, die Unterbrechungsanforderung mit einer höchsten Prioritäts wertigkeit beurteilt wird.
einen fünften Schritt zum Halten einer Unterbre chungsebene einer Unterbrechungsanforderung, die durch den Prozessor gerade bearbeitet wird, und außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungs an forderung, die durch den Prozessor bearbeitet wurde, zu der Zeit, zu der ein Unterbrechungsanforderungs-Bestäti gungssignal von dem Prozessor angelegt wird; wobei:
in dem zweiten Schritt unter den mehreren Unter brechungsanforderungen mit den Unterbrechungsebenen, die in dem ersten Schritt gehalten werden, mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor verarbeitet wird, die Unterbrechungsanforderung mit einer höchsten Prioritäts wertigkeit beurteilt wird.
4. Unterbrechungs steuerungsverfahren zur Verwendung
in einem Informationsverarbeitungsverfahren, gekennzeich
net durch:
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben der Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Beurteilen der Priori tätswertigkeiten auf der Grundlage von Standardwerten, die Sequenznummern der Unterbrechungsanforderungs-Ein gangssignale in bezug auf die gehaltenen Unterbrechungs faktoren angeben, und außerdem zum Erzeugen eines Unter brechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um somit den erzeugten Unterbrechungsvektor zu halten; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektor an den Prozessor; wobei:
der erste bis vierte Schritt zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor in der Art einer Pipelineverarbeitung ausgeführt werden, wodurch der Prozessor, wenn eine Unterbrechungsanforde rung mit einer höheren Unterbrechungs ebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unter brechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
einen zweiten Schritt zum Beurteilen der Unter brechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unter brechungsebene zu halten, und außerdem zum Ausgeben der Unterbrechungsanforderung an einen Prozessor einer Infor mationsverarbeitungsvorrichtung;
einen dritten Schritt zum Beurteilen der Priori tätswertigkeiten auf der Grundlage von Standardwerten, die Sequenznummern der Unterbrechungsanforderungs-Ein gangssignale in bezug auf die gehaltenen Unterbrechungs faktoren angeben, und außerdem zum Erzeugen eines Unter brechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um somit den erzeugten Unterbrechungsvektor zu halten; sowie
einen vierten Schritt zum Ausgeben des gehaltenen Unterbrechungsvektor an den Prozessor; wobei:
der erste bis vierte Schritt zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor in der Art einer Pipelineverarbeitung ausgeführt werden, wodurch der Prozessor, wenn eine Unterbrechungsanforde rung mit einer höheren Unterbrechungs ebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unter brechungsprozeßoperation für die höhere Unterbre chungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbre chungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
5. Unterbrechungssteuerungsverfahren nach Anspruch
4, dadurch gekennzeichnet, daß:
der erste bis vierte Schritt in jedem Takt in der Art einer Pipelineverarbeitung ausgeführt werden.
der erste bis vierte Schritt in jedem Takt in der Art einer Pipelineverarbeitung ausgeführt werden.
6. Unterbrechungssteuerungsverfahren nach Anspruch
4, weiter gekennzeichnet durch:
einen fünften Schritt zum Halten einer Unterbre chungsebene einer Unterbrechungsanforderung, die durch den Prozessor gerade bearbeitet wird, und außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungsan forderung, die durch den Prozessor bearbeitet wurde, zu der Zeit, zu der ein Unterbrechungsanforderungs-Bestäti gungssignal von dem Prozessor angelegt wird; wobei:
in dem zweiten Schritt unter den mehreren Unter brechungsanforderungen mit den Unterbrechungsebenen, die in dem ersten Schritt gehalten werden, mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor verarbeitet wird, die Unterbrechungsanforderung mit einer höchsten Prioritäts wertigkeit beurteilt wird.
einen fünften Schritt zum Halten einer Unterbre chungsebene einer Unterbrechungsanforderung, die durch den Prozessor gerade bearbeitet wird, und außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungsan forderung, die durch den Prozessor bearbeitet wurde, zu der Zeit, zu der ein Unterbrechungsanforderungs-Bestäti gungssignal von dem Prozessor angelegt wird; wobei:
in dem zweiten Schritt unter den mehreren Unter brechungsanforderungen mit den Unterbrechungsebenen, die in dem ersten Schritt gehalten werden, mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor verarbeitet wird, die Unterbrechungsanforderung mit einer höchsten Prioritäts wertigkeit beurteilt wird.
7. Unterbrechungssteuerungsvorrichtung zur Verwen
dung in einer Informationsverarbeitungsvorrichtung,
gekennzeichnet durch:
eine Unterbrechungsmerker-Halteeinrichtung (1) zum Halten mehrerer Merker (8 1, 8 2, . . ., 8 x), die die Unterbrechungsfaktoren in bezug auf die jeweiligen Unter brechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
eine Unterbrechungsebenen-Beurteilungseinrichtung (3) zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbre chungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsan forderung an einen Prozessor (7) der Informationsverar beitungsvorrichtung;
eine Unterbrechungsvektor-Erzeugungseinrichtung (5) zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; und
eine Unterbrechungsvektor-Erzeugungseinrichtung (5) zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor (7); wobei:
die Verarbeitungsoperationen zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor (7) durch alle Einrichtungen in der Art einer Pipeline verarbeitung ausgeführt werden, wobei der Prozessor (7) dann, wenn eine Unterbrechungsanforderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungs anforderung, die gerade verarbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbre chungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor (7), wenn die Unterbre chungsprozeßoperation für die höheren Unterbrechungsebe nen ausgeführt ist, die in der Unterbrechungsebenen- Beurteilungseinrichtung (3) gehaltene Unterbrechungsebene löscht und dann die Unterbrechungsprozeßoperation für die niedrigere Unterbrechungsebene neu startet.
eine Unterbrechungsmerker-Halteeinrichtung (1) zum Halten mehrerer Merker (8 1, 8 2, . . ., 8 x), die die Unterbrechungsfaktoren in bezug auf die jeweiligen Unter brechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
eine Unterbrechungsebenen-Beurteilungseinrichtung (3) zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbre chungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsan forderung an einen Prozessor (7) der Informationsverar beitungsvorrichtung;
eine Unterbrechungsvektor-Erzeugungseinrichtung (5) zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; und
eine Unterbrechungsvektor-Erzeugungseinrichtung (5) zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor (7); wobei:
die Verarbeitungsoperationen zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor (7) durch alle Einrichtungen in der Art einer Pipeline verarbeitung ausgeführt werden, wobei der Prozessor (7) dann, wenn eine Unterbrechungsanforderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungs anforderung, die gerade verarbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbre chungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor (7), wenn die Unterbre chungsprozeßoperation für die höheren Unterbrechungsebe nen ausgeführt ist, die in der Unterbrechungsebenen- Beurteilungseinrichtung (3) gehaltene Unterbrechungsebene löscht und dann die Unterbrechungsprozeßoperation für die niedrigere Unterbrechungsebene neu startet.
8. Unterbrechungssteuerungsvorrichtung nach Anspruch
7, dadurch gekennzeichnet, daß:
die Verarbeitungsoperationen durch alle Einrich tungen in jedem Takt in der Art einer Pipelineverarbei tung ausgeführt werden.
die Verarbeitungsoperationen durch alle Einrich tungen in jedem Takt in der Art einer Pipelineverarbei tung ausgeführt werden.
9. Unterbrechungssteuerungsvorrichtung nach Anspruch
7, weiter gekennzeichnet durch:
eine Unterbrechungsebenen-Halteeinrichtung (2) zum Halten einer Unterbrechungsebene einer Unterbre chungsanforderung, die durch den Prozessor (7) gerade bearbeitet wird, sowie außerdem zum Löschen einer Unter brechungsebene der Unterbrechungsanforderung, die durch den Prozessor (7) verarbeitet wurde, wenn von dem Prozes sor (7) ein Unterbrechungsanforderungs-Bestätigungssignal angelegt wird; wobei:
die Unterbrechungsebenen-Beurteilungseinrichtung (3) so beschaffen ist, daß unter den mehreren Unterbre chungsanforderungen mit den in der Unterbrechungsebenen- Halteeinrichtung (2) gehaltenen Unterbrechungsebenen mit Ausnahme einer Unterbrechungsanforderung mit einer Unter brechungsebene, die niedriger als die der Unterbrechungs anforderung ist, die gerade durch den Prozessor (7) verarbeitet wird, eine Unterbrechungsanforderung mit einer höchsten Prioritätswertigkeit beurteilt wird.
eine Unterbrechungsebenen-Halteeinrichtung (2) zum Halten einer Unterbrechungsebene einer Unterbre chungsanforderung, die durch den Prozessor (7) gerade bearbeitet wird, sowie außerdem zum Löschen einer Unter brechungsebene der Unterbrechungsanforderung, die durch den Prozessor (7) verarbeitet wurde, wenn von dem Prozes sor (7) ein Unterbrechungsanforderungs-Bestätigungssignal angelegt wird; wobei:
die Unterbrechungsebenen-Beurteilungseinrichtung (3) so beschaffen ist, daß unter den mehreren Unterbre chungsanforderungen mit den in der Unterbrechungsebenen- Halteeinrichtung (2) gehaltenen Unterbrechungsebenen mit Ausnahme einer Unterbrechungsanforderung mit einer Unter brechungsebene, die niedriger als die der Unterbrechungs anforderung ist, die gerade durch den Prozessor (7) verarbeitet wird, eine Unterbrechungsanforderung mit einer höchsten Prioritätswertigkeit beurteilt wird.
10. Unterbrechungssteuerungsvorrichtung zur Verwen
dung in einer Informationsverarbeitungsvorrichtung,
gekennzeichnet durch
eine Unterbrechungsmerker-Halteeinrichtung (1) zum Halten mehrerer Merker (8 1, 8 2, . . ., 8 x) die die Unterbrechungsfaktoren in bezug auf die jeweiligen Unter brechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
eine Unterbrechungsebenen-Beurteilungseinrichtung (3) zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbre chungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsan forderung an einen Prozessor (7) der Informationsverar beitungsvorrichtung;
eine Standard-Prioritätswertigkeits-Beurteilungs einrichtung/Unterbrechungsvektor-Erzeugungseinrichtung (5A) zum Beurteilen der Prioritätswertigkeiten auf der Grundlage von Standardwerten, die die Sequenznummern der Unterbrechungsanforderungs-Eingangssignale in bezug auf die gehaltenen Unterbrechungsfaktoren anzeigen, und außerdem zum Erzeugen eines Unterbrechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um dadurch den erzeugten Unterbre chungsvektor zu halten; sowie
eine Unterbrechungsvektor-Ausgabeeinrichtung zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor (7); wobei:
die Prozeßoperationen zum Steuern der Unterbre chungsanforderungen in bezug auf den Prozessor (7) durch alle Einrichtungen in der Art einer Pipelineverarbeitung ausgeführt werden, wobei der Prozessor (7) dann, wenn eine Unterbrechungsanforderung mit einer höheren Unter brechungsebene als der einer Unterbrechungsanforderung, die gerade ausgeführt wird, ausgegeben wird, die Unter brechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor (7), wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in der Unterbrechungsebenen-Beurteilungseinrichtung (3) gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
eine Unterbrechungsmerker-Halteeinrichtung (1) zum Halten mehrerer Merker (8 1, 8 2, . . ., 8 x) die die Unterbrechungsfaktoren in bezug auf die jeweiligen Unter brechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforde rungs-Eingangssignale darstellen;
eine Unterbrechungsebenen-Beurteilungseinrichtung (3) zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbre chungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsan forderung an einen Prozessor (7) der Informationsverar beitungsvorrichtung;
eine Standard-Prioritätswertigkeits-Beurteilungs einrichtung/Unterbrechungsvektor-Erzeugungseinrichtung (5A) zum Beurteilen der Prioritätswertigkeiten auf der Grundlage von Standardwerten, die die Sequenznummern der Unterbrechungsanforderungs-Eingangssignale in bezug auf die gehaltenen Unterbrechungsfaktoren anzeigen, und außerdem zum Erzeugen eines Unterbrechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um dadurch den erzeugten Unterbre chungsvektor zu halten; sowie
eine Unterbrechungsvektor-Ausgabeeinrichtung zum Ausgeben des gehaltenen Unterbrechungsvektors an den Prozessor (7); wobei:
die Prozeßoperationen zum Steuern der Unterbre chungsanforderungen in bezug auf den Prozessor (7) durch alle Einrichtungen in der Art einer Pipelineverarbeitung ausgeführt werden, wobei der Prozessor (7) dann, wenn eine Unterbrechungsanforderung mit einer höheren Unter brechungsebene als der einer Unterbrechungsanforderung, die gerade ausgeführt wird, ausgegeben wird, die Unter brechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor (7), wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in der Unterbrechungsebenen-Beurteilungseinrichtung (3) gehaltene Unterbrechungsebene löscht und dann die Unter brechungsprozeßoperation für die niedrigere Unterbre chungsebene neu startet.
11. Unterbrechungssteuerungsvorrichtung nach Anspruch
10, dadurch gekennzeichnet, daß:
die Verarbeitungsoperationen durch alle Einrich tungen in jedem Takt in der Art einer Pipelineverarbei tung ausgeführt werden.
die Verarbeitungsoperationen durch alle Einrich tungen in jedem Takt in der Art einer Pipelineverarbei tung ausgeführt werden.
12. Unterbrechungssteuerungsvorrichtung nach Anspruch
10, weiter gekennzeichnet durch:
eine Unterbrechungsebenen-Halteeinrichtung (2) zum Halten einer Unterbrechungsebene einer Unterbre chungsanforderung, die durch den Prozessor (7) gerade bearbeitet wird, sowie außerdem zum Löschen einer Unter brechungsebene der Unterbrechungsanforderung, die durch den Prozessor (7) verarbeitet wurde, wenn von dem Prozes sor (7) ein Unterbrechungsanforderungs-Bestätigungssignal angelegt wird; wobei
die Unterbrechungsebenen-Beurteilungseinrichtung (3) so beschaffen ist, daß unter den mehreren Unterbre chungsanforderungen mit den in der Unterbrechungsebenen- Beurteilungseinrichtung (2) gehaltenen Unterbrechungsebe nen mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor (7) verarbeitet wird, eine Unterbrechungsanfor derung mit einer höchsten Prioritätswertigkeit beurteilt wird.
eine Unterbrechungsebenen-Halteeinrichtung (2) zum Halten einer Unterbrechungsebene einer Unterbre chungsanforderung, die durch den Prozessor (7) gerade bearbeitet wird, sowie außerdem zum Löschen einer Unter brechungsebene der Unterbrechungsanforderung, die durch den Prozessor (7) verarbeitet wurde, wenn von dem Prozes sor (7) ein Unterbrechungsanforderungs-Bestätigungssignal angelegt wird; wobei
die Unterbrechungsebenen-Beurteilungseinrichtung (3) so beschaffen ist, daß unter den mehreren Unterbre chungsanforderungen mit den in der Unterbrechungsebenen- Beurteilungseinrichtung (2) gehaltenen Unterbrechungsebe nen mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor (7) verarbeitet wird, eine Unterbrechungsanfor derung mit einer höchsten Prioritätswertigkeit beurteilt wird.
13. Unterbrechungssteuerungsvorrichtung nach Anspruch
10, dadurch gekennzeichnet, daß:
die Standard-Prioritätswertigkeits-Beurteilungs einrichtung/Unterbrechungsvektor-Erzeugungseinrichtung (5A) wenigstens eine erste Schaltungsgruppe (C100 bis C163), eine zweite Schaltungsgruppe (C200 bis C231) sowie eine dritte Schaltungsgruppe (C300 bis C315, C40 bis C47, C50 bis C53, C60, C61, C7) enthält; und
die Unterbrechungsanforderungs-Eingangsserien mit einem Eingang der ersten Schaltungsgruppe (C100 bis C163) verbunden sind und so beschaffen sind, daß die Priori tätswertigkeiten der Standardwerte sequentiell geändert werden, wobei:
von einer letzten Stufe der dritten Schaltungs gruppe (C300 bis C315, C40 bis C47, C50 bis C53, C60, C61, C7) ein Unterbrechungsvektor, der der Unterbrechungsan forderung mit einer höchsten Prioritätswertigkeit eines Standardwerts unter den Standardwerten der Unterbre chungsanforderungs-Eingangssignalserien entspricht, als ein Signal mit einer Bitzahl, die einer Gesamteingangs zahl der Unterbrechungsanforderungs-Eingangssignalserie entspricht, ausgegeben wird.
die Standard-Prioritätswertigkeits-Beurteilungs einrichtung/Unterbrechungsvektor-Erzeugungseinrichtung (5A) wenigstens eine erste Schaltungsgruppe (C100 bis C163), eine zweite Schaltungsgruppe (C200 bis C231) sowie eine dritte Schaltungsgruppe (C300 bis C315, C40 bis C47, C50 bis C53, C60, C61, C7) enthält; und
die Unterbrechungsanforderungs-Eingangsserien mit einem Eingang der ersten Schaltungsgruppe (C100 bis C163) verbunden sind und so beschaffen sind, daß die Priori tätswertigkeiten der Standardwerte sequentiell geändert werden, wobei:
von einer letzten Stufe der dritten Schaltungs gruppe (C300 bis C315, C40 bis C47, C50 bis C53, C60, C61, C7) ein Unterbrechungsvektor, der der Unterbrechungsan forderung mit einer höchsten Prioritätswertigkeit eines Standardwerts unter den Standardwerten der Unterbre chungsanforderungs-Eingangssignalserien entspricht, als ein Signal mit einer Bitzahl, die einer Gesamteingangs zahl der Unterbrechungsanforderungs-Eingangssignalserie entspricht, ausgegeben wird.
14. Unterbrechungssteuerungsvorrichtung nach Anspruch
13, dadurch gekennzeichnet, daß:
die erste Schaltungsgruppe (C100 bis C163) Schal tungen enthält, die in der Wertigkeit der Standardwerte der Unterbrechungsanforderungs-Eingänge angeordnet sind; wobei jede der Schaltungen eine erste ODER-Gatter-Schal tung (O1), die zwei zueinander benachbarte Unterbre chungsanforderungs-Eingänge mit Standardeingangssignalen mit Standardwerten mittels eines ODER-Gatters verknüpft, und eine erste UND-Gatter-Schaltung (A1), die die zwei Unterbrechungsanforderungs-Eingangssignale mittels eines UND-Gatters verknüpft, enthält;
die zweite Schaltungsgruppe (C200 bis C231) eine zweite ODER-Gatter-Schaltung (O2), die die zwei Unterbre chungsanforderungen, die durch die in der ersten Schal tungsgruppe (C100 bis C163) verwendeten zwei Sätze der ersten benachbarten ODER-Gatter-Schaltungen (O1) mittels eines ODER-Gatters verknüpft sind, mittels eines ODER- Gatters verknüpft, eine zweite UND-Gatter-Schaltung (A2), die die zwei Unterbrechungsanforderungen, die durch die zwei Sätze der ersten benachbarten UND-Gatter-Schaltungen (A1) mittels eines UND-Gatters verknüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine erste Auswahleinrichtung (S1), die eine der Unterbrechungsan forderungen, die durch die zwei ersten benachbarten UND- Gatter-Schaltungen (A1) mittels eines UND-Gatters ver knüpft sind, auswählt, um als Antwort auf das Ausgangs signal von der ersten ODER-Gatter-Schaltung (O2) eine mittels eines UND-Gatters verknüpfte Unterbrechungsanfor derung mit einer höheren Prioritätswertigkeit auszugeben, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der zweiten UND-Gatter-Schaltung (A2) als eine höhere Stelle der Signale und das Ausgangssignal von der ersten Auswahlein richtung (S1) als ihre tiefere Stelle definiert, mit dem Ausgang der ersten Schaltungsgruppe (C100 bis C163) ver bunden ist; und
die dritte Schaltungsgruppe (C300 bis C315, C40 bis C47,, C50 bis C53, C60, C61, C7) eine dritte ODER- Gatter-Schaltung (O3 bis O7), die die zwei Unterbre chungsanforderungen, die durch die in der zweiten Schal tungsgruppe (C200 bis C231) verwendeten zwei Sätze der zweiten benachbarten ODER-Gatter-Schaltungen (O2) mittels eines ODER-Gatters verknüpft sind, mittels eines ODER- Gatters verknüpft, eine dritte UND-Gatter-Schaltung (A3 bis A7), die die zwei Unterbrechungsanforderungen, die durch die zwei Sätze der zweiten benachbarten UND-Gatter- Schaltungen (A2) mittels eines UND-Gatters verknüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine zweite Auswahleinrichtung (S2 bis S6), die eine der Unterbrechungsanforderungen, die durch die zwei zweiten benachbarten UND-Gatter-Schaltungen (A2) mittels eines UND-Gatters verknüpft sind, auswählt, um als Antwort auf eine mittels eines ODER-Gatters verknüpfte Unterbre chungsanforderung mit einer höheren Prioritätswertigkeit Signale aus zugeben, die die mittels eines UND-Gatters verknüpften Ausgangssignale der zwei zweiten UND-Gatter- Schaltungen (A2) als ihre höhere Stelle und das Ausgangs signal der ersten Auswahleinrichtung (S1) als ihre tie fere Stelle enthalten, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangs signal von der dritten UND-Gatter-Schaltung (A3 bis A7) als eine obere Ziffer der Signale und das Ausgangssignal von der zweiten Auswahleinrichtung (S2 bis S6) als ihre untere Ziffer definiert, mit dem Ausgang der ersten Schaltungsgruppe (C100 bis C163) in einer umgekehrten Baumstruktur verbunden ist.
die erste Schaltungsgruppe (C100 bis C163) Schal tungen enthält, die in der Wertigkeit der Standardwerte der Unterbrechungsanforderungs-Eingänge angeordnet sind; wobei jede der Schaltungen eine erste ODER-Gatter-Schal tung (O1), die zwei zueinander benachbarte Unterbre chungsanforderungs-Eingänge mit Standardeingangssignalen mit Standardwerten mittels eines ODER-Gatters verknüpft, und eine erste UND-Gatter-Schaltung (A1), die die zwei Unterbrechungsanforderungs-Eingangssignale mittels eines UND-Gatters verknüpft, enthält;
die zweite Schaltungsgruppe (C200 bis C231) eine zweite ODER-Gatter-Schaltung (O2), die die zwei Unterbre chungsanforderungen, die durch die in der ersten Schal tungsgruppe (C100 bis C163) verwendeten zwei Sätze der ersten benachbarten ODER-Gatter-Schaltungen (O1) mittels eines ODER-Gatters verknüpft sind, mittels eines ODER- Gatters verknüpft, eine zweite UND-Gatter-Schaltung (A2), die die zwei Unterbrechungsanforderungen, die durch die zwei Sätze der ersten benachbarten UND-Gatter-Schaltungen (A1) mittels eines UND-Gatters verknüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine erste Auswahleinrichtung (S1), die eine der Unterbrechungsan forderungen, die durch die zwei ersten benachbarten UND- Gatter-Schaltungen (A1) mittels eines UND-Gatters ver knüpft sind, auswählt, um als Antwort auf das Ausgangs signal von der ersten ODER-Gatter-Schaltung (O2) eine mittels eines UND-Gatters verknüpfte Unterbrechungsanfor derung mit einer höheren Prioritätswertigkeit auszugeben, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der zweiten UND-Gatter-Schaltung (A2) als eine höhere Stelle der Signale und das Ausgangssignal von der ersten Auswahlein richtung (S1) als ihre tiefere Stelle definiert, mit dem Ausgang der ersten Schaltungsgruppe (C100 bis C163) ver bunden ist; und
die dritte Schaltungsgruppe (C300 bis C315, C40 bis C47,, C50 bis C53, C60, C61, C7) eine dritte ODER- Gatter-Schaltung (O3 bis O7), die die zwei Unterbre chungsanforderungen, die durch die in der zweiten Schal tungsgruppe (C200 bis C231) verwendeten zwei Sätze der zweiten benachbarten ODER-Gatter-Schaltungen (O2) mittels eines ODER-Gatters verknüpft sind, mittels eines ODER- Gatters verknüpft, eine dritte UND-Gatter-Schaltung (A3 bis A7), die die zwei Unterbrechungsanforderungen, die durch die zwei Sätze der zweiten benachbarten UND-Gatter- Schaltungen (A2) mittels eines UND-Gatters verknüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine zweite Auswahleinrichtung (S2 bis S6), die eine der Unterbrechungsanforderungen, die durch die zwei zweiten benachbarten UND-Gatter-Schaltungen (A2) mittels eines UND-Gatters verknüpft sind, auswählt, um als Antwort auf eine mittels eines ODER-Gatters verknüpfte Unterbre chungsanforderung mit einer höheren Prioritätswertigkeit Signale aus zugeben, die die mittels eines UND-Gatters verknüpften Ausgangssignale der zwei zweiten UND-Gatter- Schaltungen (A2) als ihre höhere Stelle und das Ausgangs signal der ersten Auswahleinrichtung (S1) als ihre tie fere Stelle enthalten, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangs signal von der dritten UND-Gatter-Schaltung (A3 bis A7) als eine obere Ziffer der Signale und das Ausgangssignal von der zweiten Auswahleinrichtung (S2 bis S6) als ihre untere Ziffer definiert, mit dem Ausgang der ersten Schaltungsgruppe (C100 bis C163) in einer umgekehrten Baumstruktur verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10023244A JP3097648B2 (ja) | 1998-02-04 | 1998-02-04 | 情報処理装置及び情報処理方法 |
JP10-023244 | 1998-02-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19904333A1 true DE19904333A1 (de) | 1999-10-14 |
DE19904333B4 DE19904333B4 (de) | 2007-10-04 |
Family
ID=12105197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904333A Expired - Fee Related DE19904333B4 (de) | 1998-02-04 | 1999-02-03 | Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten |
Country Status (6)
Country | Link |
---|---|
US (1) | US6269419B1 (de) |
JP (1) | JP3097648B2 (de) |
KR (1) | KR100453468B1 (de) |
CN (1) | CN1202473C (de) |
DE (1) | DE19904333B4 (de) |
TW (1) | TW425507B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6425038B1 (en) * | 1999-09-28 | 2002-07-23 | Rockwell Automation Technologies, Inc. | Conversion of desk-top operating system for real-time control using installable interrupt service routines |
DE10062995A1 (de) * | 2000-12-16 | 2002-07-11 | Micronas Gmbh | Unterbrecher-Steuereinrichtung |
DE10062996B4 (de) * | 2000-12-16 | 2005-09-29 | Micronas Gmbh | Unterbrecher-Steuereinrichtung mit Prioritätsvorgabe |
JP2002189603A (ja) * | 2000-12-19 | 2002-07-05 | Fujitsu Ltd | 計算機とその制御方法 |
KR20030004763A (ko) * | 2001-07-06 | 2003-01-15 | 삼성전자 주식회사 | 인터럽트 처리장치 |
GB2381891B (en) * | 2001-11-12 | 2003-10-29 | Mentor Graphics | Testing the interrupt priority levels in a microprocessor |
GB2381890B (en) * | 2001-11-12 | 2003-10-29 | Mentor Graphics | Testing the interrupt sources of a microprocessor |
US20030204655A1 (en) * | 2002-04-24 | 2003-10-30 | Schmisseur Mark A. | Prioritizing vector generation in interrupt controllers |
GB2403822B (en) * | 2003-07-07 | 2006-05-10 | Advanced Risc Mach Ltd | Data processing apparatus and method for handling interrupts |
US8984199B2 (en) * | 2003-07-31 | 2015-03-17 | Intel Corporation | Inter-processor interrupts |
JP6266239B2 (ja) * | 2013-07-11 | 2018-01-24 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ |
US9563431B2 (en) * | 2014-12-26 | 2017-02-07 | Intel Corporation | Techniques for cooperative execution between asymmetric processor cores |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4349873A (en) * | 1980-04-02 | 1982-09-14 | Motorola, Inc. | Microprocessor interrupt processing |
US4573118A (en) * | 1983-03-31 | 1986-02-25 | Fairchild Camera & Instrument Corporation | Microprocessor with branch control |
CA1250667A (en) * | 1985-04-15 | 1989-02-28 | Larry D. Larsen | Branch control in a three phase pipelined signal processor |
US5369767A (en) | 1989-05-17 | 1994-11-29 | International Business Machines Corp. | Servicing interrupt requests in a data processing system without using the services of an operating system |
JPH05233318A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
US5574934A (en) * | 1993-11-24 | 1996-11-12 | Intel Corporation | Preemptive priority-based transmission of signals using virtual channels |
-
1998
- 1998-02-04 JP JP10023244A patent/JP3097648B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-03 DE DE19904333A patent/DE19904333B4/de not_active Expired - Fee Related
- 1999-02-03 US US09/243,781 patent/US6269419B1/en not_active Expired - Lifetime
- 1999-02-04 CN CNB99100521XA patent/CN1202473C/zh not_active Expired - Fee Related
- 1999-02-04 KR KR10-1999-0003836A patent/KR100453468B1/ko not_active IP Right Cessation
- 1999-02-04 TW TW088101693A patent/TW425507B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6269419B1 (en) | 2001-07-31 |
JPH11224201A (ja) | 1999-08-17 |
JP3097648B2 (ja) | 2000-10-10 |
DE19904333B4 (de) | 2007-10-04 |
TW425507B (en) | 2001-03-11 |
CN1202473C (zh) | 2005-05-18 |
KR19990072432A (ko) | 1999-09-27 |
CN1228561A (zh) | 1999-09-15 |
KR100453468B1 (ko) | 2004-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2839726C2 (de) | Multiprozessoranlage mit verteilter Steuerarchitektur | |
EP0346801B1 (de) | Verfahren und Anordnung zur Ausführung eines Programms in einem heterogenen Mehrrechnersystem | |
DE2718051C3 (de) | Datenverarbeitungsanlage mit Einrichtungen zur wechselnden Bearbeitung mehrerer Aufgaben | |
DE3610433C2 (de) | Verfahren zum Steuern einer Maschine mit einer speicherprogrammierbaren Steuerung mit Funktionsplaninterpreter | |
DE19904333A1 (de) | Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten | |
DE2243956A1 (de) | Speicherprogrammierte datenverarbeitungsanlage | |
DE2228881A1 (de) | Automatisches diagnostisches Unter suchungsgerat | |
DE3942669A1 (de) | Virtuelles maschinensystem | |
DE2523399A1 (de) | Datenverarbeitungssystem mit eingabe/ausgabeprozessoren | |
DE102005013913A1 (de) | Unterbrechungsanforderungsprogramm und Mikrocomputer | |
DE2801563A1 (de) | Dialogprozessor | |
EP1034475A1 (de) | Verfahren zum testen von systemkomponenten eines objektorientierten programms | |
EP0701204A2 (de) | Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür | |
DE4106164A1 (de) | Verfahren zum suchen und beseitigen von programmfehlern durch ausfuehren eines blockmodenlaufes | |
DE2914678C2 (de) | Verfahren zum Prüfen einer asynchron arbeitenden digitalen Schaltung und Prüfgerät zur Durchführung des Verfahrens | |
DE19748009A1 (de) | Sockelanbindungsverfahren in Kommunikationssystemen mit Sockelfunktion | |
DE60217729T2 (de) | Verfahren zum erkennen eines elektronischen geräts in einem mehrfachsteuersystem | |
EP0048991A1 (de) | Verfahren und Anordnung zur Behandlung von Unterbrechungsbedingungen während des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung | |
DE19543411C2 (de) | Analog-Digital-Wandlervorrichtung | |
DE4445651A1 (de) | Verfahren zur Steuerung von technischen Vorgängen | |
DE4000582C2 (de) | Programmunterbrechungs-Schaltung und Verfahren zur Programmunterbrechungs-Bearbeitung für Mikrocomputer | |
EP0664905B1 (de) | Verfahren zur durchfürhung von tests an auf einem rechner parallel ablauffähigen objekten eines objektorientierten programmes | |
DE4318317A1 (de) | Datenverarbeitungsvorrichtung und -verfahren zum Ausführen von Operationen in Folge | |
DE19947441B4 (de) | Prüfsystem für elektrische Teile | |
DE3236468A1 (de) | Elektronenstrahlzeichensteuervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |