DE19904333B4 - Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten - Google Patents

Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten Download PDF

Info

Publication number
DE19904333B4
DE19904333B4 DE19904333A DE19904333A DE19904333B4 DE 19904333 B4 DE19904333 B4 DE 19904333B4 DE 19904333 A DE19904333 A DE 19904333A DE 19904333 A DE19904333 A DE 19904333A DE 19904333 B4 DE19904333 B4 DE 19904333B4
Authority
DE
Germany
Prior art keywords
interrupt
circuit
interruption
level
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19904333A
Other languages
English (en)
Other versions
DE19904333A1 (de
Inventor
Hideki Matsuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE19904333A1 publication Critical patent/DE19904333A1/de
Application granted granted Critical
Publication of DE19904333B4 publication Critical patent/DE19904333B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818—Priority circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

Unterbrechungssteuerungsverfahren zur Verwendung in einem Informationsverarbeitungsverfahren, gekennzeichnet durch:
einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Ünterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforderungs-EingangsSignale darstellen;
einen zweiten Schritt zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor einer Informationsverarbeitungsvorrichtung;
einen dritten Schritt zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; sowie
einen vierten Schritt zum Halten und Ausgeben des erzeugten Unterbrechungsvektors an den Prozessor; wobei:
der erste bis vierte Schritt in der Art einer Pipelineverarbeitung ausgeführt werden, um die Unterbrechungsanforderungen in bezug auf den Prozessor zu steuern, wodurch der Prozessor, wenn eine Unterbrechungsanforderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich allgemein auf ein Informationsverarbeitungsverfahren und auf eine Informationsverarbeitungsvorrichtung. Insbesondere ist die vorliegende Erfindung auf ein Unterbrechungssteuerungsverfahren und auf eine Informationsverarbeitungsvorrichtung gerichtet, die mehrere Unterbrechungsanforderungen dadurch steuern, daß sie auf diese Unterbrechungsanforderungen Prioritätswertigkeiten oder Prioritätsgrade anwenden.
  • 2. Beschreibung des verwandten Gebiets:
  • Wenn während der Ausführung einer Hauptprozeßoperation durch einen Prozessor ein Unterbrechungsprozeß auftritt, unterbricht dieser Prozessor vorübergehend die gerade ausgeführte Hauptprozeßoperation und führt den Unterbrechungsprozeß aus. Da der Prozessor nicht mehrere Unterbrechungen gleichzeitig ausführen kann, muß er in dem Fall, in dem mehrere Unterbrechungen erzeugt werden, eine Unterbrechungssteuerung derart ausführen, daß der Prozessor auf diese mehreren Unterbrechungen Prioritätswertigkeiten oder Prioritätsgrade anwendet und dann sequentiell die Unterbrechungsprozesse mit den höheren Prioritätswertigkeiten ausführt.
  • Eine typische von einer herkömmlichen Informationsverarbeitungsvorrichtung ausgeführte Unterbrechungsprozeßoperation wird dann wie folgt beschrieben: 9 ist ein Blockschaltplan, der eine Anordnung einer herkömmlichen Unterbrechungssteuerungsvorrichtung darstellt. 10 ist ein Zeitablaufplan, der eine von dieser herkömmlichen Unterbrechungssteuerungsvorrichtung ausgeführte Steueroperation erläutert. 11 ist ein Zustandsübergangsdiagramm, das die Zustandsänderungen in den jeweiligen Grundanordnungseinheiten dieser herkömmlichen Unterbrechungssteuerungsvorrichtung zeigt.
  • Wie 9 zeigt, enthält die herkömmliche Unterbrechungssteuerungsvorrichtung im wesentlichen eine Unterbrechungsmerker-Halteschaltung 11, eine Unterbrechungsebenen-Halteschaltung 12, eine Unterbrechungsebenen-Beurteilungsschaltung 13, eine Unterbrechungsfaktor-Halteschaltung 14, eine Unterbrechungsvektor-Erzeugungsschaltung 15 sowie eine Unterbrechungsvektor-Halteschaltung 16. Wenn eine Unterbrechungsanforderung eingegeben wird, setzt die Unterbrechungsmerker-Halteschaltung 11 entsprechend der eingegebenen Unterbrechungsanforderung einen Merker und hält weiterhin eine Unterbrechungsebene. Die Unterbrechungsebenen-Halteschaltung 12 hält eine Unterbrechungsebene einer Unterbrechungsanforderung, die gerade von einem Prozessor ausgeführt wird. Die Unterbrechungsebenen-Beurteilungsschaltung 13 beurteilt unter den in der Unterbrechungsmerker-Halteschaltung 11 gehaltenen Unterbrechungsebenen die Unterbrechungsebene mit einer höchsten Prioritätswertigkeit und gibt einen dementsprechenden Unterbrechungsfaktor aus. Die Unterbrechungsfaktor-Halteschaltung 14 hält den von der Unterbrechungsebenen-Beurteilungsschaltung 13 ausgegebenen Unterbrechungsfaktor. Die Unterbrechungsvektor-Erzeugungsschaltung 15 erzeugt den Unterbrechungsvektor, der als Antwort auf den von der Unterbrechungsebenen-Beurteilungsschaltung 13 ausgegebenen Unterbrechungsfaktor eine Unterbrechungsart anzeigt. Die Unterbrechungsvektor-Halteschaltung 16 hält den erzeugten Unterbrechungsvektor und gibt den gehaltenen Unterbrechungsvektor an den Prozessor 17 aus.
  • Als nächstes wird die in der obenerläuterten herkömmlichen Informationsverarbeitungsvorrichtung ausgeführte Unterbrechungsverarbeitungsoperation mit Bezug auf die 9 bis 11 beschrieben. Da diese Unterbrechungsverarbeitungsoperation sequentiell jeweils nach einem Zyklus eines Takts CLK voranschreitet, werden die Zustandsänderungen der jeweiligen Schaltungen bezüglich der Unterbrechungsverarbeitungsoperationen während 19 Zyklen erläutert. In der Zeichnung bezeichnet eine IF-Stufe (eine Unterbrechungsmerker-Haltestufe) einen Operationszyklus der Unterbrechungsmerker-Halteschaltung 11; eine PRI-Stufe (eine Unterbrechungsebenen-Beurteilungsstufe) zeigt einen Betriebszyklus der Unterbrechungsebenen-Beurteilungsschaltung 13; eine VCT-Stufe (eine Unterbrechungsvektor-Erzeugungsstufe) stellt einen Operationszyklus der Unterbrechungsvektor-Erzeugungsschaltung 15 dar; und eine EXT-Stufe (eine Unterbrechungsvektor-Ausgabestufe) bezeichnet einen Operationszyklus der Unterbrechungsvektor-Halteschaltung 16. Es ist selbstverständlich, daß die Symbole "pri0" bis "pri7" Unterbrechungsprioritätswertigkeiten (Unterbrechungsprioritätsgrade) zeigen und daß zwischen diesen Unterbrechungsprioritätswertigkeiten folgende Beziehung definiert ist:
    pri0 > pri1 > pri2 > pri3 > pri4 > pri5 > pri6 > pri7.
  • Die Unterbrechungsverarbeitungsoperationen der herkömmlichen Informationsverarbeitungsvorrichtung werden entsprechend den folgenden Zyklen ausgeführt:
  • (1) 1. ZYKLUS
  • Nunmehr unter der Voraussetzung, daß in irgendeinem der Unterbrechungsanforderungseingänge INT-0 bis INT-x eine Unterbrechungsanforderung mit einer Prioritätswertigkeit "pri7" ausgegeben wird, wird unter der Bedingung, daß der gesamte Inhalt der Unterbrechungsmerker-Halteschaltung 11 und der gesamte Inhalt der Unterbrechungsebenen-Halteschaltung 12 gelöscht sind, in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF7" bezeichnet).
  • (2) 2. ZYKLUS
  • Als nächstes wird in der PRI-Stufe die in der Unterbrechungsmerker-Halteschaltung 11 gehaltene Unterbrechungsebene gelesen und die gelesene Unterbrechungsebene durch die Unterbrechungsebenen-Beurteilungsschaltung 13 beurteilt. Da die Prioritätswertigkeit pri7 die höchste Wertigkeit ist, wird zu dem momentanen Zeitpunkt, zu dem nur eine Unterbrechungsanforderung ausgegeben wird, der Unterbrechungsfaktor von pri7 in der Unterbrechungsfaktor-Halteschaltung 14 gehalten, wobei außerdem über eine Unterbrechungsanforderungs-Signalleitung INTRQ eine auf pri7 beruhende Unterbrechungsanforderung "REQ" von der Unterbrechungsebenen-Beurteilungsschaltung 13 an den Prozessor 17 ausgegeben wird (dieser Zustand ist als "PRI7" bezeichnet). Da zu diesem Zeitpunkt eine Unterbrechungsanforderung mit einer Prioritätswertigkeit "pri6" ausgegeben wird, wird in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF6" bezeichnet).
  • (3) 3. ZYKLUS
  • Während von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri7 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben wird, wird dieser Prozessor 17 in einen Zustand versetzt, in dem er die auf pri7 beruhende Unterbrechungsanforderung REQ zurückweist. Zu diesem Zeitpunkt erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 15 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 14 gelesenen Unterbrechungsfaktor einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri7 in der Unterbrechungsvektor-Halteschaltung 16 gehalten wird (dieser Zustand ist als "VCT7" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri5" ausgegeben wird, wird außerdem ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF5" bezeichnet).
  • (4) 4. ZYKLUS
  • Während nachfolgend von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri7 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben wird, wird dieser Prozessor 17 in den Zustand versetzt, in dem er die auf pri7 beruhende Unterbrechungsanforderung REQ zurückweist. Zu diesem Zeitpunkt wird der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri7 beruhende Unterbrechungsvektor in einer EXT-Stufe in eine Unterbrechungsvektor-Signalleitung INTLV gelesen (dieser Zustand ist als "EXT7" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri4" ausgegeben wird, wird außerdem ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF4" bezeichnet).
  • (5) 5. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri7 beruhende Unterbrechungs anforderung REQ ausgegeben, während weiterhin ein in der Unterbrechungsvektor-Halteschaltung 16 gehaltener auf pri7 beruhender Unterbrechungsvektor gelesen wird. Da der Prozessor 17 eine Unterbrechungsprozeßoperation ausführen kann, kann dieser Prozessor 17 eine Unterbrechungsanforderung REQ in bezug auf diese Unterbrechung annehmen. Da zu diesem Zeitpunkt die auf der Prioritätswertigkeit von "pri1" beruhende Unterbrechungsanforderung ausgegeben wird, wird in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF1" bezeichnet).
  • (6) 6. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri7 beruhende Unterbrechungsanforderung REQ ausgegeben, während außerdem der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri7 beruhende Unterbrechungsvektor gelesen wird. Der Prozessor 17 tastet den auf pri7 beruhenden Unterbrechungsvektor ab, um den abgetasteten Unterbrechungsvektor zu einem Ziel zu verzweigen. Der Prozessor 17 beginnt einen Unterbrechungsdienst von pri7 dadurch, daß er eine Unterbrechungsprozeßoperation in einer Unterbrechungsprozeßroutine ausführt, und gibt weiterhin über eine Unterbrechungsbestätigungs-Signalleitung INTAK eine Unterbrechungsbestätigung AK an die Unterbrechungsmerker-Halteschaltung 11 zurück. Im Ergebnis wird der in der Unterbrechungsmerker-Halteschaltung 11 gehaltene auf pri7 beruhende Unterbrechungsmerker gelöscht, während außerdem die in der Unterbrechungsebenen-Halteschaltung 12 gehaltene Unterbrechungsebene mit der Prioritätswertigkeit von pri7 gelöscht wird. Da zu diesem Zeitpunkt in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri3" ausgegeben wird, wird ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF3" bezeichnet).
  • (7) 7. ZYKLUS
  • Die Unterbrechungsebenen der Unterbrechungsanforderungen werden bis auf die auf pri7 beruhende Unterbrechungsanforderung von der Unterbrechungsmerker-Halteschaltung 11 gelesen, wobei diese gelesenen Unterbrechungsebenen dann durch die Unterbrechungsebenen-Beurteilungsschaltung 13 beurteilt werden. Da die Prioritätswertigkeit von pri1 die höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halteschaltung 14 gehalten, während weiterhin von der Unterbrechungsebenen-Beurteilungsschaltung 13 eine auf pri1 beruhende Unterbrechungsanforderung REQ ausgegeben wird (dieser Zustand ist als "PRI1" bezeichnet). Der Prozessor 17 setzt den Dienst der auf pri7 beruhenden Unterbrechung fort. Da zu diesem Zeitpunkt keine Unterbrechungsanforderung ausgegeben wird, wird der Zustand der Unterbrechungsmerker-Halteschaltung 11 in der IF-Stufe nicht geändert (dieser Zustand ist als "IF" bezeichnet).
  • (8) 8. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri1 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben, während außerdem durch die Unterbrechungsvektor-Erzeugungsschaltung 15 ein Unterbrechungsvektor erzeugt wird, der auf dem von der Unterbrechungsfaktor-Halteschaltung 14 gelesenen Unterbrechungsvektor beruht. Der auf pri1 beruhende erzeugte Unterbrechungsvektor wird dann in der Unterbrechungsvektor-Halteschaltung 16 gehalten (dieser Zustand ist als "VCT1" bezeichnet). Da zu diesem Zeitpunkt eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri0" ausgegeben wird, wird in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF0" bezeichnet).
  • (9) 9. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri1 beruhende Unterbrechungsanforderung REQ ausgegeben, während außerdem der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri1 beruhende Unterbrechungsvektor gelesen wird (dieser Zustand ist als "TXT1" bezeichnet). Der Prozessor 17 setzt einen der Unterbrechung von pri7 entsprechenden Dienst fort. Da zu diesem Zeitpunkt eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri2" ausgegeben wird, wird in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 11 gesetzt (dieser Zustand ist als "IF2" bezeichnet).
  • (10) 10. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri1 beruhende Unterbrechungsanforderung REQ ausgegeben, während außerdem der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri1 beruhende Unterbrechungsvektor gelesen wird. Da der Prozessor 17 zu dem Unterbrechungsprozeß fähig ist, kann der Prozessor 17 die Unterbrechungsanforderung REQ in bezug auf die Unterbrechung von pri1 annehmen. Da die Unterbrechungsanforderung nicht ausgegeben wird, wird der Zustand der Unterbrechungsmerker-Halteschaltung 11 danach in der IF-Stufe nicht geändert (dieser Zustand ist als "IF" bezeichnet).
  • (11) 11. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri1 beruhende Unterbrechungsanforderung REQ ausgegeben, während außerdem der auf pri1 beruhende Unterbrechungsvektor in der Unterbrechungsvektor-Halteschaltung 16 gelesen wird. Der Prozessor 17 tastet den auf pri1 beruhenden Unterbrechungsvektor ab, um einen Unterbrechungsdienst von pri1 zu beginnen. Der Prozessor gibt über die Unterbrechungsbestätigungs-Signalleitung INTAK eine Unterbrechungsbestätigung AK an die Unterbrechungsmerker-Halteschaltung 11 zurück. Im Ergebnis wird der in der Unterbrechungsmerker-Halteschaltung 11 gehaltene auf pri1 beruhende Unterbrechungsmerker gelöscht, während außerdem die in der Unterbrechungsebenen-Halteschaltung 12 gehaltene Unterbrechungsebene mit der Prioritätswertigkeit von pri1 gelöscht wird.
  • (12) 12. ZYKLUS
  • Während in diesem Zyklus von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri0 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben wird, führt dieser Prozessor 17 den Unterbrechungsdienst von pri1 fort. Die Unterbrechungsebenen der auf pri1 beruhenden Unterbrechungsanforderung werden von der Unterbrechungsmerker-Halteschaltung 11 gelesen, wobei diese gelesenen Unterbrechungsebenen dann durch die Unterbrechungsebenen-Beurteilungsschaltung 13 beurteilt werden. Da die Prioritätswertigkeit von pri0 die höchste (oberste) Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri0 in der Unterbrechungsfaktor-Halteschaltung 14 gehalten (dieser Zustand ist als "PRI0" bezeichnet).
  • (13) 13. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri0 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben, wobei der Prozessor 17 außerdem den Unterbrechungsdienst von pri1 fortführt. Der Unterbrechungsvektor wird auf der Grundlage des von der Unterbrechungsfaktor-Halteschaltung 14 gelesenen Unterbrechungsfaktors erzeugt, wobei der erzeugte Unterbrechungsvektor von pri0 dann in der Unterbrechungsvektor-Halteschaltung 16 gehalten wird (dieser Zustand ist als "VCT0" bezeichnet).
  • (14) 14. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri0 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben, wobei der Prozessor 17 außerdem den Unterbrechungsdienst von pri1 fortsetzt. Es wird der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene Unterbrechungsvektor von pri0 gelesen (dieser Zustand ist als "EXT0" bezeichnet).
  • (15) 15. ZYKLUS
  • Nachfolgend wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri0 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben, wobei der Prozessor 17 außerdem den Unterbrechungsdienst von pri1 fortsetzt. Es wird der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene Unterbrechungsvektor von pri0 gelesen.
  • (16) 16. ZYKLUS
  • Nachfolgend wird in diesem Zyklus von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri0 beruhende Unterbrechungsanforderung REQ ausgegeben, wobei der Prozessor 17 außerdem die Unterbrechungsprozeßoperation ausführen kann. Im Ergebnis kann der Prozessor 17 die Unterbrechungsanforderung REQ in bezug auf die Unterbrechung von pri0 annehmen. Außerdem wird der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene gelesene Vektor von pri0 gelesen.
  • (17) 17. ZYKLUS
  • Nachfolgend wird in diesem Zyklus von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri0 beruhende Unterbrechungsanforderung REQ ausgegeben, während außerdem der in der Unterbrechungsvektor-Halteschaltung 16 gehaltene auf pri0 beruhende Unterbrechungsvektor gelesen wird. Der Prozessor 17 tastet den auf pri0 beruhenden Unterbrechungsvektor ab, um einen Unterbrechungsdienst von pri0 zu beginnen, während er weiterhin eine Unterbrechungsbestätigung AK an die Unterbrechungsvektor-Halteschaltung 11 zurückgibt. Im Ergebnis wird der in der Unterbrechungsmerker-Halteschaltung 11 gehaltene auf pri0 beruhende Unterbrechungsmerker gelöscht, wobei außerdem die in der Unterbrechungsebenen-Halteschaltung 12 gehaltene Unterbrechungsebene mit der Prioritätswertigkeit von pri0 gelöscht wird.
  • (18) 18. ZYKLUS
  • In diesem Zyklus wird von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri2 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben, wobei der Prozessor 17 außerdem den Unterbrechungsdienst von pri0 fortführt. Von der Unterbrechungsmerker-Halteschaltung 11 werden die Unterbrechungsebenen der Unter brechungsanforderungen mit Ausnahme der auf pri0 beruhenden Unterbrechungsanforderung gelesen, wobei diese gelesenen Unterbrechungsebenen dann durch die Unterbrechungsebenen-Beurteilungsschaltung 13 beurteilt werden. Da die Prioritätswertigkeit von pri2 die höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri2 in der Unterbrechungsfaktor-Halteschaltung 14 gehalten (dieser Zustand ist als "PRI2" bezeichnet).
  • (19) 19. ZYKLUS
  • Nachfolgend wird in diesem Zyklus von der Unterbrechungsebenen-Beurteilungsschaltung 13 die auf pri2 beruhende Unterbrechungsanforderung REQ an den Prozessor 17 ausgegeben, wobei der Prozessor 17 außerdem den Unterbrechungsdienst von pri0 fortführt. Der Unterbrechungsvektor wird auf der Grundlage des von der Unterbrechungsfaktor-Halteschaltung 14 gelesenen Unterbrechungsfaktors erzeugt, wobei der erzeugte Unterbrechungsvektor von pri2 dann in der Unterbrechungsvektor-Halteschaltung 16 gehalten wird (dieser Zustand ist als "VCT2" bezeichnet).
  • Die obenerläuterte herkömmliche Informationsverarbeitungsvorrichtung besitzt jedoch ein Problem dahingehend, daß sich die charakteristische Unterbrechungsantwort in bezug auf die Unterbrechungsanforderungen mit den hohen Prioritätswertigkeiten verschlechtert.
  • Dies hat folgende Ursache. Wenn in dieser herkömmlichen Informationsverarbeitungsvorrichtung der Unterbrechungsfaktor angelegt wird, beurteilt die Unterbrechungssteuerungsvorrichtung die Prioritätswertigkeiten. Zu der Zeit, zu der durch die Unterbrechungssteuerungsvorrichtung die Beurteilung der Prioritätswertigkeiten ausgeführt wird, gibt diese Unterbrechungssteuerungsvorrichtung das Unterbrechungsanforderungssignal an den Prozessor aus und erzeugt danach den Unterbrechungsvektor. Damit zu diesem Zeitpunkt die Unterbrechungsprioritätswertigkeiten nicht geändert werden, wird der Unterbrechungszustand aufrechterhalten. Da der Unterbrechungszustand aufrecht erhalten wird, kann die entsprechende Beziehung zwischen den eingegebenen Unterbrechungsanforderungen und den ausgegebenen Unterbrechungsvektoren hergestellt werden. Außerdem brauchen die Beurteilung der Prioritätswertigkeiten und die Erzeugung der Unterbrechungsvektoren nicht innerhalb eines Takts ausgeführt zu werden.
  • Jedoch kann selbst dann, wenn eine solche nach dem Definieren des Unterbrechungsfaktors angelegte Unterbrechung eine höhere Prioritätswertigkeit als die des definierten Unterbrechungsfaktors besitzt, die zuerst erwähnte Unterbrechung mit der höheren Prioritätswertigkeit nicht angenommen werden, bis die einmal definierte Unterbrechung von dem Prozessor angenommen ist. Folglich entspricht der durch den Prozessor abgetastete Unterbrechungsvektor dem Unterbrechungsvektor zu der Zeit, zu der die Unterbrechungssteuerungsvorrichtung das Unterbrechungsanforderungssignal für den Prozessor ausgegeben hat, bevor der Prozessor diesen Unterbrechungsvektor abtastet. Somit tritt das Problem auf.
  • Die DE 69031093 T3 beschreibt ein Computersystem mit einer Unterbrechungssteuereinheit, die mehrere Anschlüsse zur Eingabe von Unterbrechungssignalen aufweist, wobei diesen Anschlüssen Unterbrechungsebenen zugeteilt werden können, so dass die Unterbrechungssteuereinheit mit einem Prozessor über IREQ (Interrupt Request) und IACK (Interrupt Acknowledge) kommuniziert und dadurch die Unterbrechungssteuerung durchgeführt wird, wobei die Unterbrechungssteuerung in der Art einer Pipelineverarbeitung ausgeführt wird.
  • Die US 5,659,760 des gleichen Anmelder wie die vorliegende Patentanmeldung beschreibt einen Mikroprozessor zur Ausführung einer Unterbrechungsoperation, aufweisend eine Empfangseinrichtung zum Empfangen eines Unterbrechungssignals sowie von Unterbrechungspegelinformation, eine Einrichtung zur Erzeugung von Vektorzugriffs-Befehlsinformation, wenn die Unterbrechungsanforderung gültig war, eine Einrichtung zur Erzeugung von Unterbrechungsvektorinformation entsprechend der Unterbrechungspegelinformation, und eine Einrichtung zum Zugriff auf die Unterbrechungsvektorinformation, bevor ein Unterbrechungsbestätigungssignal ausgegeben wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde gemacht, um das obenbeschriebene Problem zu lösen, wobei ihre Aufgabe daher in der Schaffung eines Informationsverarbeitungsverfahrens und einer Informationsverarbeitungsvorrichtung besteht, die eine in Bezug auf einen Unterbrechungsfaktor mit einer hohen Prioritätswertigkeit charakteristische Unterbrechungsantwort erhöhen können.
  • Zur Lösung des beschriebenen Problems schlägt die Erfindung ein Unterbrechungssteuerverfahren gemäß Anspruch 1 und eine Unterbrechungssteuervorrichtung gemäß Anspruch 5 vor.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die obigen sowie weitere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung werden deutlicher aus der folgenden Beschreibung, die in Verbindung mit der beigefügten Zeichnung zu nehmen ist, in der:
  • 1 ein Blockschaltplan ist, der eine Anordnung einer in einer Informationsverarbeitungsvorrichtung gemäß einer ersten zweckmäßigen Ausführung der vorliegenden Erfindung verwendeten Unterbrechungssteuerungsvorrichtung zeigt;
  • 2 ein Zeitablaufplan zur Erläuterung der Steueroperation der in 1 gezeigten Unterbrechungssteuerungsvorrichtung ist;
  • 3 ein Zustandsübergangsdiagramm der Zustandsübergänge der jeweiligen in der Unterbrechungssteuerungsvorrichtung nach 1 verwendeten Schaltungen ist;
  • 4 ein Blockschaltplan ist, der eine Anordnung einer in einer Informationsverarbeitungsvorrichtung gemäß einer zweiten zweckmäßigen Ausführung der vorliegenden Erfindung verwendeten Unterbrechungssteuerungsvorrichtung zeigt;
  • 5 ein Diagramm ist, das eine Beziehung darstellt zwischen einem Standardwert, der eine Prioritätswertigkeit eines Unterbrechungsfaktors anzeigt, und einer Unterbrechungsebene, die eine Prioritätswertigkeit einer Unterbrechungsanforderung darstellt;
  • 6 ein Diagramm (1) ist, das ein Konstruktionsbeispiel einer in der Unterbrechungssteuerungsvorrichtung nach 4 verwendeten Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung zeigt;
  • 7 ein Diagramm (2) ist, das ein Konstruktionsbeispiel einer in der Unterbrechungssteuerungsvorrichtung nach 4 verwendeten Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung zeigt;
  • 8 ein Diagramm (3) ist, das ein Konstruktionsbeispiel einer in der Unterbrechungssteuerungsvorrichtung nach 4 verwendeten Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung zeigt;
  • 9 einen Blockschaltplan ist, der die Anordnung der bereits erwähnten herkömmlichen Unterbrechungssteuerungsvorrichtung zeigt;
  • 10 ein Zeitablaufplan zur Erläuterung des Steuerbetriebs der in der herkömmlichen Informationsverarbeitungsvorrichtung verwendeten Unterbrechungssteuerungsvorrichtung ist; und
  • 11 das Zustandsübergangsdiagramm zur Angabe der Zustandsänderungen der jeweiligen Schaltungen der herkömmlichen Unterbrechungssteuerungsvorrichtung ist.
  • BESCHREIBUNG DER ZWECKMÄSSIGEN AUSFÜHRUNGEN
  • Mit Bezug auf die Zeichnung werden verschiedene zweckmäßige Ausführungen der vorliegenden Erfindung ausführlich beschrieben.
  • AUFBAU DER ERSTEN UNTERBRECHUNGSSTEUERUNGSVORRICHTUNG
  • 1 ist ein Blockschaltplan, der den Aufbau einer in einer Informationsverarbeitungsvorrichtung verwendeten Unterbrechungssteuerungsvorrichtung gemäß einer ersten zweckmäßigen Ausführung der vorliegenden Erfindung zeigt. 2 ist ein Zeitablaufplan zur Erläuterung der Steueroperation der in 1 gezeigten Unterbrechungssteuerungsvorrichtung. 3 ist ein Zustandsübergangsdiagramm, das die Zustandsänderungen der jeweiligen in der Unterbrechungssteuerungsvorrichtung nach 1 verwendeten Schaltungen zeigt.
  • Wie in 1 gezeigt ist, enthält diese erste Unterbrechungssteuerungsvorrichtung im wesentlichen eine Unterbrechungsmerker-Halteschaltung 1, eine Unterbrechungsebenen-Halteschaltung 2, eine Unterbrechungsebenen-Beurteilungsschaltung 3, eine Unterbrechungsfaktor-Halteschaltung 4, eine Unterbrechungsvektor-Erzeugungsschaltung 5 sowie eine Unterbrechungsvektor-Halteschaltung 6.
  • Wenn eine irgendeinem Unterbrechungsfaktor entsprechende Unterbrechungsanforderung eingegeben wird, setzt die Unterbrechungsmerker-Halteschaltung 1 entsprechend der eingegebenen Unterbrechungsanforderung einen Merker und hält weiterhin eine Unterbrechungsebene. Die Unterbrechungsebenen-Halteschaltung 2 hält eine Unterbrechungsebene einer Unterbrechungsanforderung, die gerade durch einen Prozessor 7 ausgeführt wird. Die Unterbrechungsebenen-Beurteilungsschaltung 3 beurteilt die Unterbrechungsebene, die unter den in der Unterbrechungsmerker-Halteschaltung 1 gehaltenen Unterbrechungsebenen eine höchste Prioritätswertigkeit besitzt, und gibt an die Unterbrechungsfaktor-Halteschaltung 4 einen dementsprechenden Unterbrechungsfaktor aus. Außerdem gibt diese Unterbrechungsebenen-Beurteilungsschaltung 3 über diesen Unterbrechungsfaktor ein Unterbrechungsanforderungssignal an diesen Prozessor 7 aus. Die Unterbrechungsfaktor-Halteschaltung 4 hält den von der Unterbrechungsebenen-Beurteilungsschaltung 3 ausgegebenen Unterbrechungsfaktor. Als Antwort auf den von der Unterbrechungsfaktor-Halteschaltung 4 ausgegebenen Unterbrechungsfaktor erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 den Unterbrechungsvektor, der eine Art der Unterbrechung anzeigt. Die Unterbrechungsvektor-Halteschaltung 6 hält den erzeugten Unterbrechungsvektor und gibt den gehaltenen Unterbrechungsvektor an den Prozessor 7 aus.
  • Entsprechend den Unterbrechungseingangssignalen INT-1, INT-2, ---, INT-X enthält die obenerläuterte Unterbrechungsmerker-Halteschaltung 1 mit Bezug auf jeden Unterbrechungsfaktor die Merkereinheiten 81 , 82 , ---, 8x und die Unterbrechungsebenen-Einstellschaltungen 91 , 92 , ---, 9x .
  • Die Merkereinheiten 81 , 82 , ---, 8x setzen die Merker zu der Zeit, zu der eine Unterbrechungsanforderung in die entsprechende Einheit eingegeben wird. Wenn der Merker gesetzt ist, stellen die Unterbrechungsebenen-Einstellschaltungen 91 , 92 , ---, 9x die Unterbrechungsebenen bezüglich der Unterbrechungsebenen bezüglich der Unterbrechungsanforderung ein.
  • OPERATIONEN DER ERSTEN UNTERBRECHUNGSSTEUERUNGSVORRICHTUNG
  • Als nächstes werden mit Bezug auf 1 die Operationen der obenbeschriebenen in einer Operationsverarbeitungsvorrichtung gemäß der ersten Ausführung der vorliegenden Erfindung verwendeten Unterbrechungssteuerungsvorrichtung beschrieben.
  • Es ist selbstverständlich, daß die Unterbrechungsanforderungen entsprechend den jeweiligen für sie spezifischen Unterbrechungsfaktoren an die Unterbrechungseingänge INT-0, INT-1, ---, INT-X ausgegeben werden. Wenn an irgendeinen dieser Eingänge eine Unterbrechungsanforderung ausgegeben wird, setzt die Unterbrechungsmerker-Halteschaltung 1 den Merker für den entsprechenden Eingang, um die Unterbrechungsanforderung dieses Unterbrechungsfaktors anzuzeigen, während sie außerdem die Unterbrechungsebene in Verbindung mit dieser Unterbrechungsanforderung einstellt. Eine Unterbrechungsebene wird z. B. beliebig programmierbar auf der Eingangsseite eingestellt. Die Unterbrechungsebenen werden z. B. durch die Prioritätswertigkeiten "pri0" bis "pri7" bezeichnet. Es wird vorausgesetzt, daß die Prioritätswertigkeiten um so höher werden, je kleiner die Nummern der Prioritätswertigkeiten werden.
  • Andererseits hält die Unterbrechungsebenen-Halteschaltung 2 eine Unterbrechungsebene einer Unterbrechungsanforderung, die gerade durch den Prozessor 7 verarbeitet wird.
  • Zum Beispiel kann der Prozessor 7 acht Stück Unterbrechungsanforderungen verarbeiten. In dem Fall, daß eine Unterbrechungsanforderung ausgegeben wird, deren Unterbrechungsebene höher als die einer anderen Unterbrechungsanforderung ist, wird die Prozeßoperation, die gerade ausgeführt wird, unterbrochen, während dann eine Unterbrechungsprozeßoperation für diese Unterbrechungsanforderung mit der höheren Unterbrechungsebene ausgeführt wird. Wenn diese Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausgeführt ist, wird die in der Unterbrechungsebenen-Halteschaltung 2 gehaltene Unterbrechungsebene gelöscht und dann die zuerst erwähnte Unterbrechungsprozeßoperation für die niedrigere Unterbrechungsprozeßoperation, die unterbrochen worden ist, neu gestartet.
  • Wenn bei der Eingabe einer Unterbrechungsanforderung ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt wird, wird außerdem eine eingestellte Unterbrechungsebene in die Unterbrechungsebenen-Beurteilungsschaltung 3 eingegeben. Die Unterbrechungsebenen-Beurteilungsschaltung 3 beurteilt die Prioritätswertigkeiten bezüglich der in der Unterbrechungsmerker-Halteschaltung 1 gehaltenen Unterbrechungsebenen. Zu diesem Zeitpunkt beurteilt die Unterbrechungsebenen-Beurteilungsschaltung 3 die Prioritätswertigkeiten lediglich bezüglich einer Unterbrechungsebene, die höher als die in der Unterbrechungsebenen-Halteschaltung 2 gehaltene Unterbrechungsebene ist, wobei sie dann die Unterbrechungsanforderung mit der höchsten Prioritätswertigkeit in der Unterbrechungsfaktor-Halteschaltung 4 hält.
  • Die Unterbrechungsvektor-Erzeugungsschaltung 5 erzeugt als Antwort auf einen Unterbrechungsfaktor einer in der Unterbrechungsfaktor-Halteschaltung 4 gehaltenen Unterbrechungsanforderung einen Unterbrechungsvektor, der eine Art der Unterbrechung anzeigt, wobei sie dann den erzeugten Unterbrechungsvektor in der Unterbrechungsvektor-Halteschaltung 6 hält. Als nächstes wird der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor ausgegeben.
  • Vor der Ausgabe des obenbeschriebenen Unterbrechungsvektors wird zu dem Zeitpunkt, zu dem die Unterbrechungsebenen-Beurteilungsschaltung 3 die Prioritätswertigkeiten beurteilt, ein Unterbrechungsanforderungssignal INTRQ an den Prozessor 7 ausgegeben. Wenn der Prozessor 7 eine Unterbrechungsanforderung annehmen kann, gibt dieser Prozessor 7 ein Unterbrechungsbestätigungssignal INTAK an die Unterbrechungsmerker-Halteschaltung 1 zurück und beginnt durch Empfangen eines Unterbrechungsvektors von der Unterbrechungsvektor-Halteschaltung 6 eine Unterbrechungsvektorroutine. Zu diesem Zeitpunkt wird der entsprechende in der Unterbrechungsebenen-Halteschaltung 1 gehaltene Merker als Antwort auf das Unterbrechungsbestätigungssignal INTAK gelöscht und weiterhin die durch den Prozessor 7 ausgeführte Unterbrechungsebene in der Unterbrechungsebenen-Halteschaltung 2 gehalten. Wenn der Prozessor 7 die Prozeßoperation vollendet, wird ein Löschsignal CLKIP ausgegeben, um die entsprechende in der Unterbrechungsebenen-Halteschaltung 2 gehaltene Unterbrechungsebene zu löschen.
  • ZUSTANDSÜBERGÄNGE IN DER ERSTEN UNTERBRECHUNGSSTEUERUNGSVORRICHTUNG
  • Mit Bezug auf die 2 und 3 werden die Zustandsübergänge der jeweiligen Schaltungen zu dem Zeitpunkt, zu dem die Unterbrechungssteuerungsoperation in der ersten Unterbrechungssteuerungsvorrichtung nach 1 ausgeführt werden, erläutert. Da die Unterbrechungsprozeßoperationen durch diese Unterbrechungsprozeß-Steuerungsvor richtung in der Art einer Pipelineverarbeitung in jedem Taktzyklus sequentiell ausgeführt werden, werden die Zustandsänderungen der jeweiligen Schaltungen in jedem Taktzyklus erläutert. In der Zeichnung bezeichnet eine IF-Stufe (eine Unterbrechungsmerker-Haltestufe) einen Operationszyklus der Unterbrechungsmerker-Halteschaltung 1; eine PRI-Stufe (eine Unterbrechungsebenen-Beurteilungsstufe) zeigt einen Operationszyklus der Unterbrechungsebenen-Beurteilungsschaltung 3; eine VCT-Stufe (eine Unterbrechungsvektor-Erzeugungsstufe) stellt einen Operationszyklus der Unterbrechungsvektor-Erzeugungsschaltung 5 dar; und eine EXT-Stufe (eine Unterbrechungsvektor-Ausgabestufe) bezeichnet einen Operationszyklus der Unterbrechungsvektor-Halteschaltung 6. Es ist selbstverständlich, daß die Prioritätswertigkeiten (Prioritätsgrade) der Unterbrechungsprioritätswertigkeiten "pri0" bis "pri7", die Verarbeitungszyklusnummern und die Unterbrechungsanforderungseingaben in den 2 und 3 zwecks leichter Vergleiche mit den in den 10 und 11 gezeigten herkömmlichen Unterbrechungssteuerungsoperationen in der gleichen Weise wie in den 10 und 11 gewählt wurden.
  • Die Unterbrechungsverarbeitungsoperationen der ersten Informationsverarbeitungsvorrichtung werden gemäß den folgenden Zyklen ausgeführt:
  • (1) 1. ZYKLUS
  • Nun unter der Voraussetzung, daß in irgendeinem der Unterbrechungsanforderungseingänge INT-0 bis INT-x eine Unterbrechungsanforderung mit einer Prioritätswertigkeit "pri7" ausgegeben wird, wird unter der Bedingung, daß der gesamte Inhalt der Unterbrechungsmerker-Halteschaltung 1 und der gesamte Inhalt der Unterbrechungsmerker-Halteschaltung 2 gelöscht sind, in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF7" bezeichnet).
  • (2) 2. ZYKLUS
  • Als nächstes wird in der PRI-Stufe die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen und die gelesene Unterbrechungsebene durch die Unterbrechungsebenen-Beurteilungsschaltung 3 beurteilt. Da die Prioritätswertigkeit pri7 die höchste Wertigkeit ist, wird der Unterbrechungsfaktor von pri7 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, während außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 über eine Unterbrechungsanforderungs-Signalleitung INTRQ eine auf pri7 beruhende Unterbrechungsanforderung "REQ" an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI7" bezeichnet). Da zu diesem Zeitpunkt eine Unterbrechungsanforderung mit einer Prioritätswertigkeit "pri6" ausgegeben wird, wird in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF6" bezeichnet).
  • (3) 3. ZYKLUS
  • Während die auf pri7 beruhende Unterbrechungsanforderung REQ von der Unterbrechungsebenen-Beurteilungsschaltung 3 an den Prozessor 7 ausgegeben wird, wird dieser Prozessor 7 in den Zustand versetzt, in dem er die auf pri7 beruhende Unterbrechungsanforderung REQ zurückweist. Andererseits erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri7 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri7 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT7" bezeichnet). Außerdem wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen und dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt. Da die Prioritätswertigkeit von pri6 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri6 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, während außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri6 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI6" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri5" ausgegeben wird, wird außerdem ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF5" bezeichnet).
  • (4) 4. ZYKLUS
  • Während von der Unterbrechungsebenen-Beurteilungsschaltung 3 die auf pri6 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird, wird dieser jedoch in den Zustand versetzt, in dem er die auf pri6 beruhende Unterbrechungsanforderung REQ zurückweist. Andererseits wird der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene auf pri7 beruhende Unterbrechungsvektor in einer EXT-Stufe ausgegeben (dieser Zustand ist als "EXT7" bezeichnet). Andererseits erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri6 einen Unterbrechungsfaktor, wobei der erzeugte Unterbrechungsvektor von pri6 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT6" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri5 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri5 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri5 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI5" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri4" ausgegeben wird, wird außerdem ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF4" bezeichnet).
  • (5) 5. ZYKLUS
  • Bezüglich einer von der Unterbrechungsebenen-Beurteilungsschaltung 3 ausgegebenen auf pri5 beruhenden Unterbrechungsanforderung REQ kann der Prozessor 7 diese Unterbrechungsanforderung REQ annehmen. Andererseits wird in einer EXT-Stufe ein in der Unterbrechungsvektor-Halteschaltung 6 gehaltener auf pri6 beruhender Unterbrechungsvektor ausgegeben (dieser Zustand ist als "EXT6" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri5 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri5 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT5" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri4 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri4 in der Unter brechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri4 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI4" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri1" ausgegeben wird, wird außerdem in der IF-Stufe ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF1" bezeichnet).
  • (6) 6. ZYKLUS
  • In einer EXT-Stufe wird ein in der Unterbrechungsvektor-Halteschaltung 6 gehaltener auf pri5 beruhender Unterbrechungsvektor ausgegeben (dieser Zustand ist als "EXT5" bezeichnet). Der Prozessor 7 tastet den auf pri5 beruhenden Unterbrechungsvektor ab, um den abgetasteten Unterbrechungsvektor zu einem Ziel zu verzweigen. Der Prozessor 7 beginnt einen Unterbrechungsdienst von pri5 dadurch, daß er eine Unterbrechungsprozeßoperation in einer Unterbrechungsprozeßroutine ausführt und weiterhin über die Unterbrechungsbestätigungs-Signalleitung INTAK eine Unterbrechungsbestätigung AK an die Unterbrechungsmerker-Halteschaltung 1 zurückgibt. Im Ergebnis wird der in der Unterbrechungsmerker-Halteschaltung 1 gehaltene auf pri5 beruhende Unterbrechungsmerker gelöscht, während außerdem die in der Unterbrechungsebenen-Halteschaltung 2 gehaltene Unterbrechungsebene mit der Prioritätswertigkeit von pri5 gelöscht wird. Andererseits erzeugt in einer VCT-Stufe die Unterbrechungsvektor-Erzeugungsschaltung 5 über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri4 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri4 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT4" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der in der Unterbrechungsfaktor-Halteschaltung 4 gehaltene Unterbrechungsfaktor von pri1 und außerdem eine auf pri1 beruhende Unterbrechungsanforderung REQ von der Unterbrechungsebenen-Beurteilungsschaltung 3 an den Prozessor 7 ausgegeben (dieser Zustand ist als "PRI1" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri3" ausgegeben wird, wird außerdem ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF3" bezeichnet).
  • (7) 7. ZYKLUS
  • Der Prozessor 7 führt einen Unterbrechungsdienst von pri5 aus. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene auf pri4 beruhende Unterbrechungsvektor ausgegeben (dieser Zustand ist als EXT4 bezeichnet). Außerdem erzeugt in einer VCT-Stufe die Unterbrechungsvektor-Erzeugungsschaltung 5 über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschal tung 3 eine auf pri1 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI1" bezeichnet). Da in der IF-Stufe keine Unterbrechungsanforderung ausgegeben wird, wird der Zustand der Unterbrechungsmerker-Halteschaltung 1 außerdem nicht geändert (dieser Zustand ist als "IF" bezeichnet).
  • (8) 8. ZYKLUS
  • Der Prozessor 7 setzt einen auf pri5 beruhenden Unterbrechungsdienst fort. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri1 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI0" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri0" ausgegeben wird, wird außerdem ein Merker für die Unterbrechungsmer ker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF0" bezeichnet).
  • (9) 9. ZYKLUS
  • Der Prozessor 7 setzt den auf pri5 beruhenden Unterbrechungsdienst fort. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri0 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri0 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri0 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI0" bezeichnet). Da in der IF-Stufe eine Unterbrechungsanforderung mit einer Prioritätswertigkeit von "pri2" ausgegeben wird, wird außerdem ein Merker für die Unterbrechungsmerker-Halteschaltung 1 gesetzt (dieser Zustand ist als "IF2" bezeichnet).
  • (10) 10. ZYKLUS
  • Bezüglich der von der Unterbrechungsebenen-Beurteilungsschaltung 3 an den Prozessor 7 ausgegebenen auf pri0 beruhenden Unterbrechungsanforderung REQ wird der Prozessor 7 in den Annahmezustand gebracht. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den aus der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri0 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri0 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT0" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri0 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri0 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri6 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI0" bezeichnet). Da in dieser Stufe keine Unterbrechungsanforderung ausgegeben wird, wird der Zustand der Unterbrechungsmerker-Halteschaltung 1 nicht geändert (dieser Zustand ist als "IF" bezeichnet).
  • (11) 11. ZYKLUS
  • In einer EXT-Stufe wird der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri0 ausgegeben (dieser Zustand ist als "EXT0" bezeichnet).
  • Der Prozessor 7 tastet den auf pri0 beruhenden Unterbrechungsvektor ab, um zu einem Ziel zum Ausführen einer Unterbrechungsprozeßroutine zu verzweigen. Der Prozessor 7 beginnt einen Unterbrechungsdienst von pri0. Der Prozessor 7 gibt über die Unterbrechungsbestätigungs-Signalleitung INTAK eine Unterbrechungsbestätigung AK an die Unterbrechungsmerker-Halteschaltung 1 zurück. Im Ergebnis wird der in der Unterbrechungsmerker-Halteschaltung 1 gehaltene auf pri0 beruhende Unterbrechungsmerker gelöscht, wobei außerdem die in der Unterbrechungsebenen-Halteschaltung 2 gehaltene Unterbrechungsebene mit der Prioritätswertigkeit von pri0 gelöscht wird. Andererseits erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri0 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri0 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT0" bezeichnet). Außerdem wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri0 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri0 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei von der Unterbrechungsebenen-Beurteilungsschaltung 3 außerdem eine auf pri0 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI0" bezeichnet). Da bis zu einem 16. Zyklus keine Unterbrechungsanforderung ausgegeben wird, wird der Zustand der Unterbrechungsmerker-Halteschaltung 1 nachfolgend in der IF-Stufe nicht geändert (dieser Zustand ist als "IF" bezeichnet).
  • (12) 12. ZYKLUS
  • Der Prozessor 7 setzt den auf pri0 beruhenden Unterbrechungsdienst fort. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri0 ausgegeben (dieser Zustand ist als "EXT0" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri0 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri0 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT0" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri1 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI1" bezeichnet).
  • (13) 13. ZYKLUS
  • Der Prozessor 7 setzt den auf pri0 beruhenden Unterbrechungsdienst fort. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri0 ausgegeben (dieser Zustand ist als "EXT0" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungs vektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet).
  • Außerdem wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri1 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI1" bezeichnet).
  • (14) 14. ZYKLUS
  • Der Prozessor 7 setzt den auf pri0 beruhenden Unterbrechungsdienst fort. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halte schaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri1 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI1" bezeichnet).
  • (15) 15. ZYKLUS
  • Der Prozessor 7 setzt den auf pri0 beruhenden Unterbrechungsdienst fort. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den aus der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri1 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI1" bezeichnet).
  • (16) 16. ZYKLUS
  • Bezüglich einer von der Unterbrechungsebenen-Beurteilungsschaltung 3 an den Prozessor 7 ausgegebenen auf pri1 beruhenden Unterbrechungsanforderung REQ wird der Prozessor 7 in den Zustand gebracht, in dem der Prozessor 7 diese Unterbrechungsanforderung REQ annehmen kann. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri1 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri1 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri6 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI1" bezeichnet).
  • (17) 17. ZYKLUS
  • In einer EXT-Stufe wird der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Der Prozessor 7 tastet den zu einem Ziel zu verzweigenden Unterbrechungsvektor von pri1 ab, wobei er dann eine Unterbrechungsprozeßroutine ausführt, so daß dieser Prozessor 7 einen Unterbrechungsdienst von pri1 beginnt, wobei er weiterhin über die Unterbrechungsbestätigungs-Signalleitung INTAK eine Unterbrechungsbestätigung AK an die Unterbrechungsmerker-Halteschaltung 1 zurückgibt. Im Ergebnis wird der in der Unterbrechungsmerker-Halteschaltung 1 gehaltene auf pri1 beruhende Unterbrechungsmerker gelöscht, wobei außerdem die in der Unterbrechungsebenen-Halteschaltung 2 gehaltene Unterbrechungsebene mit der Prioritätswertigkeit von pri1 gelöscht wird. Andererseits erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri1 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri1 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT1" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri2 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri2 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri2 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI2" bezeichnet). Da bis zu einem 19. Zyklus keine Unterbrechungsanforderung ausgegeben wird, wird der Zustand der Unterbrechungsmerker-Halteschaltung 1 nachfolgend nicht geändert (dieser Zustand ist als "IF" bezeichnet).
  • (18) 18. ZYKLUS
  • Der Prozessor 7 führt den auf pri1 beruhenden Unterbrechungsdienst aus. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri1 ausgegeben (dieser Zustand ist als "EXT1" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT- Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri2 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri2 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT2" bezeichnet). Weiterhin wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri2 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri2 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri2 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI2" bezeichnet).
  • (19) 19. ZYKLUS
  • Der Prozessor 7 setzt den auf pri1 beruhenden Unterbrechungsdienst fort. Andererseits wird in einer EXT-Stufe der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor von pri2 ausgegeben (dieser Zustand ist als "EXT2" bezeichnet). Außerdem erzeugt die Unterbrechungsvektor-Erzeugungsschaltung 5 in einer VCT-Stufe über den von der Unterbrechungsfaktor-Halteschaltung 4 gelesenen Unterbrechungsfaktor von pri2 einen Unterbrechungsvektor, wobei der erzeugte Unterbrechungsvektor von pri2 in der Unterbrechungsvektor-Halteschaltung 6 gehalten wird (dieser Zustand ist als "VCT2" bezeichnet). Außerdem wird die in der Unterbrechungsmerker-Halteschaltung 1 gehaltene Unterbrechungsebene gelesen, wobei dann durch die Unterbrechungsebenen-Beurteilungsschaltung 3 die Unterbrechungsebenenbeurteilung ausgeführt wird. Da die Prioritätswertigkeit von pri2 eine höchste Prioritätswertigkeit ist, wird der Unterbrechungsfaktor von pri2 in der Unterbrechungsfaktor-Halteschaltung 4 gehalten, wobei außerdem von der Unterbrechungsebenen-Beurteilungsschaltung 3 eine auf pri2 beruhende Unterbrechungsanforderung REQ an den Prozessor 7 ausgegeben wird (dieser Zustand ist als "PRI2" bezeichnet).
  • Wie zuvor beschrieben wurde, wird die Prozeßoperation der IF-Stufe, die Prozeßoperation der PRI-Stufe, die Prozeßoperation der VCT-Stufe und außerdem die Prozeßoperation der EXT-Stufe entsprechend dieser ersten Ausführung in der Art einer Pipelineverarbeitung ausgeführt. In der EXT-Stufe wird der Unterbrechungsfaktor als Antwort auf die Unterbrechungsanforderung, deren Unterbrechungsebene in der PRI-Stufe als die höchste Prioritätswertigkeit beurteilt wird, an den Prozessor ausgegeben. Folglich kann die in bezug auf die Unterbrechungsanforderung mit der höchsten Prioritätswertigkeit charakteristische Unterbrechungsantwort erhöht werden. Nunmehr werden die Unterbrechungsdienste unter der Voraussetzung, daß die Unterbrechungsanforderungen in der Reihenfolge pri7, pri6, pri5, pri4, pri1, pri3 und pri0 ausgegeben werden, durch den Prozessor 17 in der in den 10 und 11 gezeigten herkömmlichen Informationsverarbeitungsvorrichtung in der Reihenfolge pri7, pri1 und pri0 ausgeführt. Im Gegensatz dazu werden die Unterbrechungsdienste durch den Prozessor 7 in der in 2 und 3 gezeigten ersten Informationsverarbeitungsvorrichtung in der Reihenfolge pri5, pri0 und pri1 ausgeführt. Wie der obenbeschriebene Vergleich zeigt, kann die charakteristische Unterbrechungsantwort in bezug auf die Unterbrechungsanforderung mit der hohen Prioritätswertigkeit erhöht werden.
  • AUFBAU DER ZWEITEN UNTERBRECHUNGSSTEUERUNGSVORRICHTUNG
  • Da die Unterbrechungsebenen für die Unterbrechungsfaktoren beliebig gegeben sind, werden möglicherweise mehrere Unterbrechungsanforderungen ausgegeben, deren Prioritätswertigkeiten in der Unterbrechungsebenen-Beurteilungsschaltung 3 als die höchsten Prioritätswertigkeiten beurteilt werden. Diese Möglichkeit kann dazu führen, daß mehrere Unterbrechungsvektoren miteinander konkurrieren können. Dieses Konkurrenzproblem kann jedoch in der Weise gelöst werden, daß die Prioritätswertigkeiten auf der Grundlage von Standardwerten beurteilt werden, die die Anordnungswertigkeiten der Unterbrechungsanforderungseingaben anzeigen. Diese Lösung kann durch eine Unterbrechungssteuerungsvorrichtung gemäß einer zweiten Ausführung der vorliegenden Erfindung ausgeführt werden.
  • 4 ist ein Blockschaltplan, der eine in einer Informationsverarbeitungsvorrichtung gemäß der zweiten zweckmäßigen Ausführung der vorliegenden Erfindung verwendete Anordnung einer Unterbrechungssteuerungsvorrichtung zeigt. 5 ist ein Diagramm, das eine Beziehung zwischen einem Standardwert, der eine Prioritätswertigkeit eines Unterbrechungsvektors anzeigt, und einer Unterbrechungsebene, die eine Prioritätswertigkeit einer Unterbrechungsanforderung darstellt, zeigt. Die 6 ist ein Diagramm (1), das ein Konstruktionsbeispiel einer in der Unterbrechungssteuerungsvorrichtung nach 4 verwendeten Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung zeigt. Die 7 ist ein Diagramm (2), das ein Konstruktionsbeispiel einer in der Unterbrechungssteuerungsvorrichtung nach 4 verwendeten Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung zeigt. Die 8 ist ein Diagramm (3), das ein Konstruktionsbei spiel einer in der Unterbrechungssteuerungsvorrichtung nach 4 verwendeten Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung zeigt. Wie in 4 gezeigt ist, enthält diese zweite Unterbrechungssteuerungsvorrichtung im wesentlichen eine Unterbrechungsmerker-Halteschaltung 1, eine Unterbrechungsebenen-Halteschaltung 2, eine Unterbrechungsebenen-Beurteilungsschaltung 3, eine Unterbrechungsfaktor-Halteschaltung 4, eine Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A sowie eine Unterbrechungsvektor-Halteschaltung 6.
  • Es ist selbstverständlich, daß die obenerläuterte Unterbrechungsmerker-Halteschaltung 1, die obenerläuterte Unterbrechungsebenen-Halteschaltung 2, die obenerläuterte Unterbrechungsebenen-Beurteilungsschaltung 3, die obenerläuterte Unterbrechungsfaktor-Halteschaltung 4 sowie die obenerläuterte Unterbrechungsvektor-Halteschaltung 6 ähnlich denen der in 1 gezeigten ersten Unterbrechungssteuerungsvorrichtung sind. Die Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A führt weiterhin eine Prioritätswertigkeits-Beurteilungsoperation aus, die auf einem Standardwert in bezug auf einen von der Unterbrechungsfaktor-Halteschaltung 4 zur Auswahl eines Unterbrechungsfaktors ausgegebenen Unterbrechungsfaktor beruht, und erzeugt dann einen Unterbrechungsfaktor, der als Antwort auf den ausgewählten Unterbrechungsfaktor eine Unterbrechungsart anzeigt.
  • In 5 ist eine Beziehung zwischen den Standardwerten und den Unterbrechungsebenen in dem Fall gezeigt, daß eine Gesamtanzahl der Unterbrechungsanforderungseingänge 16 beträgt. Zum Beispiel sind, wie 5 zeigt, für die Unterbrechungsanforderungseingänge INT-0, INT-1, INT-2, ---, INT-15 die Standardwerte "0" bis "15" gegeben. Es wird vorausgesetzt, daß die Prioritätswertigkeiten um so größer werden, je kleiner die Standardwerte werden. Außerdem wird vorausgesetzt, daß die Prioritätswertigkeiten der Unterbrechungsebenen, wie in 5 gezeigt ist, die Werte "pri0" bis "pri7" besitzen. Ähnlich werden die Prioritätswertigkeiten um so höher, je kleiner die Unterbrechungsebenen werden. Allgemein kann eine solche Beziehung auf eine beliebig gewählte Anzahl von Unterbrechungsanforderungseingängen angewendet werden. Außerdem kann in diesem Fall die Prioritätswertigkeit der Unterbrechungsebenen beliebig angelegt werden, wobei sie z. B. umprogrammiert werden können.
  • Nunmehr unter der Voraussetzung daß eine Unterbrechungsanforderung z. B. an den Unterbrechungsanforderungseingang INT-2 ausgegeben wird, ist diese Unterbrechungsanforderung dadurch definiert, daß sie einen Standardwert von 2 besitzt, wobei diese Unterbrechungsanforderung eine Prioritätswertigkeit von "pri5" als eine Unterbrechungsebene besitzt.
  • OPERATIONEN DER ZWEITEN UNTERBRECHUNGSSTEUERUNGSVORRICHTUNG
  • Als nächstes werden mit Bezug auf 1 die Operationen der in der Informationsverarbeitungsvorrichtung gemäß der zweiten Ausführung der vorliegenden Erfindung verwendeten obenbeschriebenen Unterbrechungssteuerungsvorrichtung beschrieben.
  • Es ist selbstverständlich, daß die Unterbrechungsanforderungen an die Unterbrechungsanforderungseingänge INT-0, INT-1, ---, INT-X gemäß den jeweiligen für sie spezifischen Unterbrechungsfaktoren ausgegeben werden. In dieser zweiten Ausführung werden die Operationen der Unterbrechungsmerker-Halteschaltung 1, der Unterbrechungsebenen-Halteschaltung 2, der Unterbrechungsebenen-Beurteilungsschaltung 3 sowie außerdem der Unterbrechungsfaktor-Halteschaltung 4 in einem IF-Zyklus sowie in einem PRI-Zyklus in einer ähnlichen Weise wie in der in 1 bis 3 gezeigten ersten Ausführung ausgeführt.
  • In der Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A wird die auf dem Standardwert beruhende Prioritätswertigkeits-Beurteilungsoperation in einem VCT-Zyklus in bezug auf die Unterbrechungsfaktoren der in der Unterbrechungsfaktor-Halteschaltung 4 gehaltenen Unterbrechungsanforderungen ausgeführt. Dann erzeugt diese Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A den Unterbrechungsvektor, der die Unterbrechungsart in bezug auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit anzeigt. Dieser erzeugte Unterbrechungsvektor wird in der Unterbrechungsvektor-Halteschaltung 6 gehalten. Als nächstes wird in einem EXT-Zyklus der in der Unterbrechungsvektor-Halteschaltung 6 gehaltene Unterbrechungsvektor ausgegeben.
  • INTERNER SCHALTUNGSAUFBAU DER STANDARDUNTERBRECHUNGS-PRIORITÄTSWERTIGKEITS-BEURTEILUNGSSCHALTUNG/UNTER$RECHUNGSVEKTOR-ERZEUGUNGSSCHALTUNG
  • Die in der Informationsverarbeitungsvorrichtung der zweiten Ausführung verwendete Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A besitzt den in 6 bis 8 gezeigten internen Schaltungsaufbau. Das heißt, diese Schaltung 5A enthält 64 Sätze von Schaltungen C100 bis C163, die jeweils eine ODER-Gatter- Schaltung O1 sowie eine UND-Gatter-Schaltung A1 enthalten; 32 Sätze von Schaltungen C200 bis C231, die jeweils eine ODER-Gatter-Schaltung O2, eine Auswahleinrichtung S2 und eine UND-Gatter-Schaltung A3 enthalten; sowie außerdem 16 Sätze von Schaltungen C300 bis C315, die jeweils eine ODER-Gatter-Schaltung O3, eine Auswahleinrichtung S2 und eine UND-Gatter-Schaltung A3 in bezug auf die 128 Sätze von Unterbrechungsanforderungseingängen, an die z. B. die Standardwerte 0, 1, 2, ---, 127 angelegt werden, enthalten. Außerdem enthält diese Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A 8 Sätze von Schaltungen C40 bis C47, die jeweils eine ODER-Gatter-Schaltung O4, eine Auswahleinrichtung S3 und eine UND-Gatter-Schaltung A4 enthalten; 4 (nicht ausführlich gezeigte) Sätze von Schaltungen C50 bis C53, die jeweils eine ODER-Gatter-Schaltung O5, eine Auswahleinrichtung S4 und eine UND-Gatter-Schaltung A5 enthalten; 2 Sätzen von Schaltungen C60 bis C61, die jeweils eine ODER-Gatter-Schaltung O6, eine Auswahleinrichtung S5 und eine UND-Gatter-Schaltung A6 enthalten; sowie weiterhin eine Schaltung C7, die eine ODER-Gatter-Schaltung O7, eine Auswahleinrichtung S6 und eine UND-Gatter-Schaltung A7 enthält. Mit anderen Worten, diese Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A ist in einer siebenstufigen umgekehrten Baumstruktur angeordnet. Die jeweiligen Stufen sind über Busse miteinander verbunden. In diesen Figuren werden die in diesen Stufen verwendeten Auswahleinrichtungen S1 bis S6 in der Weise betrieben, daß jede dieser Auswahleinrichtungen S1 bis S6 einen (schwarz gekennzeichneten) oberen Kontakt auswählt, wenn ein Steuereingangssignal (d. h. das Eingangssignal zur Oberseite der ODER-Gatter-Schaltung) eine "1" wird, während jede dieser Auswahleinrichtungen S1 bis S6 einen unteren Kontakt (weiß markiert) auswählt, wenn ein Steuereingangssignal eine "0" wird.
  • In dieser Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A erzeugen die Schaltungen C100 bis C163 der ersten Stufe als Antwort auf ein 1-Bit-Unterbrechungsanforderungs-Eingangssignal ein 1-Bit-Ausgangssignal von jeder der ODER-Gatter-Schaltungen O1 bis O63; wobei die Schaltung C200 bis C231 der zweiten Stufe ein 1-Bit-Ausgangssignal jeder der Auswahleinrichtungen S1 bis S31 als eine tiefere Stelle eines 2-Bit-Ausgangssignals sowie ein 1-Bit-Ausgangssignal jeder der UND-Gatter-Schaltungen A2 bis A32 als eine höhere Stelle dieses 2-Bit-Ausgangssignals erzeugt; wobei weiterhin die Schaltungen C300 bis C315 der dritten Stufe ein 2-Bit-Ausgangssignal jeder der Auswahleinrichtungen S2 bis S15 als eine tiefere Stelle eines 3-Bit-Ausgangssignals und ein 1-Bit-Ausgangssignal jeder der UND-Gatter-Schaltungen A3 bis A18 als eine höhere Stelle des 3-Bit-Ausgangssignals erzeugen. Ähnlich wie oben beschrieben gibt die Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung 5A schließlich ein 7 Bit-Ausgangssignal als einen Unterbrechungsvektor von der Schaltung C7 der 7. Stufe dadurch aus, daß sie die Bits der jeweiligen Stufen um 1 Bit inkrementiert. Dieses 7 Bit-Ausgangssignal entspricht 128 Unterbrechungsanforderungen.
  • Wird nun z. B. vorausgesetzt, daß das Unterbrechungsanforderungs-Eingangssignal des Standardwerts 2 gleich "1" ist, während die weiteren Unterbrechungsanforderungs-Eingangssignale gleich "0" sind, gibt die ODER-Gatter-Schaltung der Schaltung C100 "0" aus; während weiterhin ihre UND-Gatter-Schaltung "0" ausgibt; gibt die ODER-Gatter-Schaltung der Schaltung C101 "1" aus, während ihre UND-Gatter-Schaltung "0" ausgibt. In der nächsten Stufe gibt die ODER-Gatter-Schaltung der Schaltung C200 "1" aus, während ihre UND-Gatter-Schaltung "1" ausgibt und der untere Kontakt der Auswahleinrichtung in der Weise ausgewählt wird, daß er "0" ausgibt. Im Ergebnis wird das von der UND-Gatter-Schaltung abgeleitete Ausgangssignal von "1" mit der oberen Ziffer des Auswahleinrichtungs-Ausgangssignals von "0" von der Schaltung C200 in der Weise kombiniert, daß ein 2-Bit-Ausgangssignal "10" erzeugt wird. Weiterhin gibt die ODER-Gatter-Schaltung der Schaltung C300 in der nächsten Stufe eine "1" aus, während ihre UND-Gatter-Schaltung eine "0" ausgibt und der obere Kontakt ihrer Auswahleinrichtung in der Weise ausgewählt wird, daß er "10" ausgibt, so daß ein 3-Bit-Ausgangssignal "010" erzeugt wird. Da die Schaltung C7 der letzten Stufe "0000010" ausgibt, wird dieses 7 Bit-Ausgangssignal ähnlich als der Unterbrechungsvektor, der der Unterbrechungsanforderung der Nummer 3 entspricht, an einen (nicht gezeigten) Prozessor geliefert.
  • Da das Ausgangssignal der in der Schaltung C102 verwendeten UND-Gatter-Schaltung "0" wird, gibt es in diesem Fall dann, wenn eine Unterbrechungsanforderung mit einem Standardwert größer als 2 ausgegeben wird, z. B. selbst dann, wenn diese Unterbrechungsanforderung einen Standardwert 3 hat, keine Änderung in dem von der Schaltung C7 der letzten Stufe ausgegebenen Unterbrechungsvektor. Diese Tatsache kann ähnlich auf einen weiteren Fall angewendet werden, in dem eine Unterbrechungsanforderung mit einem anderen Standardwert ausgegeben wird (was den Fall betrifft, daß mehrere Unterbrechungsanforderungen ausgegeben werden). Wie zuvor beschrieben wurde, wird der Unterbrechungsvektor, der dem Unterbrechungsanforderungseingangssignal entspricht, dessen Standardprioritätswertigkeit eine höchste Prioritätswertigkeit hat, von der Schaltung C7 der letzten Stufe ausgegeben. Wenn jedoch eine Unterbrechungsanforderung mit einem Standardwert kleiner als 2, z. B. mit einem Standardwert 0 oder 1 ausgegeben wird, wird der von der Schaltung C7 der letzten Stufe ausgegebene Unterbrechungsvektor, da die Standardprioritätswertigkeit hoch ist, geändert.
  • Wie zuvor erläutert wurde, führen die internen Schaltungen der Standardunterbrechungs-Prioritätswertigkeits-Beurteilungsschaltung/Unterbrechungsvektor-Erzeugungsschaltung entsprechend der zweiten Ausführung, wie die 6, 7 und 8 zeigen, gleichzeitig sowohl die auf dem Standardwert beruhende Prioritätswertigkeits-Beurteilungsoperation als auch die Unterbrechungsvektor-Erzeugungsoperation aus.
  • Wie zuvor beschrieben wurde, wird die Prozeßoperation der IF-Stufe, die Prozeßoperation der PRI-Stufe, die Prozeßoperation der VCT-Stufe sowie ebenfalls die Prozeßoperation der EXT-Stufe gemäß dieser zweiten Ausführung in der Art einer Pipelineverarbeitung ausgeführt. In der EXT-Stufe wird der Unterbrechungsfaktor an den Prozessor als Antwort auf die Unterbrechungsanforderung ausgegeben, deren Unterbrechungsebene in der PRI-Stufe als die Unterbrechungsebene mit der höchsten Prioritätswertigkeit beurteilt wird. Außerdem wird der Unterbrechungsvektor auf der Grundlage der Unterbrechungsanforderung erzeugt, deren Prioritätswertigkeit dadurch als eine höchste Prioritätswertigkeit beurteilt wird, daß der Standardwert betrachtet wird, der als Antwort auf die auf der Grundlage der Prioritätswertigkeit des Unterbrechungsanforderungs-Eingangssignals in der PRI-Stufe ausgewählte Unterbrechungsanforderung in der EXT-Stufe an dem Unterbrechungsanforderungseingang angelegt wird. Folglich kann selbst in dem Fall, daß mehrere Unterbrechungsanforderungen miteinander konkurrieren und diese mehreren Unterbrechungsanforderungen über die beliebig an eine große Anzahl von Unterbrechungsanforderungseingängen angelegten Prioritätswertigkeiten ausgewählt werden, nur eine einzige Unterbrechungsanforderung in den Prozessor eingegeben werden.
  • Offensichtlich ist die vorliegende Erfindung nicht auf die obenbeschriebenen Ausführungen beschränkt, sondern kann modifiziert werden, ohne von dem technischen Umfang und von dem Erfindungsgedanken der Erfindung abzuweichen. Zum Beispiel können die Pipelineprozeßoperationen für die jeweiligen Stufen jedesmal ausgeführt werden, wenn mehrere Takte empfangen werden.
  • Wie zuvor ausführlich beschrieben wurde, wird die Informationsverarbeitungsvorrichtung der vorliegenden Erfindung dadurch ausgeführt, daß eine Einrichtung/ein Verfahren verwendet wird, die die Pipelineprozeßoperation bezüglich der Halteoperation des Unterbrechungsmerkers, der Beurteilungsoperation der Unterbrechungsebene, der Beurteilungsoperation der Unterbrechungsprioritätswertigkeiten, der Erzeugungsoperation des Unterbrechungsvektors sowie weiterhin der Ausgabeoperation des Unterbrechungsvektors ausführen können. Wenn die Mehrfachunterbrechungs-Verarbeitungsoperation durch die Unterbrechungsanforderungen, an die die Prioritätswertigkeiten angelegt werden, ausgeführt wird, kann die in bezug auf die Unterbrechungsanforderung mit der hohen Prioritätswertigkeit charakteristische Unterbrechungsantwort erhöht werden und kann weiterhin die Unterbrechungsverarbeitungseffizienz durch den Prozessor erhöht werden.
  • Außerdem wird die Informationsverarbeitungsvorrichtung der vorliegenden Erfindung dadurch ausgeführt, daß eine Einrichtung/ein Verfahren verwendet werden, die die Pipelineprozeßoperation bezüglich der Halteoperation des Unterbrechungsmerkers, der Beurteilungsoperation der Unterbrechungsebene, der Beurteilungsoperation der Unterbrechungsprioritätswertigkeiten, der Erzeugungsoperation des Unterbrechungsvektors sowie weiterhin der Ausgabeoperation des Unterbrechungsvektors ausführen können. Diese Operationen werden jeweils in jedem Takt ausgeführt. Somit kann die für die Unterbrechungsanforderung mit der hohen Prioritätswertigkeit charakteristische Unterbrechungsantwort in bezug auf die Unterbrechungsanforderungen, auf die die Prioritätswertigkeiten angewendet werden, erhöht werden. Außerdem kann die Konkurrenzbeziehung zwischen den Unterbrechungsanforderungen mit den gleichen Prioritätswertigkeiten vermieden werden.
  • Somit ist offensichtlich, daß die vorliegende Erfindung nicht auf die obigen Ausführungen beschränkt ist, sondern abgeändert und modifiziert werden kann, ohne von dem Umfang und von dem Erfindungsgedanken der Erfindung abzuweichen.
  • Schließlich beansprucht die vorliegende Erfindung die Priorität der japanischen Patentanmeldung Nr. Hei10-023244, eingereicht am 4. Februar, die hier durch Literaturhinweis eingefügt ist.

Claims (10)

  1. Unterbrechungssteuerungsverfahren zur Verwendung in einem Informationsverarbeitungsverfahren, gekennzeichnet durch: einen ersten Schritt zum Halten mehrerer Merker, die Unterbrechungsfaktoren in bezug auf die jeweiligen Ünterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforderungs-EingangsSignale darstellen; einen zweiten Schritt zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor einer Informationsverarbeitungsvorrichtung; einen dritten Schritt zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; sowie einen vierten Schritt zum Halten und Ausgeben des erzeugten Unterbrechungsvektors an den Prozessor; wobei: der erste bis vierte Schritt in der Art einer Pipelineverarbeitung ausgeführt werden, um die Unterbrechungsanforderungen in bezug auf den Prozessor zu steuern, wodurch der Prozessor, wenn eine Unterbrechungsanforderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade bearbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor, wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in dem zweiten Schritt gehaltene Unterbrechungsebene löscht und dann die Unterbrechungsprozeßoperation für die niedrigere Unterbrechungsebene neu startet.
  2. Unterbrechungssteuerungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass: der erste bis vierte Schritt in jedem Takt in der Art einer Pipelineverarbeitung ausgeführt werden.
  3. Unterbrechungssteuerungsverfahren nach Anspruch 1, weiter gekennzeichnet durch: einen fünften Schritt zum Halten einer Unterbrechungsebene einer Unterbrechungsanforderung, die durch den Prozessor gerade bearbeitet wird, und außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungsanforderung, die durch den Prozessor bearbeitet wurde, zu der Zeit, zu der ein Unterbrechungsanforderungs-Bestätigungssignal von dem Prozessor angelegt wird; wobei: in dem zweiten Schritt unter den mehreren Unterbrechungsanforderungen mit den Unterbrechungsebenen, die in dem ersten Schritt gehalten werden, mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor verarbeitet wird, die Unterbrechungsanforderung mit einer höchsten Prioritätswertigkeit beurteilt wird.
  4. Unterbrechungssteuerungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass: im dritten Schritt zum Beurteilen der Prioritätswertigkeiten auf der Grundlage von Standardwerten, die Sequenznummern der Unterbrechungsanforderungs-Eingangssignale in bezug auf die gehaltenen Unterbrechungsfaktoren angegeben werden, und außerdem ein Unterbrechungsvektor als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit erzeugt wird, um somit den erzeugten Unterbrechungsvektor zu halten.
  5. Unterbrechungssteuerungsvorrichtung zur Verwendung in einer Informationsverarbeitungsvorrichtung, gekennzeichnet durch: eine Unterbrechungsmerker-Halteeinrichtung (1) zum Halten mehrerer Merker (81 , 82 , ---, 8X ) , die die Unterbrechungsfaktoren in bezug auf die jeweiligen Unterbrechungsanforderungs-Eingangssignale anzeigen, und außerdem zum Halten mehrerer Unterbrechungsebenen, die die Prioritätswertigkeiten der Unterbrechungsanforderungs-Eingangssignale darstellen; eine Unterbrechungsebenen-Beurteilungseinrichtung (3) zum Beurteilen der Unterbrechungsebene mit einer höchsten Prioritätswertigkeit durch Vergleichen der gehaltenen Unterbrechungsebenen, um somit den Unterbrechungsfaktor mit der beurteilten Unterbrechungsebene zu halten, und außerdem zum Ausgeben einer Unterbrechungsanforderung an einen Prozessor (7) der Informationsverarbeitungsvorrichtung; eine Unterbrechungsvektor-Erzeugungseinrichtung (5) zum Erzeugen eines Unterbrechungsvektors als Antwort auf den gehaltenen Unterbrechungsfaktor; und eine Unterbrechungsvektor-Halteeinrichtung (5) zum Halten und Ausgeben des erzeugten Unterbrechungsvektors an den Prozessor (7); wobei: die Verarbeitungsoperationen zum Steuern der Unterbrechungsanforderungen in bezug auf den Prozessor (7) durch alle Einrichtungen in der Art einer Pipelineverarbeitung ausgeführt werden, wobei der Prozessor (7) dann, wenn eine Unterbrechungsanforderung mit einer höheren Unterbrechungsebene als der einer Unterbrechungsanforderung, die gerade verarbeitet wird, ausgegeben wird, die Unterbrechungsprozeßoperation, die gerade ausgeführt wird, unterbricht und dann eine Unterbrechungsprozeßoperation für die höhere Unterbrechungsebene ausführt, während der Prozessor (7), wenn die Unterbrechungsprozeßoperation für die höheren Unterbrechungsebenen ausgeführt ist, die in der Unterbrechungsebenen-Beurteilungseinrichtung (3) gehaltene Unterbrechungsebene löscht und dann die Unterbrechungsprozeßoperation für die niedrigere Unterbrechungsebene neu startet.
  6. Unterbrechungssteuerungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass: die Verarbeitungsoperationen durch alle Einrichtungen in jedem Takt in der Art einer Pipelineverarbeitung ausgeführt werden.
  7. Unterbrechungssteuerungsvorrichtung nach Anspruch 5, weiter gekennzeichnet durch: eine Unterbrechungsebenen-Halteeinrichtung (2) zum Halten einer Unterbrechungsebene einer Unterbrechungsanforderung, die durch den Prozessor (7) gerade bearbeitet wird, sowie außerdem zum Löschen einer Unterbrechungsebene der Unterbrechungsanforderung, die durch den Prozessor (7) verarbeitet wurde, wenn von dem Prozessor (7) ein Unterbrechungsanforderungs-Bestätigungssignal angelegt wird; wobei die Unterbrechungsebenen-Beurteilungseinrichtung (3) so beschaffen ist, dass unter den mehreren Unterbrechungsanforderungen mit den in der Unterbrechungsebenen-Halteeinrichtung (2) gehaltenen Unterbrechungsebenen mit Ausnahme einer Unterbrechungsanforderung mit einer Unterbrechungsebene, die niedriger als die der Unterbrechungsanforderung ist, die gerade durch den Prozessor (7) verarbeitet wird, eine Unterbrechungsanforderung mit einer höchsten Prioritätswertigkeit beurteilt wird.
  8. Unterbrechungssteuerungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Unterbrechungsvektor-Erzeugungseinrichtung (5A) ausgebildet ist zum Beurteilen der Prioritätswertigkeiten auf der Grundlage von Standardwerten, die die Sequenznummern der Unterbrechungsanforderungs-Eingangssignale in bezug auf die gehaltenen Unterbrechungsfaktoren anzeigen, und außerdem zum Erzeugen eines Unterbrechungsvektors als Antwort auf den Unterbrechungsfaktor mit einer höchsten Prioritätswertigkeit, um dadurch den erzeugten Unterbrechungsvektor zu halten.
  9. Unterbrechungssteuerungsvorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass: die Unterbrechungsvektor-Erzeugungseinrichtung (5A) wenigstens eine erste Schaltungsgruppe (C100 bis C163) , eine zweite Schaltungsgruppe (C200 bis C231) sowie eine dritte Schaltungsgruppe (C300 bis C315, C40 bis C47,, C50 bis C53, C60, C61, C7) enthält; und die Unterbrechungsanforderungs-Eingangsserien mit einem Eingang der ersten Schaltungsgruppe (C100 bis C163) verbunden sind und so beschaffen sind, dass die Prioritätswertigkeiten der Standardwerte sequentiell geändert werden, wobei: von einer letzten Stufe der dritten Schaltungsgruppe (C300 bis C315, C40 bis C47,, C50 bis C53, C60, C61, C7) ein Unterbrechungsvektor, der der Unterbrechungsanforderung mit einer höchsten Prioritätswertigkeit eines Standardwerts unter den Standardwerten der Unterbrechungsanforderungs-Eingangssignalserien entspricht, als ein Signal mit einer Bitzahl, die einer Gesamteingangszahl der Unterbrechungsanforderungs-Eingangssignalserie entspricht, ausgegeben wird.
  10. Unterbrechungssteuerungsvorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass: die erste Schaltungsgruppe (C100 bis C163) Schaltungen enthält, die in der Wertigkeit der Standardwerte der Unterbrechungsanforderungs-Eingänge angeordnet sind; wobei jede der Schaltungen eine erste ODER-Gatter-Schaltung (O1), die zwei zueinander benachbarte Unterbrechungsanforderungs-Eingänge mit Standardeingangssignalen mit Standardwerten mittels eines ODER-Gatters verknüpft, und eine erste UND-Gatter-Schaltung (A1), die die zwei Unterbrechungsanforderungs-Eingangssignale mittels eines UND-Gatters verknüpft, enthält; die zweite Schaltungsgruppe (C200 bis C231) eine zweite ODER-Gatter-Schaltung (O2), die die zwei Unterbrechungsanforderungen, die durch die in der ersten Schaltungsgruppe (C100 bis C163) verwendeten zwei Sätze der ersten benachbarten ODER-Gatter-Schaltungen (O1) mittels eines ODER-Gatters verknüpft sind, mittels eines ODER-Gatters verknüpft, eine zweite UND-Gatter-Schaltung (A2) , die die zwei Unterbrechungsanforderungen, die durch die zwei Sätze der ersten benachbarten UND-Gatter-Schaltungen (A1) mittels eines UND-Gatters verknüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine erste Auswahleinrichtung (S1), die eine der Unterbrechungsanforderungen, die durch die zwei ersten benachbarten UND-Gatter-Schaltungen (A1) mittels eines UND-Gatters verknüpft sind, auswählt, um als Antwort auf das Ausgangssignal von der ersten ODER-Gatter-Schaltung (O2) eine mittels eines UND-Gatters verknüpfte Unterbrechungsanforderung mit einer höheren Prioritätswertigkeit auszugeben, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der zweiten UND-Gatter-Schaltung (A2) als eine höhere Stelle der Signale und das Ausgangssignal von der ersten Auswahleinrichtung (S1) als ihre tiefere Stelle definiert, mit dem Ausgang der ersten Schaltungsgruppe (C100 bis C163) verbunden ist; und die dritte Schaltungsgruppe (C300 bis C315, C40 bis C47,, C50 bis C53, C60, C61, C7) eine dritte ODER-Gatter-Schaltung (O3 bis O7) , die die zwei Unterbrechungsanforderungen, die durch die in der zweiten Schaltungsgruppe (C200 bis C231) verwendeten zwei Sätze der zweiten benachbarten ODER-Gatter-Schaltungen (O2) mittels eines ODER-Gatters verknüpft sind, mittels eines ODER-Gatters verknüpft, eine dritte UND-Gatter-Schaltung (A3 bis A7), die die zwei Unterbrechungsanforderungen, die durch die zwei Sätze der zweiten benachbarten UND-Gatter-Schaltungen (A2) mittels eines UND-Gatters verknüpft sind, mittels eines UND-Gatters verknüpft, und außerdem eine zweite Auswahleinrichtung (S2 bis S6), die eine der Unterbrechungsanforderungen, die durch die zwei zweiten benachbarten UND-Gatter-Schaltungen (A2) mittels eines UND-Gatters verknüpft sind, auswählt, um als Antwort auf eine mittels eines ODER-Gatters verknüpfte Unterbrechungsanforderung mit einer höheren Prioritätswertigkeit Signale auszugeben, die die mittels eines UND-Gatters verknüpften Ausgangssignale der zwei zweiten UND-Gatter-Schaltungen (A2) als ihre höhere Stelle und das Ausgangssignal der ersten Auswahleinrichtung (S1) als ihre tiefere Stelle enthalten, enthält; wobei die Schaltung zum parallelen Ausgeben der Signale, obwohl sie das Ausgangssignal von der dritten UND-Gatter-Schaltung (A3 bis A7) als eine obere Ziffer der Signale und das Ausgangssignal von der zweiten Auswahleinrichtung (S2 bis S6) als ihre untere Ziffer definiert, mit dem Ausgang der ersten Schaltungsgruppe (C100 bis C163) in einer umgekehrten Baumstruktur verbunden ist.
DE19904333A 1998-02-04 1999-02-03 Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten Expired - Fee Related DE19904333B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10023244A JP3097648B2 (ja) 1998-02-04 1998-02-04 情報処理装置及び情報処理方法
JP10-023244 1998-02-04

Publications (2)

Publication Number Publication Date
DE19904333A1 DE19904333A1 (de) 1999-10-14
DE19904333B4 true DE19904333B4 (de) 2007-10-04

Family

ID=12105197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904333A Expired - Fee Related DE19904333B4 (de) 1998-02-04 1999-02-03 Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten

Country Status (6)

Country Link
US (1) US6269419B1 (de)
JP (1) JP3097648B2 (de)
KR (1) KR100453468B1 (de)
CN (1) CN1202473C (de)
DE (1) DE19904333B4 (de)
TW (1) TW425507B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425038B1 (en) * 1999-09-28 2002-07-23 Rockwell Automation Technologies, Inc. Conversion of desk-top operating system for real-time control using installable interrupt service routines
DE10062996B4 (de) * 2000-12-16 2005-09-29 Micronas Gmbh Unterbrecher-Steuereinrichtung mit Prioritätsvorgabe
DE10062995A1 (de) * 2000-12-16 2002-07-11 Micronas Gmbh Unterbrecher-Steuereinrichtung
JP2002189603A (ja) * 2000-12-19 2002-07-05 Fujitsu Ltd 計算機とその制御方法
KR20030004763A (ko) * 2001-07-06 2003-01-15 삼성전자 주식회사 인터럽트 처리장치
GB2381890B (en) * 2001-11-12 2003-10-29 Mentor Graphics Testing the interrupt sources of a microprocessor
GB2381891B (en) * 2001-11-12 2003-10-29 Mentor Graphics Testing the interrupt priority levels in a microprocessor
US20030204655A1 (en) * 2002-04-24 2003-10-30 Schmisseur Mark A. Prioritizing vector generation in interrupt controllers
GB2403822B (en) * 2003-07-07 2006-05-10 Advanced Risc Mach Ltd Data processing apparatus and method for handling interrupts
US8984199B2 (en) * 2003-07-31 2015-03-17 Intel Corporation Inter-processor interrupts
JP6266239B2 (ja) * 2013-07-11 2018-01-24 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
US9563431B2 (en) * 2014-12-26 2017-02-07 Intel Corporation Techniques for cooperative execution between asymmetric processor cores

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659760A (en) * 1992-02-18 1997-08-19 Nec Corporation Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information
DE69031093T2 (de) * 1989-05-17 1998-01-15 Ibm Unterbrechungsbedienung in einem Datenverarbeitungssystem

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349873A (en) * 1980-04-02 1982-09-14 Motorola, Inc. Microprocessor interrupt processing
US4573118A (en) * 1983-03-31 1986-02-25 Fairchild Camera & Instrument Corporation Microprocessor with branch control
CA1250667A (en) * 1985-04-15 1989-02-28 Larry D. Larsen Branch control in a three phase pipelined signal processor
US5574934A (en) * 1993-11-24 1996-11-12 Intel Corporation Preemptive priority-based transmission of signals using virtual channels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69031093T2 (de) * 1989-05-17 1998-01-15 Ibm Unterbrechungsbedienung in einem Datenverarbeitungssystem
US5659760A (en) * 1992-02-18 1997-08-19 Nec Corporation Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KUCK, D.: The Structure of Computers and Computations, Vol. I, John Wiley & Sons, New York, 1978, S. 351-353 *

Also Published As

Publication number Publication date
KR100453468B1 (ko) 2004-10-20
TW425507B (en) 2001-03-11
JP3097648B2 (ja) 2000-10-10
DE19904333A1 (de) 1999-10-14
CN1202473C (zh) 2005-05-18
CN1228561A (zh) 1999-09-15
US6269419B1 (en) 2001-07-31
JPH11224201A (ja) 1999-08-17
KR19990072432A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
DE19904333B4 (de) Informationsverarbeitungsverfahren und Informationsverarbeitungsvorrichtung mit einer Unterbrechungssteuerungsfunktion mit Prioritätswertigkeiten
DE4410775C2 (de) Steuergerät und Arbeitsverfahren eines Betriebssystems für dieses Steuergerät
DE60004886T2 (de) System und verfahren zum bereitstellen einer sammlung von wiederverwendbaren fäden zum behandeln von gepufferten aufgaben
DE3709032C2 (de)
DE69114321T2 (de) Zum Durchführen der Unterbrechungsverschachtelungsfunktion geeignetes Unterbrechungssteuerungsgerät.
DE2228881A1 (de) Automatisches diagnostisches Unter suchungsgerat
DE3610433A1 (de) Speicherprogrammierbares steuergeraet mit funktionsplaninterpreter
DE102005013913A1 (de) Unterbrechungsanforderungsprogramm und Mikrocomputer
DE2801563A1 (de) Dialogprozessor
DE4027510A1 (de) Ic mit testfunktion
DE3942639A1 (de) System und vefahren an fahrzeugen zur nachrichtenuebertragung zwischen datenverarbeitungsstationen
EP1183545B1 (de) Schaltung mit eingebautem selbsttest
DE4426001A1 (de) Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür
DE19543411C2 (de) Analog-Digital-Wandlervorrichtung
DE3850547T2 (de) Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen.
DE60217729T2 (de) Verfahren zum erkennen eines elektronischen geräts in einem mehrfachsteuersystem
EP0466948B1 (de) Kommunikationssystem mit einem der zentralen Steuerung dienenden Multiprozessorsystem
DE4000582C2 (de) Programmunterbrechungs-Schaltung und Verfahren zur Programmunterbrechungs-Bearbeitung für Mikrocomputer
DE68919638T2 (de) Rechner mit unterbrechungsgesteuerter Taktgeschwindigkeit und Verfahren für seinen Betrieb.
DE60211211T2 (de) Kommunikationsgerät, empfangprozessausführungsverfahren-und-programm, und rechnerlesbares medium auf dem dieses programm gespeichert ist
DE68926382T2 (de) Steuerungssystem für Übertragungsbefehle zwischen zentralen Verarbeitungseinheiten
DE69028527T2 (de) Verfahren und apparat zum testen des zusammenbaus einer vielzahl von elektrischen komponenten auf einem substrat
EP1103822A3 (de) Echtzeit-Datensortierung und -reduktion
EP0360897B1 (de) Verfahren und Anordnung zur Behandlung von Unterbrechungsanforderungen und Prozessaufrufen in einem kombinierten Unterbrechungs- und Ablaufsteuersystem für wenigstens zum Teil im Echtzeitbetrieb arbeitende Datenverarbeitungsanlagen
DE19947441B4 (de) Prüfsystem für elektrische Teile

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee