DE3210616A1

DE3210616A1 - Rechner

Info

Publication number: DE3210616A1
Application number: DE19823210616
Authority: DE
Inventors: Akio Yokosuka Hosaka
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1981-03-23
Filing date: 1982-03-23
Publication date: 1982-10-07
Also published as: JPS57155642A; US4580212A

Description

Rechner

Beschreibung

Die Erfindung betrifft einen Rechner bzw. Computer mit einem korrigierbaren Lesespeicher, also mit einem Lesespeicher, dessen Inhalt teilweise geändert und ausgetauscht werden kann.
5

In Rechnern,insbesondere in Mikrocomputern, werden Lesespeicher (die im folgenden als ROMs = Read Only Memories bezeichnet werden sollen) für die Aufbewahrung von festen Daten und Programmen verwendet. Solche ROMs lassen sich in mehrere Klassen einteilen, von denen nur die drei üblichen Klassen angegeben werden sollen:

(1) Maskenprogrammierte ROMs, die üblicherweise einfach als ROMs bezeichnet werden sollen; dabei werden die Informationen während der Herstellung der Speicherbausteine eingefügt und können nicht geändert werden. Maskenprogrammierte ROMs haben den Vorteil, daß sie vergleichsweise billig und zuverlässig sind.

(2) PROMs (für Programmable ROMs), bei denen die Informationen nach der Herstellung eingefügt, aber ebenfalls nicht geändert werden können; diese PROMs sind zuverlässig und nicht zu teuer.

(3) EPROMS ( für Eraisable PROMs), bei denen die Informationen nach· der Herstellung eingefügt und geändert werden können. Diese EPROMs sind jedoch teuer und weniger zuverlässig.

Unter Berücksichtigung der obigen Anmerkungen werden Masken-ROMs in großem Umfang für Geräte verwendet, die eine hohe Zuverlässigkeit und geringe Kosten erfordern.

Ein typisches Beispiel solcher Geräte ist ein elektronisches Steuersystem für Kraftfahrzeuge. Wenn also eine Änderung der in einem Masken ROM gespeicherten Informationen erforderlich ist, wird der Masken ROM insgesamt durch einen neuen Speicherbaustein ersetzt. Es ist jedoch kostspielig und zeitaufwendig, einen vollständig neuen ROM, beginnend von der Zeichnung, anzufertigen. Außerdem müssen alle Informationen ersetzt werden, wenn ein Teil, beispielsweise ein oder zwei Bit, geändert werden muß.

Mit der japanischen Patentveröffentlichung Sho. 54-160141 ist ein Beispiel für ein Verfahren vorgeschlagen worden, mit dem ein Teil der Informationen in einem ROM geändert werden kann. Dieses Verfahren ist jedoch nicht für den Einsatz bei Steuersystemen für Kraftfahrzeuge geeignet, weil dieses Verfahren einen komplizierten und kostspieligen Speicher benötigt.

Es ist deshalb ein Ziel der vorliegenden Erfindung, einen Rechner bzw. Computer zu schaffen, bei dem jeder beliebige Teil eines Haupt-Lesespeichers unter Verwendung eines Korrekturspeichers korrigiert und geändert werden kann, der erst dann vorbereitet werden muß, wenn eine solche Korrektur erforderlich wird; dieser Korrekturspeicher muß nicht alle Informationen des Haupt-Lesespeichers aufnehmen .

Gemäß der vorliegenden Erfindung wird ein Haupt-Lesespeicher für die Hauptinformationen und ein Korrekturspeicher vorgesehen, der Ersatzinformatxonen aufnimmt, die gegen wenigstens einen Teil der Hauptinformationen ausgetauscht werden sollen; dieser Korrekturspeicher wird in dem Rechner angebracht und eingebaut, wenn eine solche Änderung der Hauptinformationen erforderlich ist. Die Zentraleinhext oder CPU (= central processing unit) holt und verarbeitet die Hauptinformationen ohne Änderung, wenn der Kor-

AO

rekturspeicher nicht in den Rechner eingebaut ist. Wenn jedoch der Korrekturspeicher eingebaut ist, holt die Zentraleinheit die Informationen (Instruktionen oder Daten) alternativ von dem Hauptspeicher oder dem Korrekturspeieher in der Weise, daß der Teil der Hauptinformationen durch die Ersatzinformationen des Korrekturspeichers ersetzt wird.

Bei einer Ausführungsform der vorliegenden Erfindung ist . weiterhin eine Einrichtung vorgesehen, die feststellt, ob der Korrekturspeicher in dem Rechner angebracht und eingebaut ist; andererseits werden in den Korrekturspeicher Daten eingegeben, die kennzeichnen, welcher Teil ersetzt werden soll. Entsprechend diesen Daten bestimmt die Zentraleinheit, wann die Austauschinformationen von dem Korrekturspeicher geholt und gegen den Teil der Hauptinformationen ausgetauscht werden sollen.

Bei einer weiteren Ausführungsform ist ein Datenbus so ausgelegt, daß er die Zentraleinheit wahlweise unter der Steuerung eines Komparators für den Vergleich des Wertes auf einem Adressenbus mit einer vorgegebenen Adresse sowohl mit dem Hauptspeicher als auch mit dem Korrekturspeicher verbindet. Wenn also der Komparator feststellt, daß die Zentraleinheit Zugriff zu einer vorgegebenen Speicherstelle hat, wo der Teil der Hauptinformationen gespeichert ist, wird der Datenbus umgeschaltet, um die Zentraleinheit mit dem Korrekturspeicher zu verbinden. Weiterhin ist ein zweiter Komparator vorgesehen, um festzustellen, wenn der Datenbus wieder umgeschaltet werden soll, um die Zentraleinheit erneut mit dem Hauptspeicher zu verbinden.

Bei einer weiteren Ausführungsform wird der Teil der Hauptinformationen unter Verwendung eines Unterbrechungssystems gegen die Ersatzinformationen ausgetauscht.

ΑΛ

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden, schematischen Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm einer Ausführungsform eines

Rechners nach der vorliegenden Erfindung;

Fig. 2 ein Flußdiagramm des Hauptprogramms, das

bei dieser Ausführungsform verwendet wird; 10

Fig. 3 eine Detailansicht eines Teils von Fig. 2;

Fig. 4 eine schematische Darstellung des Inhalts des

KorrekturSpeichers;
15

Fig. 5 eine Detailansicht eines Teils von Fig. 2;

Fig. 6 eine schematische Darstellung des Inhalts

eines KorrekturSpeichers; 20

Fig. 7 eine zweite Ausführungsform eines Rechners nach der vorliegenden Erfindung;

Fig. 8 und 9 eine dritte Ausführungsform der vorliegenden Erfindung;

Fig. 10 ein Blockdiagramm einer vierten Ausführungsform der vorliegenden Erfindung, und

Fig. 11 ein Blockdiagramm einer fünften Ausführungsform der vorliegenden Erfindung.

Wie man in Fig. 1 erkennt, weist ein Computer- bzw. Rechnersystem eine Zentraleinheit 30 (die im folgenden als"CPU" für central processing unit bezeichnet werden soll), einen Haupt-Lesespeicher (der im folgenden als "ROM" für read

only memory bezeichnet werden soll)41, einen Lese/Schreibspeicher (der im folgenden als RAM für random access memory bezeichnet werden soll) 50, einen Eingabeabschnitt 20 für den Empfang von Eingangssignalen 10, einen Ausgabeabschnitt 60 für die Ausgabe von Ausgangssignalen 70 und einem Systembus 80 auf. Der Systembus 80 enthält einen Datenbus/ einen Adressenbus und einen Steuerbus. Bei dem Computersystem nach Fig. 1 ist weiterhin ein Korrektur-Lesespeicher 42 für ein neues Programm oder Daten vorgesehen, die gegen einen Teil der Informationen des Haupt-ROM ausgetauscht werden sollen. Der Korrektur-ROM 42 sowie der Haupt-ROM sind über den Systembus 80 mit der CPU verbunden. Als Haupt-ROM 41 kann beispielsweise ein Masken-ROM und als Korrektur-ROM 42 beispielsweise ein PROM verwendet werden.

Das Bezugszeichen 11 bezeichnet ein Diskriminierungssignal, welches angibt, ob der Korrektur-ROM 42 in das Computersystem eingesetzt und eingebaut ist. Das Diskriminierungssignal 11 gibt also an, ob an irgendeiner Stelle des Haupt- ROM eine Korrektur erforderlich ist oder nicht. Beispielsweise hat das Diskriminierungssignal 11 den logischen Wert "Eins", wenn der Korrektur-ROM 42 eingebaut ist, und den logischen Wert "Null", wenn er nicht eingebaut ist. Das Diskriminierungssignal 11 wird von einem Signalgenerator 43 erzeugt und über den Eingabeabschnitt 20 zu der CPU gegeben.

Ein in dem Haupt-ROM 41 gespeichertes Hauptprogramm ist in Fig. 2 und in Fig. 3 teilweise im Detail dargestellt; der Inhalt des Korrektur-ROM 42 ist in Fig. 4 gezeigt.

Wie man in Fig. 2 erkennen kann, ist das Hauptprogramm in N Blöcke unterteilt. Am Beginn überprüft die CPU 30 mit den Schritten 110, 120 ..., 1NO für jeden Block, ob dieser Block ausgetauscht werden soll. Wenn dies nicht der Fall ist, führt die CPU 30 diesen Block ohne Änderung an jedem der Schritte 115, 125, ..., 1N5 aus. Wenn der Block

Al·

geändert werden soll, führt die CPU ein Ersatzprogramm durch/ das in dem Korrektur-ROM 42 gespeichert ist. Als Beispiel ist der überprüfungsschritt 110 im Detail in Fig. 3 dargestellt. Bei dem Schritt 1101 liest die CPU 30 das Diskriminierungssignal 11 und überprüft dann mit dem Schritt 1102/ ob das Signal gleich eins ist; wenn das Signal gleich eins ist, liest die CPU den Inhalt der ersten Stelle des Korrektur-ROM 42, die eine Kennzeichnung eines Blocks bildet, wie in Fig. 4 dargestellt ist.

Beim Schritt 1104 überprüft die CPU, ob die Kennzeichnung eins ist, d.h., ob der Block Nr. T durch die Kennzeichnung gekennzeichnet ist. Wenn die Kennzeichnung nicht gleich eins ist (oder wenn das Diskriminierungssignal gleich Null ist) entscheidet die CPU, daß der Block nicht ausgetauscht werden soll. Wenn die Kennzeichnung gleich eins ist, entscheidet die CPU, daß der Block ausgetauscht werden soll; dementsprechend führt sie das Austauschprogramm aus, das in dem Korrektur-ROM 42 gespeichert ist. Am Ende dieses Austauschprogramms kehrt die CPU zu dem Hauptprogramm des Haupt-ROM 41 am Beginn des nächsten Blocks zurück, d.h., bei diesem Beispiel zum Schritt 120 beim Block Nr. 2. Die anderen Prüfschritte 120, ... 1NO sind gleich dem Schritt 110 mit der Ausnahme, daß die Nummer des Blocks geändert wird. Obwohl bei diesem Beispiel der Block Nr. 1 ausgetauscht wird, kann jeder beliebige Block durch Speicherung der zugehörigen Kennzeichnung, des Austauschprogramms und des Sprungbefehls zu dem nächsten Block in dem Korrektur-ROM 42 geändert werden.

Die Fig. 5 und 6 zeigen ein weiteres Beispiel, bei dem mehr als ein Block ausgetauscht werden kann. In diesem Fall wird in dem Korrektur-ROM 42 die Zahl der auszutauschenden Blöcke, die Kennzeichnungen der auszutauschenden Blöcke und mehrere Austauschblöcke gespeichert. Weiterhin ist die Startadresse jedes Austauschblocks in Kombination mit der entsprechenden Kennzeichnung gespeichert,

AH

wie man in Fig. 6 erkennen kann. Wenn beispielsweise der Block Nr. 1 geändert werden soll, speichert der Korrektur-ROM nicht nur den Austauschblock/ der gegen den Block Nr. 1 ausgewechselt werden soll, sondern auch zwei Kennzeichnungen, nämlich eine Kennzeichnung für den Block Nr. 1 sowie die Startadresse des Austauschblocks für den Block Nr. 1.

Bei diesem Beispiel wird der Schritt 110 von Fig. 2 modifiziert, wie man in Fig. 5 erkennen kann. In Fig. 5 entsprechen die Schritt 1101 und 1102 den Schritten in Fig. 3. Wenn das Diskriminierungssignal 11 ist und damit angibt, daß die Korrektur eines Blockes erforderlich ist, liest die CPU 30 zunächst die Zahl der zu ändernden Blöcke (die, in diesem Beispiel, drei ist) mit dem Schritt 1105 aus dem Korrektur-ROM 42 und liest dann mit dem Schritt 1106 die erste Kennzeichnung (die, in diesem Beispiel, eins ist). Beim Schritt 1107 überprüft die CPU, ob die Kennzeichnung eins ist. Da bei diesem Beispiel die Antwort auf den Schritt 1107 "Ja" ist, geht die CPU zu dem Schritt 110A, bei dem sie die Adresse eins (die bei diesem Beispiel 1000 ist), gekoppelt mit der Kennzeichnung eins liest und die Kennzeichnung eines Sprungs an dieser Adresse setzt. Damit kann die CPU von dem Hauptprogramm zu der korrekten Stelle des Korrektur-ROM 42 springen und den Austauschblock, der dem Block Nr. 1 entspricht, ausführen. Wenn die Korrektur des Blocks Nr. 1 nicht erforderlich ist, und wenn deshalb in dem Korrektur-ROM 42 keine Kennzeichnung des Blocks Nr. 1 vorhanden ist, wiederholt die CPU eine Schleife aus den Schritten 1107, 1108 und 1109, bis alle in dem Korrektur-ROM gespeicherten Kennzeichnungen überprüft worden sind; am Ende entscheidet sie dann, daß der Block Nr. 1 nicht geändert werden soll und geht zu dem Schritt 115 nach Fig. 2.

Ab

Bei diesem Beispiel wird der Block Nr. 3 durch den Austauschblock ersetzt, startend von der Stelle 1100; der Block Nr. 6. wird durch den Austauschblock startend von der Stelle 1200, in ähnlicher Weise ersetzt. 5

Es ist möglich, die in dem Haupt-ROM 41 gespeicherten Daten auf die gleiche Weise wie bei der Korrektur des Programms zu korrigieren. In diesem Fall entscheidet die CPU vor dem Abholen der Daten, was benutzt werden soll, die Daten in dem Haupt-ROM oder die Austauschdaten in dem Korrektur-ROM.

Wenn kein Bedarf für eine Korrektur am Inhalt des Haupt-ROM¹ s 41 besteht, wird das Diskriminierungssignal 11 auf den logischen Wert "Null" gehalten und der Korrektur-ROM 42 wird nicht eingebaut. In diesem Fall kann die CPU den Inhalt des Haupt-ROM 41 ohne Änderung benutzen, wobei sie dem Flußdiagramm nach Fig. 2 folgt.

Die in den Fig. 3 und 5 dargestellten Verfahrensschritte können als Unterprogramm ausgelegt werden, weil sich diese Verfahrensschritte, mit Ausnahme der Nummer eines Blocks, von Block zu Block nicht voneinander unterscheiden. Weiterhin sind die Schritte in den Fig. 3 und 5, mit Ausnahme der Schritte 1101 und 1102, nicht erforderlich, wenn keine Korrektur in dem Haupt-ROM 41 durchgeführt werden muß, so daß die Instruktionen dieser Schritte in dem Korrektur-ROM 42 gespeichert werden können.

In Fig. 7 ist eine zweite Ausführungsform eines Rechners nach der vorliegenden Erfindung dargestellt, bei der, ohne Verwendung des Diskriminierungssignals, festgestellt wird, ob der Korrektur-ROM in den Rechner eingebaut und eingesetzt ist. Bei dieser Ausführung^form ist ein Widerstand R zwischen einer vorgegebenen Bitleitung 89, beispielsweise der ersten Bitleitung, des Datenbus in dem Systembus 80

und einer Spannungsquelle für O Volt angeordnet. Weiterhin ist das Bit "Eins" vorläufig an einer vorgegebenen Bitstelle eines vorgegebenen Speicherplatzes des Korrektur-ROM 42 gespeichert, beispielsweise an der ersten .BitStel-Ie des ersten Speicherplatzes. Bei diesem Aufbau führt die CPU die in Fig. 7 (b) dargestellte überprüfung durch. Die CPU 30 liest zunächst den Inhalt der vorgegebenen Speicherstelle, beispielsweise der ersten Speicherstelle des Korrektur-ROM 42, und überprüft dann den Wert der vorgegebenen Bitstelle, beispielsweise des ersten Bit. Wenn der Korrektur-ROM wirklich eingebaut ist, wird das Ausgangssignal auf der Datenleitung 89 von dem Korrektur-ROM 42 durch den an der vorgegebenen Speicherstelle in dem Korrekturspeicher 42 gespeicherten Wert "Eins" festgelegt und durch Puffer weitergegeben, so daß der Wert auf der Datenleitung 89 "Eins" ist, während der Strom durch den Widerstand R fließt. Deshalb ist das erste Bit des Wortes, welches die CPU liest, ebenfalls "Eins". Wenn andererseits der Korrektur-ROM 42 nicht eingesetzt ist, wird der Datenbus nicht durch den anderen ROM oder RAM betrieben und während dieses Lesezyklus im Zustand eines offenen Stromkreises (hohe Impedanz) gehalten, so daß das Signal auf der Datenleitung 89 auf 0 Volt reduziert wird. Deshalb ist das erste Bit des Wortes, welches die CPU liest, ebenfalls "Null". Damit kann also die CPU durch überprüfung des ersten Bits der Daten bestimmen, ob der Korrektur-ROM 42 eingebaut ist oder nicht. Bei Bedarf kann auch mehr als ein Bit überprüft werden, um die Zuverlässigkeit der überprüfung in bezug auf den Einbau des Korrektur-ROM zu verbessern.

Eine dritte Ausführungsform ist in den Fig. 8 und 9 dargestellt; dabei wird ohne Verwendung des Diskriminierungssignals bestimmt, ob der Korrektur-ROM eingebaut ist, so daß insoweit eine gewisse Übereinstimmung mit der zweiten Ausführungsform besteht. Bei dieser Ausführungsform ist

eine vorgegebene Ausgangsleitung 71 des Ausgabeabschnittes 6Ö über einen Widerstand R mit einer vorgegebenen Datenleitung 89 verbunden; bei diesem Beispiel handelt es sich

um die erste Bitleitung. Bei diesem Aufbau führt die CPU eine Überprüfung durch, wie in Fig. 9 dargestellt ist. Zunächst ordnet die CPU den Wert "Eins" auf der Ausgabeleitung 71 des Ausgabeabschnittes 60 an, liest den Inhalt einer vorgegebenen Speicherstelle, beispielsweise der ersten Speicherstelle, des Korrektur-ROM 42 und überprüft dann, ob beispielsweise das erste Bit der gelesenen Daten gleich Eins ist. Als nächstes ordnet die CPU den Wert "Null" auf der Ausgabeleitung 71 des Ausgabeabschnittes 60 an, liest den Inhalt der vorgegebenen Speicherstelle des Korrektur-ROM.42 und überprüft dann, ob das erste Bit der gelesenen Daten gleich Null ist.

Wenn der Korrektur-ROM 42 eingebaut ist, wird der Wert auf der Datenleitung 89 durch den Inhalt der vorgegebenen Speicherstelle des Korrektur-ROM 42 unabhängig von dem Wert auf der Ausgangsleitung 71 bestimmt. Deshalb ist das erste Bit der Daten, die die CPU liest, immer Eins oder Null.

Wenn andererseits der Korrektur-ROM 42 nicht eingesetzt ist, liest die CPU den Wert auf der Datenleitung 89, der immer gleich dem Wert auf der Ausgangsleitung 71 ist. Dementsprechend kann entschieden werden, daß der Korrektur-ROM nicht eingesetzt ist, wenn die Antworten auf die beiden Prüfungen "Ja" sind, d.h., wenn der von der CPU gelesene Wert immer gleich dem Wert auf der Ausgangsleitung 71 ist. Andererseits kann festgestellt werden, daß der Korrektur-ROM eingesetzt ist, wenn der von der CPU gelesene Wert und der Wert auf der Ausgangsleitung 71 nicht übereinstimmen. Diese Ausführungsform hat den Vorteil, daß in dem Korrektur-ROM nicht vorher zeitweilig ein spezielles Prüf-Bit gespeichert werden muß.

Eine vierte Ausfuhrungsform ist in Fig. 10 dargestellt. Bei den vorherigen Ausführungsformen müssen die Programme oder Daten in dem Haupt-ROM zeitweilig in mehrere Blöcke aufgeteilt und mit Prüfschritten, wie beispielsweise den Schritten 1101 und 1102, versehen werden, um einen Teil des Programms oder der Daten zu korrigieren. Bei der vierten Ausführungsform ist eine solche vorherige Anordnung für die zu korrigierenden Programme oder Daten nicht erforderlich.

Anders als bei den vorherigen Ausführungen ist bei dieser Ausführungsform die CPU 30 alternativ bzw. abwechselnd über einen Datenbus sowohl mit dem Haupt-ROM als auch mit dem Korrektur-ROM verbunden. Gemäß Fig. 10 ist der Datenbus 81 der CPU 30 alternativ mit dem Datenbus 82 des Haupt-ROM 41 oder mit dem Datenbus 83 des Korrektur-ROM 42 verbunden, und zwar unter der Steuerung eines Multiplexers 85. Der Multiplexer 85 wird durch einen Flip-Flop 86 von einem Zustand in den anderen Zustand umgeschaltet; dieser Flip-Flop 86 wird wiederum durch einen ersten Komparator 87 gesetzt und durch einen zweiten Komparator 88 zurückgesetzt. Das Bezugszeichen 84 kennzeichnet einen Adressenbus und einen Steuerbus. In Fig. 10 sind der RAM 50, der Eingabeabschnitt 20 und der Ausgabeabschnitt 60 nicht dargestellt, weil sie den gleichen Aufbau und die gleichen Anschlüsse wie bei der Ausführungsform nach Fig. 1 haben.

Als Beispiel soll nun angenommen werden, daß ein Teil eines Hauptprogramms von einer Speicherstelle A (mit der Adresse 2000) bis zu einer Speicherstelle B (mit der Adresse 2100) korrigiert werden soll; nach dieser Korrektur soll das Programm von einer Speicherstelle C (mit der Adresse 2101) weiter fortgesetzt werden. In diesem Fall sind in dem Korrektur-ROM 42 die Austauschinformationen, die gegen den Teil des Hauptprogramms von der Speicher-

stelle A bis zu der Speicherstelle C ausgewechselt werden sollen, sowie eine erste Instruktion des Hauptprogramms gespeichert, die die CPU nach der Korrektur als erstes ausführen soll. Darüber hinaus sind auch die Adressen der Speicherstellen A, B und C in den Korrektur-ROM 42 gespeichert. Der erste Komparator 87 vergleicht den Wert auf dem Adressenbus mit der Adresse 2000 der Speicherstel le A. Wenn sie übereinstimmen, setzt der erste Komparator 87 den Flip-Flop 86, der wiederum den Multiplexer 85 in einen Zustand bringt, bei dem der Datenbus 81 der CPU von dem Datenbus 82 des Haupt-ROM getrennt und statt dessen mit dem Datenbus 83 des Korrektur-ROM verbunden wird. In diesem Zustand arbeitet also die CPU unter.der Steuerung der Instruktionen und/oder Daten, die in dem Korrektur-ROM gespeichert sind.

Der zweite Komparator 88 vergleicht den Wert auf dem Adressenbus mit der Adresse 2101 der Speicherstelle C. Wenn Übereinstimmung zwischen ihnen festgestellt wird, setzt der erste Komparator 88 den Flip-Flop 86 zurück, der wiederum den Multiplexer 85 in den anderen Zustand bringt, bei dem der Datenbus 81 mit dem Datenbus 82 des Haupt-ROM verbunden ist. Damit kann also die CPU ein Hauptprogramm ausführen, bei dem ein Teil durch die Instruktionen und/oder Daten ersetzt ist, die in dem Korrektur-ROM 42 gespeichert sind. Es wird darauf hingewiesen, daß bei dieser Ausführungsform das Programm in dem Haupt-ROM 41 keinen speziellen Aufbau benötigt.

Bei dieser Ausführungsform ist es möglich, einen time sharing Bus für die übertragung der Daten und Adressen zu verwenden, wenn der Lesezyklus und das Schalten des Bus entsprechend dem Zeittakt des time sharing durchgeführt werden.

Als Multiplexer 85, Flip-Flop 86 und Komparatoren 87 und 88 können integrierte Schaltungen eingesetzt werden.

Bei Bedarf kann statt des zweiten Komparators 88 der Ausgabeabschnitt 60 für die Auslösung des Flip-Flops 86 verwendet werden. In diesem Fall wird der Ausgabeabschnitt 60 so aufgebaut, daß er am Ende eines Austauschprögramms des Korrektur-ROM unter der Steuerung der in dem Korrektur-ROM gespeicherten Instruktionen ein Triggersignal zu dem Flip-Flop 86 schickt.

Um Auslesefehler aufgrund von Prellen oder Verzögerungen der Schaltwirkung des Multiplexers 85 zu vermeiden, ist es zweckmäßig, den Betrieb der CPU 30 während des Schaltens des Multiplexers 85 für eine bestimmte Zeitspanne auszusetzen oder anzuhalten. Dies kann durch einen monostabilen Multivibrator erfolgen, der getriggertwird, wenn der Komparator 87 oder 88 Gleichheit zwischen den Adressen feststellt und der Multiplexer 85 geschaltet wird; dieser monostabile Multivibrator bewirkt dann eine Aussetzung des Betriebs der CPU für eine vorgegebene Zeitspanne. Üblicherweise enthält eine Zentraleinheit einen Eingang für den Empfang eines solchen Anforderungssignals.

Wenn eine Korrektur des Haupt-ROM noch nicht benötigt wird, wird der Multiplexer 85 fest in dem Zustand gehalten, bei dem die CPU immer mit dem Haupt-ROM 41 verbunden ist.

In Fig. 11 ist eine fünfte Ausführungsform dargestellt, bei der eine Unterbrechung für die Korrektur des Haupt-ROM ausgenutzt wird.

Bei dieser Ausführungsform ist ein einziger Komparator 90 für die Erzeugung eines Unterbrechungs-Anforderungs-

signals vorgesehen; die Adresseninformationen sind in dem Korrektur-ROM 42 gespeichert, um anzugeben, welcher Teil des Haupt-ROMs 41 korrigiert werden soll. Wenn beispielsweise der zu korrigierende Teil an den Speicherstellen 2000 bis 2100 des Haupt-ROMs 41 gespeichert ist, vergleicht der Komparator 90 den Wert auf dem Adressenbus der Adresse 2000. Wenn der Komparator 90 Gleichheit zwischen ihnen feststellt, sendet er ein Unterbrechungs-Anforderungssignal 91 zu einem ünterbrechungseingang der CPU 30. In Abhängigkeit von dem Unterbrechungssignal übergibt die CPU die Steuerung zu einer Unterbrechungs-Handhabungsroutine, so daß die CPU statt des zu korrigierenden Teils des Hauptprogramms das Austauschprogramm in dem Korrektur-ROM ausführt und an dem Punkt, der sich als nächster bei dem ausgetauschten Teil befindet, zu dem Hauptprogramm des Haupt-ROM 41 zurückkehrt, so daß anschließend wieder das Hauptprogramm ausgeführt werden kann.

Bei diesem Fall muß vorher in das Hauptprogramm des Haupt-ROM 41 ein Befehl eingefügt werden, der beim Empfang des Unterbrechungssignals einen Sprung zum dem Austauschprogramm in dem Korrektur-ROM 42 bewirkt. Es ist jedoch nicht erforderlich, daß Hauptprogramm Block-für-Block zu korrigieren, sondern es ist möglich, jeden beliebigen Teil der in dem Haupt-ROM 41 gespeicherten Informationen zu korrigieren. Auch bei dieser Ausführungsform sind auf die gleiche Weise wie in Fig. 1 ein RAM 50, ein Eingabeabschnitt 20, und ein Ausgabeabschnitt 60 vorgesehen; im Vergleich mit dem Aufbau nach Fig. 10 ergibt sich jedoch eine relevante Vereinbarung.

Im allgemeinen sind PROMs für den Einsatz als Korrektur-ROM 42 bei dem Rechner nach der vorliegenden Erfindung geeignet. Obwohl PROMs teurer als Masken-ROMs sind, sind sie deshalb günstig, weil sie durch den Benutzer in kurzer Zeit programmiert werden können; außerdem sind PROMs sehr

zuverlässig. Als Korrektur-ROM 42 können jedoch auch Masken-ROMs eingesetzt werden. Wenn in diesem Fall ein als Korrektur-ROM 42 verwendetes Masken-ROM eine kleine Kapazität hat, kann es im Vergleich mit dem Fall Zeit und Kosten sparen, daß ein Masken-ROM mit großer Kapazität, der als Haupt-ROM 41 verwendet wird, erneuert werden muß.

Wenn die entstehenden Kosten keine große Rolle spielen, können auch EPROMs eingesetzt werden. In diesem Falle las sen sich die Informationen in dem Haupt-ROM häufig durch Löschen und erneutes Einschreiben der Programme und Daten in den EPROM ändern, der als Korrektur-ROM verwendet wird.

Wie oben erwähnt wurde, ermöglicht der Rechner nach der vorliegenden Erfindung den leichten und preisgünstigen Austausch eines Teils der in dem ROM gespeicherten Informationen. Dementsprechend können nach der Entwicklung oder Herstellung leicht die Korrekturen oder Verbesserungen an dem Computersystem vorgenommen werden. Ein weiterer Vorteil des Rechners nach der vorliegenden Erfindung liegt darin, daß eine große Vielzahl von Modellen hergestellt werden kann . , indem verschiedene Modifikationen an einem Grundmodell vorgenommen werden, wie es gerade für den Einsatz in der Kraftfahrzeugindustrie wesentlich ist, wo, ausgehend von einem Basismodell, verschiedene Typen hergestellt und entwickelt werden.·

Claims

/10 Rechner mit einer Zentraleinheit, mit einem Haupt-Lesespeicher für die Hauptinformationen und mit einem Systembus für die Verbindung jedes Abschnittes des Rechners, gekennzeichnet durch einen Korrektürspeicher (72) für Ersatζinformationen, die gegen wenigstens einen Teil der Hauptinformationen ausgetauscht werden können, wobei der Korrekturspeicher (42) in dem Rechner angebracht und eingebaut wird, wenn eine Änderung dieses Teils erwünscht ist, und durch eine Einrichtung (43, R) für die Feststellung, ob dieser Korrekturspeicher (42) in den Rechner eingebaut ist, wobei die Zentraleinheit (CPU, 30) mit der Feststelleinrichtung (43, R) verbunden und so ausgelegt ist, daß sie zwischen einem ersten Fall, bei dem der Korrekturspeicher (42) nicht in den Rechner eingebaut ist, und einen zweiten Fall unterscheiden kann, bei dem der Korrekturspeicher (42) in den

TELEFON (08O) 35 38 S3

Telex oB-asaao

TELEORAMME MONAPAT

telekopierer

Rechner eingebaut ist/ und wobei die Zentraleinheit (CPU, 30) im ersten Fall die Hauptinformationen ohne Änderung holt und benutzt und im zweiten Fall kombinierte Informationen aus den Hauptinformationen ausschließlich dieses Teils und der irsatzinformationen, die gegen diesen Teil ausgetauscht worden sind, holt und benutzt.
2. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß der Korrekturspeicher (42) weiterhin Index-Daten für die Kennzeichnung und Unterzeichnung des Teils der Hauptinformationen aufnimmt, und daß die Zentraleinheit(CPU, 30) so aufgebaut ist, daß sie im zweiten Fall die Index-Daten liest, um festzustellen, welcher Teil der Hauptinformationen ersetzt werden soll.
3. Rechner nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Feststelleinrichtung einen Signalgenerator (43) aufweist, der ein Unterscheidungssignal
erzeugt, wenn der Korrekturspeicher (42) in den Rechner eingebaut ist.
4. Rechner nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Feststelleinrichtung einen Widerstand (R) aufweist, von dem ein Anschluß mit einer vorgegebenen Leitung (89) des Systembus, die Informationen von dem Korrekturspeicher (42) zu der Zentraleinheit
(CPU, 30) übertragen kann, und der andere Anschluß mit
einer Quelle mit einem Signalpegel von einem der beiden möglichen Bits verbunden ist, daß der Korrekturspeicher

(42) das andere der beiden möglichen Bits an einer vorgegebenen Stelle speichert, und daß die Zentraleinheit
(CPU, 30) beim Zugriff zu der vorgegebenen Stelle des
KorrekturSpeichers (42) den Wert auf der vorgegebenen
Leitung (89) daraufhin überprüft, ob der Wert gleich
5 dem an der vorgegebenen Stelle gespeicherten Bit ist,

um dadurch den ersten Fall, sobald Ungleichheit zwischen ihnen besteht, und den zweiten Fall zu ermitteln, wenn Gleichheit festgestellt wird.
5. Rechner nach Anspruch 2, dadurch gekennzeichnet, daß die Feststelleinrichtung einen Widerstand (R) aufweist, von dem ein Anschluß mit einer Ausgangsleitung (71), die unter der Steuerung der Zentraleinheit (CPU) ein Signal von dem Rechner zur Außenwelt übermitteln kann, und der andere Anschluß mit einer vorgegebenen Leitung (89) des Systembus verbunden ist, die Informationen von dem Korrekturspeicher (42) zu der Zentraleinheit (CPU, 30) übertragen kann, daß die Zentraleinheit (CPU, 30) eine erste Überprüfung, bei der der Wert auf der vorgegebenen Leitung (89) des Systembus während des Zugriffs der Zentraleinheit (CPU, 30) zu der vorgegebenen Stelle des Korrekturspeichers (42) gelesen, der Wert eines Bits der beiden möglichen Bits auf die Ausgangsleitung (71) gebracht und überprüft wird, ob der so gelesene Wert gleich dem auf der Ausgangsleitung (71) befindlichen Bit ist, und eine zweite. Überprüfung durchführt, bei der der Wert auf der vorgegebenen Leitung (89) des Systembus während des Zugriffs der Zentraleinheit (CPU, 30) zu der vorgegebenen Stelle des Korrekturspeichers (42) gelesen, das andere Bit der beiden möglichen Bits auf der Ausgangsleitung (71) angeordnet und überprüft wird, ob der so gelesene Wert gleich dem auf der Ausgangsleitung (71) befindlichen Bit ist, um dadurch den ersten Fall, nämlich bei Gleichheit sowohl bei der ersten als auch bei der zweiten Überprüfung, bzw. den zweiten Fall zu ermitteln, wenn bei der ersten und zweiten Überprüfung Ungleichheit festgestellt wird.
6. Rechner nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Hauptinformationen ein Programm sind,

das in mehrere Hauptblöcke unterteilt ist, von denen ein Block diesen Teil enthält, daß die Ersatzinformationen ein Ersatzblock sind, der gegen den Hauptblock mit dem Teil ausgetauscht werden soll, daß die Index-Daten eine Kennzeichnung des Hauptblocks einschließlich dieses Teils sind, und daß die Zentraleinheit (CPU, 30) vor dem Betreten jedes Hauptblocks im zweiten Fall überprüft, ob der Hauptblock durch die Kennzeichnung gekennzeichnet ist, und dann im ersten Fall diesen Hauptblock ausführt, wenn dieser Hauptblock nicht gekennzeichnet ist, oder statt des Hauptblocks den Ersatzblock ausführt, wenn der Hauptblock gekennzeichnet ist, um das Programm einen Block nach dem anderen auszuführen.
7. Rechner nach Anspruch 2, dadurch gekennzeichnet, daß die Hauptinformationen ein Programm sind, das in mehrere Hauptblöcke unterteilt ist, daß die Ersatzinformationen mehrere Ersatzblöcke sind, die gegen einige der Hauptblöcke ausgetauscht werden, daß die Indexdateh Kenn-0 zeichnungen der Hauptblöcke sind, die jeweils gegen den entsprechenden Ersatzblock ausgetauscht werden sollen, und daß die Zentraleinheit (CPU, 30) vor dem Betreten jedes Hauptblocks im zweiten Fall überprüft, ob dieser Hauptblock durch eine der Kennzeichnungen gekennzeichnet ist, und dann im ersten Fall diesen Hauptblock ausführt, oder, wenn dieser Hauptblock nicht gekennzeichnet ist, einen der Ersatzblöcke entsprechend dem Hauptblock ausführt, wenn dieser Block durch eine der Kennzeichnungen gekennzeichnet ist, wodurch das Programm einen Block nach dem anderen ausgeführt wird.
8. Rechner nach Anspruch 7, dadurch gekennzeichnet, daß jede Kennzeichnung durch Adressen-Daten begleitet wird, die auch in dem Korrekturspeicher (42) gespeichert werden und eine Speicherstelle angeben, an der sich eine

erste Instruktion eines entsprechenden Ersatzblocks befindet, und daß die Zentraleinheit (CPU, 30) die die Kennzeichnung begleitenden Adressen-Daten liest und die Steuerung auf die durch die Adressendaten gekennzeichnete Stelle überträgt, wenn einer der Hauptblöcke durch eine der Kennzeichnungen gekennzeichnet wird.
9. Rechner mit einer Zentraleinheit und mit einem Hauptlesespeicher für Hauptinformationen, gekennzeichnet durch einen Korrekturspeicher (42) für Ersatzinformationen, die gegen wenigstens einen Teil der Hauptinformationen ausgetauscht werden sollen, durch einen Systembus (81, 82, 83) mit einem ersten Zustand, bei dem die Zentraleinheit (CPU, 30) Informationen von dem Häuptspeieher (41) holen kann, während der Korrekturspeicher (42) von der Zentraleinheit (CPU, 30) gesperrt ist, und mit einem Zustand, bei dem die Zentraleinheit (CPU, 30) Informationen von dem Korrekturspeicher (42) holen kann, während der Hauptspeicher (41) von der Zentraleinheit (CPU, 30) gesperrt ist, weiterhin durch einen ersten Komparator (87) für den Vergleich der von der Zentraleinheit (CPU, 30) angesprochenen Adresse mit einer ersten, vorgegebenen Adresse und zur Erzeugung eines ersten Signals, wenn Gleichheit zwischen ihnen festgestellt wird, durch einen zweiten Komparator (88) für den Vergleich der von der Zentraleinheit (CPU, 30) angesprochenen Adresse mit einer zweiten, vorgegebenen Adresse und zur Erzeugung eines zweiten Signals, wenn Gleichheit zwischen ihnen festgestellt wird, und durch eine mit dem ersten und dem zweiten Komparator (87, 88) verbundene Auswahleinrichtung (85) zur Änderung der Verbindung des Systembus (81, 82, 83) von dem ersten Zustand zu dem zweiten Zustand in Abhängigkeit von dem ersten Signal und von dem zweiten Zustand zu dem ersten Zustand in Abhängigkeit von dem zweiten Signal.
10. Rechner mit einer Zentraleinheit, mit einem Haupt-Lesespeicher für die Hauptinformationen und mit einem Ausgabeabschnitt für die Durchführung der Kommunikation zwischen dem Rechner und peripheren Geräten, gekennzeichnet durch einen Korrekturspeicher (42) für Ersatzinf orraatxonen, die gegen wenigstens einen Teil der Hauptinformationen ausgetauscht werden können, durch einen Systembus für die Verbindung jedes Abschnittes des Rechners, wobei dieser Systembus einen ersten Zustand, bei dem die Zentraleinheit (CPU, 30) Informationen von dem Hauptspeicher (41) holen kann, während der Korrekturspeicher (42) von der Zentraleinheit (CPU, 30) gesperrt ist, und einen zweiten Zustand hat, bei dem die Zentraleinheit (CPU, 30) Informationen von dem Korrekturspeicher (42) holen kann, während der Hauptspeicher (41) von der Zentraleinheit (CPU, 30) gesperrt ist, weiterhin durch einen ersten Komparator (87) für den Vergleich einer von der Zentraleinheit (CPU, 30) angesprochenen Adresse mit einer vorgegebenen Adresse und zur Erzeugung eines ersten Signals, wenn Gleichheit zwischen ihnen festgestellt wird, und durch eine mit dem ersten Komparator (87) verbundene Auswahleinrichtung (85) für die Änderung des Anschlusses des Systembus von dem ersten Zustand zu dem zweiten Zustand in Abhängigkeit von dem ersten Signal, wobei der Ausgabe-• abschnitt ein zweites Signal unter der Steuerung einer in dem Korrekturspeicher (42) gespeicherten Information erzeugt und die Auswahleinrichtung (85) mit dem Ausgabeabschnitt (60) verbunden und so ausgestaltet ist, daß sie in Abhängigkeit von dem zweiten Signal den Anschluß des Systembus von dem zweiten Zustand zu dem ersten Zustand ändert.
11. Rechner mit einer Zentraleinheit, mit einem Hauptlesespeicher für Hauptinformationen, und mit einem Systembus für den Anschluß jedes Abschnittes des Rech-

ners, gekennzeichnet durch einen Korrekturspeicher (42) für Ersatzinformationen, und durch einen Komparator (90) für den Vergleich einer von der Zentraleinheit (CPU, 30) angesprochenen Adresse mit einer ersten, vorgegebenen Adresse des Hauptspeichers (41) und zur Erzeugung eines ersten Signals, wenn Gleichheit zwischen ihnen festgestellt wird, wobei die Zentraleinheit (CPU, 30) eine Unterbrechungs-Handhabungseinrichtung aufweist, die in Abhängigkeit von dem ersten Signal von dem Komparator

(90) bewirkt, daß die Zentraleinheit (CPU, 30) statt der Hauptinformationen die Ersatzinformationen holt und benutzt und anschließend an einer Stelle mit einer zweiten, vorgegebenen Adresse zu den Hauptinformationen zurückkehrt, wodurch die Ersatzinformationen gegen einen vorgegebenen Teil der Hauptinformationen ausgetauscht werden.
12. Rechner nach Anspruch 11, dadurch gekennzeichnet, daß die Hauptinformationen ein Programm sind, daß die erste, vorgegebene Adresse die Adresse einer Stelle ist, an der ein erster Befehl des vorgegebenen Teils der Hauptinformationen gespeichert ist, und daß die zweite, vorgegebene Adresse die Adresse einer Stelle ist, an der die nächste, dem vorgegebenen Teil unmittelbar folgende Instruktion gespeichert ist.