DE3137313A1 - Schaltungsanordnung zur kopplung zweier mikroprozessoren - Google Patents

Description

• Schaltungsanordnung zur Kopplung eines Mikroprozessors
• mit einem zweiten Mikroprozessor ohne Schnittstelle für einen direkten Speicherzugriff In der Praxis werden für Rechnersysteme mit Mikrocomputern häufig Mehrprozessor-Konfigurationen eingesetzt. Diese mit dem Begriff Multiprocessing bezeichnete Maßnahme beruht auf einer Fülle von Erwägungen. So kann durch eine Vergrößerung der Redundanz des Gesamtsystems eine größere Zuverlässigkeit erzielt werden. Darüber hinaus kann ein umfassendes Problem in deutlich voneinander getrennte und damit übersichtlicher und einfacher zu handhabende Teilaufgaben, die auf die einzelnen Mikrocomputer des Gesamtsystems verteilt werden, aufgespaltet werden.
• Darüber hinaus sind viele handelsübliche Mikroprozesso ren, insbesondere die auf einem einzigen Chip aufgebauten sogenannten Ein-Chip-Mikroprozessoren häufig auf den Einsatz in bestimmten Geräten bzw. Kategorien von Geräten abgestimmt und sind an die gerätespezifische Software angepaßt; sie werden also ohne eigentliches Betriebssystem betrieben. Ein weiterer Grund, der häufig zur Zusammenschaltung mehrerer Mikroprozessoren führt, ist die verhältnismäßig geringe Rechnerleistung vieler Mikroprozessoren, insbesondere der Ein#Chip-Mikroprozessoren.
• Grundsätzlich können zwei verschiedene Formen der Zusammenschaltung zweier oder mehrerer Mikroprozessoren unterschieden werden. Bei der Methode sind alle Mikroprozessoren gleichberechtigt und arbeiten unabhängig voneinander, während bei der zweiten Methode ein Mikroprozessor einem zweiten oder mehreren anderen überge ordnet ist (Master-Slave-Konfiguration).
• Im Rahmen beider bekannten Methoden ist es bisher nur bekannt, Mikroprozessoren mit Schnittstellen für einen direkten Speicherzugriff (direct memory access) zu verwenden. Im Vergleich mit einer programmierten Ein-Ausgabe von Daten bzw. einem Datenverkehr über einen sogenannten Interrupt - der Prozessor wird nur dann mit Ein/Ausgaberoutinen belastet, wenn auch das angeschlossene Gerät dazu bereit ist - stellt der Datenaustausch im direkten Speicherzugriff (DMA) die zeitsparendste Möglichkeit dar. Hierbei braucht der Zentralprozessor des Mikroprozessors nur einmal den angesprochenen SpeicherS bereich und die Übertragungsbedingungen an die Schnitt stelle für den direkten Speicherzugriff zu geben und ist danach frei für andere Aufgaben. Den eigentlichen Datenverkehr wickelt eine Schnittstelle für die DMA-Steuerung selbständig ab.
• Besondere Eigenschaften bestimmter Mikroprozessoren, wie z. B. Vorliegen eines gerätespezifischen Programms, besondere Preiswürdigkeit oder optimal auf das zu lösende Problem zugeschnittene Systemarchitektur, können zu der Forderung führen, einen Mikroprozessor ohne Schnitt~ stelle für einen direkten Speicherzugriff mit einem zweiten Mikroprozessor zu koppeln. Die Erfindung bezieht sich auf einen solchen Anwendungsfall und geht demzufolge aus von einer Schaltungsanordnung zur Kopplung eines Mikroprozessors mit einem zweiten Mikroprozessor ohne Schnittstelle für einen direkten Speicherzugriff mit einem beide Mikroprozessoren miteinander verbindenden Adress-Datenbus. Die der Erfindung zugrunde liegende Aufgabe, einen Datenaustausch zwischen denlbeiden Mikroprozessoren ohne aufwendige Datentransfer-Prozeduren durchzuführen, wird dadurch gelöst, daß an den Adress-Datenbus ein Schreib-Lese-Speicher angeschlossen ist, der in in den Programmen beider Mikroprozessoren definierten Teilbereichen zum Austausch zwischen beiden Mikroprozessoren bestimmte Daten aufnimmt, und der Anschluß des zweiten Mikroprozessors an den Adress-Datenbus über eine alle nicht mikroprozessorintern hochohmig schaltbaren Ausgänge des Busanschlusses vom Adress-Datenbus entkoppelnde Busanpassungseinrichtung derart erfolgt, daß nach Abgabe eines Busanforderungssignals vom zweiten Mikroprozessor an den ersten Mikroprozessor mittels einer direkten Verbindungsleitung ein den zweiten Mikroprozessor an den Adress-Datenbus ankoppelndes Freigabe signal vom ersten Mikroprozessor über eine direkte Steuerleitung an die Busanpassungseinrichtung bis zur Beendigung des Busanforderungssignals seitens des zweiten Mikroprozessors abgegeben wird, wobei der erste Mikroprozessor während der Da er des Freigabesignals vom Adress-Datenbus entkoppelt ist.
• Damit können beide Mikroprozessoren unabhängig voneinander arbeiten, weil die für den Datenaustausch bestimmten Daten in einem gemeinsamen Speicher abgelegt werden, wobei durch die Ablage der Daten in definierten Teilbreichen des Speichers ein programmäßig und damit auch in bezug auf den Zeitaufwand vorteilhafter Datenverkehr zwischen beiden Mikroprozessoren erzielt werden kann.
• Insbesondere ist damit der Verzicht auf spezielle, oftmals zeitaufwendige Datentransferprogramme möglich.
• Sofern die Ausgestaltung des Adress-Datenbusses eine zu geringe Zahl unterschiedlicher Adressen zuläßt (z.B.
• 8 bit-Adress-Bus = 256 Adressen), können weitere Ausgangs~ anschlüsse des zweiten Mikroprozessors als entsprechend höherwertige Adressleitungen herangezogen werden.
• Neben dem beiden Mikroprozessoren gemeinsam zugeordneten Schreib-Lese#Speicher kann wenigstens einer der beiden Mikroprozessoren zusätzlich einen internen Datenspeicher aufweisen. Dies wird gegebenenfalls wegen der eingeschränkten Zugriffsmöglichkeit zum Adress-Datenbus vorzugsweise der zweite Mikroprozessor sein.
• Da der zweite Mikroprozessor im allgemeinen nur verhältnismäßig kleine Zeiträume an den gemeinsamen Speicher angeschlossen ist, kann der erste Mikroprozessor derart ausgeführt (programmiert) sein, daß während der Dauer des Freigabesignals der erste Mikroprozessor keine Rechenoperationen ausführt.
• Eine vorteilhafte Ausgestaltung der Erfindung sieht im Zusammenhang mit der Busanpassungseinrichtung vor, daß die Busanpassungseinrichtung Ausgabepuffer aufweist, die drei Ausgangszustände annehmen können. Solche sogenannten Tri-State-Buffer können bekanntlich in den "High"- oder "Low"-Zustand bzw. in einen hochohmigen Ausgangszustand versetzt werden. Um eine störungsfreie Zusammenarbeit der beiden Mikroprozessoren zu gewährleisten, werden gemäß einer weiteren Ausgestaltung der Erfindung den Teilbereichen des Speichers in den Programmen beider Mikroprozessoren definierte Speicherzellen zur Aufnahme von von beiden Mikroprozessoren abgebbaren Sperrkennzeichen zugeordnet, die während bestimmter Programmintervalle die Veränderung der in den entsprechenden Teilbereichen gespeicherten Daten durch den jeweils anderen Mikroprozessor unterbinden. Zweckmäßigerweise entsprechen diese Speicherzellen einem Bit eines Statuswortes im gemeinsamen Speicher. Die in den Programmen beider Mikroprozessoren festgelegte Abfragung des Statuswortes verhindert, daß während eines bestimmten Programmintervalls, in der der jeweils andere Mikroprozessor wenigstens zweimal auf einen bestimmten Teilbereich des gemeinsamen Speichers zurückgreift, eine Änderung bestimmter Speicherzellen dieses Teilbereichs durch den Mikroprozessor stattfindet.
• Eine weitere vorteilhafte Ausgestaltung der Erfindung betrifft die Erkennung von Prozessorfehlfunktionen beider Mikroprozessoren und sieht vor, daß jeder der beiden Mikroprozessoren einen ihm zugeordneten Zähler im Speicher derart taktet, daß nach Setzen des einen Zählers der zugeordnete Mikroprozessor den anderen Mikroprozessor über eine Direktleitung im Sinne der Erhöhung des Zählerstandes des zugeordenten Zählers und Vergleich der beiden Zählerstände beeinflußt. Ein störungsfreies Arbeiten beider Mikroprozessoren liegt immer dann vor, wenn beide Zählerstände gleich sind.
• Die Auswertung eines ungleichen Zählerstandes und die darauf notwendige Einwirkung auf die Mikroprozessoren erfolgt vorzugsweise derart, daß eine mikroprozessorexterne Zeitüberwachungsschaltung in einem etwas größer als die Taktzykluszeit bemessenen Zeitintervall das Auftreten eines aus der Koinzidenz der beiden Zählerstände abgeleitetes Signal auswertet und das Ausbleiben des Signals zu einer Initialisierungsinformation für beide Mikroprozessoren umsetzt. Der Einsatz einer externen Zeitüberwachungsschaltung ermöglicht auf einfache Weise das Ausschalten von Fehlfunktionen der Anordnung.
• Die Erfindung wird im folgenden anhand eines figürlich dargestellten Ausführungsbeispiels erläutert.
• Ein Mikroprozessor pP1 ist über Ausgänge A0 bis A7 an einen Adress-Datenbus Ad/Da-Bus und über Ausgänge A8 bis A15 an einen Adress-Bus Ad-Bus mit höherwertigen Adressleitungen verbunden. Die beiden Busse Ad/Da-Bus haben im Normalzustand der Schaltungsanordnung-Zugriff zu einem Speicher RAM.
• Wenn ein zweiter Mikroprozessor #F2 auf den gleichen Speicher RAM zugreifen will, wird von einem Port Py des Mikroprozessors pP2 ein Anforderungssignal an einen Eingang HLD des Mikroprozessors #F1 abgegeben. Der Mikroprozessor pP1 erzeugt nach einer gewissen Zeit, in der ein laufendes Programmintervall abgearbeitet werden kann, ein Quittungssignal am Ausgang HLDA und schaltet sich zugleich sowohl vom Ad-Bus als auch vom Ad/Da-Bus ab. Das Ausgangssignal am Ausgang HLDA führt zu einem Durchschaltebefehl für eine Busanpassungseinrichtung BA, die beispielsweise mit Tri-State-Puffern ausgestattet sein kann.
• Der Mikroprozessor pP2 hat somit Zugriff zum Speicher RAM.
• Die niederwertigen Adressleitungen liegen dabei an einem Bus Port Pb an, während höherwertige Adressleitungen an ein weiteres Port Pz angeschlossen sind. Für das Port Pz ist angenommen, daß die Ausgänge nicht intern durch den Mikroprozessor #F2 hochohmig geschaltet werden können. Die Aufgabe der Entkopplung der Ausgänge des Ports Pz übernimmt die Bus-Anpassungseinrichtung BA mit Hilfe ihrer Tri-State-Puffer. Da der Adress-Datenbus Ad/Da-Bus als 8 bit-Bus ausgelegt ist, können auf den (niederwertigen) Adressleitungen des Ad/Da-Busses 256 Adressen dargestellt und damit 256 Byte im Speicher RAM angesprochen werden. Mit Hilfe der am Port Pz anliegenden höherwertigen Adressleitungen kann eine von der Anzahl der Leitungen des höherwertigen Adressbusses Ad-Bus abhängige Zahl von Speicherbereichen mit jeweils 256 Byte im Speicher RAM selektiert werden.
• Im Speicher RAM ist jeweils ein Status-bit gesetzt, das während bestimmter Programmintervalle die Veränderung von Daten in dem angesprochenen Teilbereich durch den jeweils anderen Mikroprozessor verhindert.
• Der Zugriff des Mikroprozessors pP2 zum Speicher RAM wird durch Abschalten des Ausgangssignals am Port Py beendet, da als Quittung darauf das Durchschaltesignal am Ausgang HLDA des Mikroprozessors #F1 aufgehoben wird.
• Der Mikroprozessor #F2 erzeugt über eine interne Taktschaltung ein periodisches Taktsignal, welches über den Ad/Da-Bus einen Zähler im Speicher RAM setzt und anschließend vom Port Px auf einen Takteingang TAKT des Mikroprozessors pP1 gegeben wird. Der Mikroprozessor pP1 setzt daraufhin einen ihm zugeordneten Zähler im Speicher RAM und vergleicht die Zählerstände. Bei Ausbleiben eines Koinzidenzsignals spricht eine Zeitüberwachungsschaltung T an und erzeugt ein Rückstellsignal, das dem Eingang RES1 des Mikroprozessors #P1 zugeführt wird und über den Ausgang RES2 einen Eingang RESin des Mikroprozessors pP2 steuert. Damit kann eine aufeinander abgestimmte Initialisierung der beiden Mikroprozessoren #P1 und pP2 erfolgen.
• 8 Patentansprüche 1 Figur

Claims (8)

1. Patentansprüche Schaltungsanordnung zur Kopplung eines Mikroprozessors mit einem zweiten Mikroprozessor ohne Schnittstelle für einen direkten Speicherzugriff mit einem beide Mikroprozessoren miteinander verbundenden Adress-Datenbus, d a d u r c h g e k e n n z e i c h n e t , daß an den Adress-Datenbus (Ad/Da-Bus) ein Schreib-Lese-Speicher (RAM) angeschlossen ist, der in den Programmen beider Mikroprozessoren (po1, pP2) definierten Teilbereichen zum Austausch zwischen beiden Mikroprozessoren (po1, #P2) bestimmte Daten aufnimmt, und der Anschluß des zweiten Mikroprozessors (#P2) an den Adress-Datenbus (Ad/DaeBus) über eine alle nicht mikroprozessorintern ochohmig schaltbaren Ausgänge des Busanschlusses (Pb) vom Adress-Datenbus (Ad/Da-Bus) entkoppelnde Busanpassungs einrichtung (BA) derart erfolgt, daß nach Abgabe eines Busanforderungssignals vom zweiten Mikroprozessor (#P2) an den ersten Mikroprozessor (pP1) mittels einer direkten Verbindungsleitung ein den zweiten Mikroprozessor (P2) an den Adress-Datenbus (Ad/Da-Bus) ankoppelndes Freigabesignal vom ersten Mikroprozessor (po1) über eine direkte Steuerleitung an die Busanpassungseinrichtung (BA) bis zur Beendigung des Busanforderungssignals seitens des zweiten Mikroprozessors (po2) abgegeben wird, wobei der erste Mikroprozessor (po1) während der Dauer des Freigabesignals vom Adress-Datenbus (Ad/Da-Bus) entkoppelt ist.
2. 2. Schaltungsanordnung nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , daß weitere Ausgangsan schlüsse (P2) des zweiten Mikroprozessors (µP2) als zusätzliche Adresseinleitungen über die Busanpassungs einrichtung (BA) an einen ebenfalls mit dem Speicher (RAM) verbundenen Adressbus (Ad-Bus) angeschlossen sind.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2 d a d u r c h g e k e n n z e i c h n e t , daß die Busanpassungseinrichtung (BA) Ausgangspuffer aufweist, die drei Ausgangszustände annehmen können (Tri-State-Buffes).
4. 4. Schaltungsanordnung nach Anspruch 3 , d a d u r c h g e k e n n z e i c h n e t , daß den Teilbereichen des Speichers (RAM) in den Programmen beider Mikroprozessoren (#P1, #P2) defineirte Speicherstellen zur Aufnahme von von beiden Mikroprozessoren (#P1, pP2) abgebbaren Sperrkennzeichen zugeordnet sind, die während bestimmter Programmintervalle die veränderung der in den entsprechenden Teilbereichen gespeicherten Daten durch den jeweils anderen Mikroprozessor (pP1 bzw. #P2) unterbinden.
5. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß wenigstens einer der beiden Mikroprozessoren (#P1, pP2) einen internen Datenspeicher aufweist.
6. 6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß während der Dauer des Freigabesignals der erste Mikroprozessor (po1) keine Rechenoperationen ausführt.
7. 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß jeder der beiden Mikroprozessoren (po1, pP2) einen ihm zugeordneten Zähler im Speicher (RAM) derart taktet, daß nach Setzen des einen Zählers der zugeordnete Mikroprozessor (#P2) den anderen Mikroprozessor (po1) über eine Direktleitung im Sinne der Erhöhung des Zählerstandes des zugeordneten Zählers und Vergleich der beiden Zählerstände beeinflußt.
8. 8. Schaltungsanordnung nach Anspruch 7 , d a d u r c h g e k e n n z e i c h n e t , daß eine mikroprozessor~ externe Zeitüberwachungsschaltung (T) in einem etwas größer als die Taktzykluszeit bemessenen Zeitintervall das Auftreten eines aus der Koinzidenz der beiden Zählerstände abgeleitetes Signal auswertet und das Ausbleiben des Signals zu einer Initialisierungsinformation für beide Mikroprozessoren (po1, #P2) umsetzt.