JP4402624B2 - 負荷管理装置および負荷管理方法 - Google Patents

負荷管理装置および負荷管理方法 Download PDF

Info

Publication number
JP4402624B2
JP4402624B2 JP2005192483A JP2005192483A JP4402624B2 JP 4402624 B2 JP4402624 B2 JP 4402624B2 JP 2005192483 A JP2005192483 A JP 2005192483A JP 2005192483 A JP2005192483 A JP 2005192483A JP 4402624 B2 JP4402624 B2 JP 4402624B2
Authority
JP
Japan
Prior art keywords
communication unit
processor
slots
load management
cas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005192483A
Other languages
English (en)
Other versions
JP2007011739A (ja
Inventor
直樹 鶴岡
修 木村
浩二 山口
親志 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005192483A priority Critical patent/JP4402624B2/ja
Priority to US11/237,842 priority patent/US20070005818A1/en
Publication of JP2007011739A publication Critical patent/JP2007011739A/ja
Application granted granted Critical
Publication of JP4402624B2 publication Critical patent/JP4402624B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00Network arrangements or protocols for supporting network services or applications
    • H04L67/01Protocols
    • H04L67/10Protocols in which an application is distributed across nodes in the network
    • H04L67/1097Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00Network arrangements or protocols for supporting network services or applications
    • H04L67/01Protocols
    • H04L67/10Protocols in which an application is distributed across nodes in the network
    • H04L67/1001Protocols in which an application is distributed across nodes in the network for accessing one among a plurality of replicated servers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

本発明は、通信部が他の装置から受信したデータのデータ処理をおこなう複数のプロセッサに対する負荷を管理する負荷管理装置および負荷管理方法に関し、特に、通信部の数が増減する場合でも、CPUの負荷の分散を効率的におこなうことができる負荷管理装置および負荷管理方法に関する。
従来、ネットワーク上の複数のサーバからデータを共有することができるネットワークストレージシステムが利用されている。さらに、近年では、ネットワークストレージシステムが複数のCPU(Central Processing Unit)を搭載し、各CPUが平行してディスク装置へのI/O処理をおこなうことにより、処理の高速化が図られている。
このような複数のCPUを搭載したネットワークストレージシステムでは、I/O処理要求をホストコンピュータなどから複数のポートを介して受け付けた場合に、その要求を各CPUに順に割り当て、I/O処理を実行するなどしている。
しかし、この方法では、I/O処理の負荷が大きいポートと負荷が小さいポートとが混在する場合、負荷が大きいポートがすべてのCPUに対して大きな負荷をかけることになり、負荷が小さいポートを介して要求されたI/O処理のレスポンスやスループットが低下してしまう。
そのため、CPUの負荷割合をあらかじめ定めておき、現在のCPUの負荷割合をその負荷割合に近づけるよう、CPUに対してI/O要求をおこなう技術が開示されている(たとえば、特許文献1を参照)。
特開2004−171172号公報
しかしながら、上述したような従来技術では、CPUの負荷割合を所定の負荷割合に近づけるため、CPUの切り替えが頻繁に必要になり、処理が複雑になるという問題があった。
特に、ユーザの必要性に応じて、ポートの増設または取り外しができ、ポート数が変化するようなネットワークストレージシステムも開発されているが、このようなネットワークストレージシステムではポート数が増えるに従い、処理の複雑度がさらに増してしまう。
一方で、各ポートからのI/O処理を実行するCPUを各CPUの負荷が分散されるようにあらかじめ定めておくこととすれば、CPUの切り替えは発生せず、処理が複雑になることは防げるが、ポートの増設や取り外しがなされた場合には、各CPUの負荷バランスが変化してしまう。
そのため、ホストコンピュータなどの他の装置からデータを受信するポートの数が増減する場合でも、CPUの負荷の分散を効率的におこなうことができる技術の開発が望まれている。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、ポートの数が増減する場合でも、CPUの負荷の分散を効率的におこなうことができる負荷管理装置および負荷管理方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、通信部が他の装置から受信したデータのデータ処理をおこなう複数のプロセッサに対する負荷を管理する負荷管理装置であって、前記複数の通信部の稼動状況を検出する検出手段と、前記検出手段により検出された稼動状況に応じて各通信部が受信したデータに対するデータ処理をおこなうプロセッサを選択する選択手段と、を備えたことを特徴とする。
また、本発明は、上記発明において、前記検出手段は、前記通信部が自装置が有するスロットに対して着脱可能である場合に、通信部の稼動状況を、当該通信部が前記スロットに装着されているか否かを判定することにより検出することを特徴とする。
また、本発明は、上記発明において、前記検出手段は、前記通信部が装着されたスロットの組み合わせを検出し、前記選択手段は、前記検出手段により検出されたスロットの組み合わせの情報に基づいて、前記データ処理をおこなうプロセッサを選択することを特徴とする。
また、本発明は、上記発明において、前記選択手段は、通信部が受信したデータのデータ処理をおこなう第1のプロセッサと、通信部が受信したデータのデータ処理に加えて自装置の制御処理をおこなう第2のプロセッサとがある場合に、第1のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数が、第2のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数以上となるように、前記データ処理をおこなうプロセッサを選択することを特徴とする。
また、本発明は、上記発明において、前記プロセッサがおこなうデータ処理は、割り込み処理であることを特徴とする。
また、本発明は、通信部が他の装置から受信したデータのデータ処理をおこなう複数のプロセッサに対する負荷を管理する負荷管理方法であって、前記複数の通信部の稼動状況を検出する検出工程と、前記検出工程により検出された稼動状況に応じて各通信部が受信したデータに対するデータ処理をおこなうプロセッサを選択する選択工程と、を含んだことを特徴とする。
本発明によれば、複数の通信部の稼動状況を検出し、検出した稼動状況に応じて各通信部が受信したデータに対するデータ処理をおこなうプロセッサを選択することとしたので、データを受信する通信部の数が増減する場合でも、プロセッサの負荷の分散を効率的におこなうことができるという効果を奏する。
また、本発明によれば、通信部が自装置が有するスロットに対して着脱可能である場合に、通信部の稼動状況を、当該通信部がスロットに装着されているか否かを判定することにより検出することとしたので、通信部が着脱されることによりその数が増減する場合でも、プロセッサの負荷の分散を効率的におこなうことができるという効果を奏する。
また、本発明によれば、通信部が装着されたスロットの組み合わせを検出し、検出したスロットの組み合わせの情報に基づいて、データ処理をおこなうプロセッサを選択することとしたので、通信部が装着されたスロットの組み合わせに応じてプロセッサを選択することにより、負荷の管理を適切におこなうことができるようプロセッサを選択することができるという効果を奏する。
また、本発明によれば、通信部が受信したデータのデータ処理をおこなう第1のプロセッサと、通信部が受信したデータのデータ処理に加えて自装置の制御処理をおこなう第2のプロセッサとがある場合に、第1のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数が、第2のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数以上となるように、データ処理をおこなうプロセッサを選択することとしたので、プロセッサの負荷の分散を適切におこなうことができるという効果を奏する。
また、本発明によれば、プロセッサがおこなうデータ処理は、割り込み処理であることとしたので、プロセッサに対して割り込み処理の実行が要求された場合に、プロセッサの負荷の分散を効率的におこなうことができるという効果を奏する。
以下に添付図面を参照して、本発明に係る負荷管理装置および負荷管理方法の好適な実施例を詳細に説明する。
まず、本発明に係る負荷管理処理の概念について説明する。図1は、本発明に係る負荷管理処理の概念を説明する図である。この負荷管理装置は、CA(Channel Adaptor)13a〜13fが装着されるスロット10a〜10d、11a〜11dと、CM(Centralized Module)14,15と、RAIDを構成するハードディスク装置16a〜16z,17a〜17zを備える。
CA13a〜13fは、ホストコンピュータとの間でデータの送受信をおこなうポート12a〜12fを備え、データの送受信におけるインターフェース制御をおこなうPCI(Peripheral Component Interconnect)デバイスである。
このCA13a〜13fは、負荷管理装置に電源を入れた際、あるいは、負荷管理装置の運転中に、必要に応じてあらかじめ設置されたスロット10a〜10d、11a〜11dに活性増設され、また、増設されたCA13a〜13fは、スロット10a〜10d、11a〜11dから活性減設される。
ホストコンピュータからハードディスク装置16a〜16z,17a〜17zに対するデータの入出力要求を受け付けた場合には、CA13a〜13fは、CM14,15に備えられたいずれかのCPU14a、14b、15a、15bに対して割り込み処理を実行させる。
CM14,15は、ハードディスク装置16a〜16z,17a〜17zに対するデータの入出力処理を実行するモジュールである。各CM14,15は、それぞれ複数のCPU14a,14b,15a,15bを備えている。
この負荷管理処理では、データの入出力処理をおこなう場合に、スロット10a〜10d、11a〜11dに装着されたCA13a〜13fの組み合わせに応じて、各CA13a〜13fからの割り込みを担当するCPU14a,14b,15a,15bを選択する処理をおこなう。
たとえば、図1に示すように、CM14のスロット10a,10c,10dにCA13a、13b、13cが装着されている場合には(スロット10bはCAが未装着)、CPU14aにCA13aからの割り込みを担当させ、CPU14bにCA13b,13cからの割り込みを担当させる。
また、CM15のスロット11a,11b,11dにCA13d、13e、13fが装着されている場合には(スロット11cはCAが未装着)、CPU15aにCA13dからの割り込みを担当させ、CPU15bにCA13e,13fからの割り込みを担当させる。
このように、スロット10a〜10d,11a〜11dに装着されたCA13a〜13fの組み合わせに応じて、割り込み要求をおこなうCPU14a,14b,15a,15bを選択することにより、ポート12a〜12fを備えたCA13a〜13fの数が増減する場合でも、CPU14a,14b,15a,15bの負荷の分散を効率的におこなうことができる。
つぎに、本実施例に係る負荷管理装置の機能構成について説明する。図2は、本実施例に係る負荷管理装置の機能構成を示す図である。
なお、図1には、2つのCM14,15が示されているが、各CM14,15の機能は同等であるので、図2では、そのうちの1つのCMの機能構成を示すこととする。また、図2では、ハードディスク装置16a〜16z,17a〜17zの図示を省略している。
図2に示すように、この負荷管理装置は、ポート21a〜21dを有するCA22a〜22dが装着されるスロット20a〜20dと、CPU23により機能が実現されるCA通信部26、I/O制御部27、カーネル部28、システム制御部29と、CPU24により機能が実現されるCA通信部30、I/O制御部31、カーネル部32と、記憶部25とを有する。
スロット20a〜20d、および、CA22a〜22dは、図1で説明したスロット10a〜10d、11a〜11d、およびCA13a〜13fと同様のものである。CA通信部26は、スロット20a〜20dに装着されたCA22a〜22dとの間でデータ通信をおこなう通信部である。
また、このCA通信部26は、CA22a〜22dがスロット20a〜20dに活性増設された場合、あるいは、スロット20a〜20dから活性減設された場合に、それを検知して、スロット20a〜20dに装着されているCA22a〜22dからの割り込みを担当するCPU23,24を決定し、その情報を記憶部25に記憶させる。
具体的には、CA通信部26は、スロット20a〜20dに装着されたCA22a〜22dの組み合わせに応じて、各CA22a〜22dから要求された割り込み処理を担当するCPU23,24を決定する。
図3は、4つのスロット20a〜20dにCA22a〜22dが装着される装着パターンを示す図である。図3において丸印は、CA22a〜22dが装着されたスロットを示している。このように、スロット20a〜20dが4つある場合には、16通りの装着パターンがあることになる。
図4−1から図4−3は、CA22a〜22dの装着パターンに応じて決定される割り込み担当CPU23,24の一例について説明する図(1)、(2)および(3)である。
図4−1に示すように、この例では、図3に示した装着パターンが5あるいは10である場合には、CPU23はスロット20a,20bに装着されたCA22a,22bからの割り込み処理に、CPU24はスロット20c,20dに装着されたCA22c,22dからの割り込み処理に割り当てられる。
また、図4−2に示すように、図3に示した装着パターンが2,8,11あるいは14である場合には、CPU23はスロット20a,20cに装着されたCA22a,22cからの割り込み処理に、CPU24はスロット20b,20dに装着されたCA22b,22dからの割り込み処理に割り当てられる。
また、図4−3に示すように、図3に示した装着パターンが上記装着パターン以外である場合には、CPU23はスロット20b,20dに装着されたCA22b,22dからの割り込み処理に、CPU24はスロット20a,20cに装着されたCA22a,22cからの割り込み処理に割り当てられる。
ここで、後に説明するように、CPU23は、システム制御部29が負荷管理装置の制御をおこなう分、CPU24に比べて負荷が大きくなる可能性が高い。そのため、図4−2および図4−3に示したように、各装着パターンにおいては、CPU24が割り込みを担当するCA22a〜22dの数が、CPU23が割り込みを担当するCA22a〜22dの数以上になるように設定される。
また、図4−1〜図4−3に示したようなCPU23,24の割り当ては、CA通信部26が、ワイヤードロジックにより実行することとしてもよいし、各CA22a〜22dからの割り込みを担当するCPU23,24の情報を、スロット20a〜20dに装着されたCA22a〜22dの組み合わせに対応付けてあらかじめ記憶部25に記憶させておき、CA通信部26が、その情報を参照することにより実行することとしてもよい。
さらに、CA通信部26は、各CA22a〜22dからの割り込みを担当するCPU23,24がCPU23に決定された場合に、各CA22a〜22dに一意に割り当てられている割り込みベクタに割り込みハンドラを対応付けたCA管理テーブル25aを生成し、記憶部25に記憶する。
図5は、記憶部25に記憶されるCA管理テーブル25aの一例を示す図である。図5には、図3の装着パターンが「15」である場合、すなわち、4つのCA22a〜22dがスロット20a〜20dに装着される場合の例を示している。
図5に示すように、このCA管理テーブル25aには、各CPU23,24に対応付けられた割り込みベクタと、割り込みハンドラとが記憶されている。
ここで、割り込みハンドラ「ca_int_handler_1」は、CA22aに対応する割り込みハンドラであり、割り込みハンドラ「ca_int_handler_2」は、CA22bに対応する割り込みハンドラであり、割り込みハンドラ「ca_int_handler_3」は、CA22cに対応する割り込みハンドラであり、割り込みハンドラ「ca_int_handler_4」は、CA22dに対応する割り込みハンドラである。
図5の例では、割り込みベクタ「0」と「2」とにCPU24に対する割り込みハンドラが記憶され、割り込みベクタ「1」と「3」とにCPU23に対する割り込みハンドラが記憶されており、CA22b,22dによる割り込みをCPU23が担当し、CA22a,22cによる割り込みをCPU24が担当するように設定されている。
また、CA通信部26は、このCA管理テーブル25aを参照し、CPU23で処理される割り込みベクタおよび割り込みハンドラを、割り込み処理を発生させるCA22a〜22dと対応付けてカーネル部28に登録する処理をおこなう。
I/O制御部27は、他のCMとの間、あるいは、ハードディスク装置との間におけるデータの入出力を制御する制御部である。このI/O制御部27は、CM間通信部27aおよびディスク通信部27bを有する。
CM間通信部27aは、他のCMとの間で制御データなどの送受信をおこなう通信部である。ディスク通信部27bは、CA22a〜22dに接続されたホストコンピュータから記憶要求を受け付けたデータをハードディスク装置に転送する処理や、ホストコンピュータから読み出し要求を受け付けたデータをハードディスク装置から読み出す処理などをおこなう。
カーネル部28は、CPU23により処理される割り込みベクタおよび割り込みハンドラの登録要求をCA通信部26から受け付け、受け付けた割り込みベクタおよび割り込みハンドラを、割り込み処理を発生させるCA22a〜22dと対応付けて登録する。
そして、あるCA22a〜22dからの割り込み処理が発生し、そのCA22a〜22dの割り込み処理を担当するCPUがCPU23である場合には、カーネル部28は、割り込みハンドラを実行する。
システム制御部29は、負荷管理装置の電源制御やシステム監視などの処理をおこなう制御部である。
また、CA通信部30は、スロット20a〜20dに装着されたCA22a〜22dとの間でデータ通信をおこなう通信部である。
さらに、このCA通信部30は、CA管理テーブル25aを参照し、CPU24で処理される割り込みベクタおよび割り込みハンドラを、割り込み処理を発生させるCA22a〜22dと対応付けてカーネル部32に登録する処理をおこなう。
I/O制御部31は、I/O制御部27と同様に、他のCMとの間、あるいは、ハードディスク装置との間におけるデータの入出力を制御する制御部である。このI/O制御部31は、CM間通信部31aおよびディスク通信部31bを有する。
CM間通信部31aは、他のCMとの間で制御データなどの送受信をおこなう通信部である。ディスク通信部31bは、CA22a〜22dに接続されたホストコンピュータから記憶要求を受け付けたデータをハードディスク装置に転送する処理や、ホストコンピュータから読み出し要求を受け付けたデータをハードディスク装置から読み出す処理などをおこなう。
カーネル部32は、CPU24により処理される割り込みベクタおよび割り込みハンドラの登録要求をCA通信部30から受け付け、受け付けた割り込みベクタおよび割り込みハンドラを、割り込み処理を発生させるCA22a〜22dと対応付けて登録する。
そして、あるCA22a〜22dからの割り込み処理が発生し、そのCA22a〜22dの割り込みを担当するCPUがCPU24である場合には、カーネル部32は、割り込みハンドラを実行する。
記憶部25は、メモリなどの記憶デバイスであり、CPU23,24により読み出される種々のデータを記憶する。具体的には、記憶部25は、図5に示したCA管理テーブル25aなどの情報を記憶する。
つぎに、本実施例に係る割り込み担当CPUの決定処理の処理手順について説明する。図6は、本実施例に係る割り込み担当CPUの決定処理の処理手順を示すフローチャートである。
図6に示すように、まず、負荷管理装置のCA通信部26は、CA22a〜22dの増減設がなされた場合に、スロット20a〜20dに装着されているCA22a〜22dを検出する(ステップS101)。
そして、CA通信部26は、図4−1〜図4−3で説明したように、CA22a〜22dの装着パターン1〜16に応じて、各CA22a〜22dからの割り込みを担当するCPU23,24を各CA22a〜22dに割り当てる(ステップS102)。
続いて、CA通信部26は、CA22a〜22dに対応する各割り込みベクタに割り込みハンドラを対応付けた、図5に示したようなCA管理テーブル25aを生成する(ステップS103)。
そして、CA通信部26およびCA通信部30は、それぞれのCPU23,24で処理される割り込みベクタ、割り込みハンドラ、および、割り込み処理を発生させるCA22a〜22dの組をカーネル部28,32にそれぞれ登録し(ステップS104)、この割り込み担当CPUの決定処理を終了する。
つぎに、本実施例に係る割り込み処理の処理手順について説明する。図7は、本実施例に係る割り込み処理の処理手順を示すフローチャートである。
図7に示すように、まず、CA22a〜22dによりデータが送信されるなどして割り込み要求が発生した場合には、負荷管理装置のカーネル部28,32は、その割り込み要求を受信する(ステップS201)。
そして、カーネル部28,32は、当該割り込みの割り込みベクタと、その割り込みベクタに対応する割り込みハンドラとが登録されているか否かを調べる(ステップS202)。
いずれか一方のカーネル部28,32に、割り込みベクタと、その割り込みベクタに対応する割り込みハンドラとが登録されている場合には(ステップS202,Yes)、割り込みハンドラが登録されているカーネル部28,32があるCPU23,24側のカーネル部28,32が、割り込みハンドラを実行し(ステップS203)、この割り込み処理を終了する。
当該割り込みの割り込みベクタ、あるいは、その割り込みベクタに対応する割り込みハンドラがカーネル部28,32に登録されていない場合には(ステップS202,No)、カーネル部28,32は、エラー信号を出力するなどのエラー処理をおこない(ステップS204)、この割り込み処理を終了する。
上述してきたように、本実施例では、CA通信部26が、ポート21a〜21dを備えた複数のCA22a〜22dの稼動状況を検出し、検出した稼動状況に応じて各CA22a〜22dが受信したデータに対するデータ処理をおこなうCPU23,24を選択することとしたので、CA22a〜22dの数が増減する場合でも、CPU23,24の負荷の分散を効率的におこなうことができる。
また、本実施例では、CA22a〜22dが着脱可能である場合に、CA通信部26が、CA22a〜22dの稼動状況を、当該CA22a〜22dがスロット20a〜20dに装着されているか否かを判定することにより検出することとしたので、CA22a〜22dが着脱されたことによりCA22a〜22dの数が増減する場合でも、CPU23,24の負荷の分散を効率的におこなうことができる。
また、本実施例では、CA通信部26が、CA22a〜22dが装着されたスロット20a〜20dの組み合わせを検出し、検出したスロット20a〜20dの組み合わせの情報に基づいて、各CA22a〜22dが受信したデータに対するデータ処理をおこなうCPU23,24を選択することとしたので、CA22a〜22dが装着されたスロット20a〜20dの組み合わせに応じてCPU23,24を選択することにより、負荷の管理を適切におこなうことができるようCPU23,24を選択することができる。
また、本実施例では、データの入出力処理を制御するCPU24と、データの入出力処理の制御に加えて負荷管理装置の制御処理をおこなうCPU23とがある場合に、CPU24によりデータ処理が実行されるデータを受信するCA22a〜22dが装着されたスロット20a〜20dの数が、CPU23によりデータ処理が実行されるデータを受信するCA22a〜22dが装着されたスロット20a〜20dの数以上となるように、各CA22a〜22dが受信したデータに対するデータ処理をおこなうCPU23,24を選択することとしたので、CPU23,24の負荷の分散を適切におこなうことができる。
また、本実施例では、CPU23,24がおこなうデータ処理は、割り込み処理であることとしたので、CPU23,24に対して割り込み処理の実行が要求された場合に、CPU23,24の負荷の分散を効率的におこなうことができる。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、特許請求の範囲に記載した技術的思想の範囲内において種々の異なる実施例にて実施されてもよいものである。
たとえば、本実施例では、CA22a〜22dの装着あるいは取り外しがなされた場合にそれを検出し、CA22a〜22dの装着パターンに応じて各CA22a〜22dからの割り込みを担当するCPU23,24を決定することとしたが、CA22a〜22dが負荷管理装置に固定的に装着されている場合に、各CA22a〜22dが稼動中か停止中かを検出し、稼動中である各CA22a〜22dの組み合わせに基づいて、割り込みを担当するCPU23,24を決定することとしてもよい。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。
この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した負荷管理装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、負荷管理装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
さらに、負荷管理装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
(付記1)通信部が他の装置から受信したデータのデータ処理をおこなう複数のプロセッサに対する負荷を管理する負荷管理装置であって、
前記複数の通信部の稼動状況を検出する検出手段と、
前記検出手段により検出された稼動状況に応じて各通信部が受信したデータに対するデータ処理をおこなうプロセッサを選択する選択手段と、
を備えたことを特徴とする負荷管理装置。
(付記2)前記検出手段は、前記通信部が自装置が有するスロットに対して着脱可能である場合に、通信部の稼動状況を、当該通信部が前記スロットに装着されているか否かを判定することにより検出することを特徴とする付記1に記載の負荷管理装置。
(付記3)前記検出手段は、前記通信部が装着されたスロットの組み合わせを検出し、前記選択手段は、前記検出手段により検出されたスロットの組み合わせの情報に基づいて、前記データ処理をおこなうプロセッサを選択することを特徴とする付記2に記載の負荷管理装置。
(付記4)前記選択手段は、通信部が受信したデータのデータ処理をおこなう第1のプロセッサと、通信部が受信したデータのデータ処理に加えて自装置の制御処理をおこなう第2のプロセッサとがある場合に、第1のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数が、第2のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数以上となるように、前記データ処理をおこなうプロセッサを選択することを特徴とする付記2または3に記載の負荷管理装置。
(付記5)前記プロセッサがおこなうデータ処理は、割り込み処理であることを特徴とする付記1〜4のいずれか1つに記載の負荷管理装置。
(付記6)通信部が他の装置から受信したデータのデータ処理をおこなう複数のプロセッサに対する負荷を管理する負荷管理方法であって、
前記複数の通信部の稼動状況を検出する検出工程と、
前記検出工程により検出された稼動状況に応じて各通信部が受信したデータに対するデータ処理をおこなうプロセッサを選択する選択工程と、
を含んだことを特徴とする負荷管理方法。
以上のように、本発明に係る負荷管理装置および負荷管理方法は、通信部の数が増減する場合でも、CPUの負荷の分散を効率的におこなうことができる負荷分散システムに有用である。
本発明に係る負荷管理処理の概念を説明する図である。 本実施例に係る負荷管理装置の機能構成を示す図である。 4つのスロット20a〜20dにCA22a〜22dが装着される装着パターンを示す図である。 CA22a〜22dの装着パターンに応じて決定される割り込み担当CPU23,24の一例について説明する図(1)である。 CA22a〜22dの装着パターンに応じて決定される割り込み担当CPU23,24の一例について説明する図(2)である。 CA22a〜22dの装着パターンに応じて決定される割り込み担当CPU23,24の一例について説明する図(3)である。 記憶部25に記憶されるCA管理テーブル25aの一例を示す図である。 本実施例に係る割り込み担当CPUの決定処理の処理手順を示すフローチャートである。 本実施例に係る割り込み処理の処理手順を示すフローチャートである。
符号の説明
10a〜10d,11a〜11d,20a〜20d スロット
12a〜12f,21a〜21d ポート
13a〜13f,22a〜22d CA
14,15 CM
14a,14b,15a,15b,23,24 CPU
16a〜16z,17a〜17z ハードディスク装置
25 記憶部
25a CA管理テーブル
26,30 CA通信部
27,31 I/O制御部
27a,31a CM間通信部
27b,31b ディスク通信部
28,32 カーネル部
29 システム制御部

Claims (4)

  1. 通信部が他の装置から受信したデータのデータ処理をおこなう複数のプロセッサに対する負荷を管理する負荷管理装置であって、
    前記通信部が着脱自在に構成された複数のスロットと、
    前記複数のスロットへの前記通信部の装着状況を検出する検出手段と、
    前記検出手段により検出される装着状況毎に予め決められたスロットとプロセッサの対応に基づいて、スロットに装着された通信部が受信したデータに対するデータ処理をおこなうプロセッサを選択する選択手段と、
    を備えたことを特徴とする負荷管理装置。
  2. 前記検出手段は、前記通信部が装着されたスロットの組み合わせを検出し、前記選択手段は、前記検出手段により検出されたスロットの組み合わせの情報に基づいて、前記データ処理をおこなうプロセッサを選択することを特徴とする請求項に記載の負荷管理装置。
  3. 前記選択手段は、通信部が受信したデータのデータ処理をおこなう第1のプロセッサと、通信部が受信したデータのデータ処理に加えて自装置の制御処理をおこなう第2のプロセッサとがある場合に、第1のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数が、第2のプロセッサによりデータ処理が実行されるデータを受信する通信部が装着されたスロット数以上となるように、前記データ処理をおこなうプロセッサを選択することを特徴とする請求項1または2に記載の負荷管理装置。
  4. 通信部が他の装置から受信したデータのデータ処理をおこなう複数のプロセッサに対する負荷を管理する負荷管理装置によって実行される負荷管理方法であって、
    前記負荷管理装置が、
    前記通信部が着脱自在に構成された複数のスロットへの前記通信部の装着状況を検出する検出工程と、
    前記検出工程により検出される装着状況毎に予め決められたスロットとプロセッサの対応に基づいて、スロットに装着された通信部が受信したデータに対するデータ処理をおこなうプロセッサを選択する選択工程と、
    を含んだことを特徴とする負荷管理方法。
JP2005192483A 2005-06-30 2005-06-30 負荷管理装置および負荷管理方法 Expired - Fee Related JP4402624B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005192483A JP4402624B2 (ja) 2005-06-30 2005-06-30 負荷管理装置および負荷管理方法
US11/237,842 US20070005818A1 (en) 2005-06-30 2005-09-29 Method and apparatus for managing load on a plurality of processors in network storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005192483A JP4402624B2 (ja) 2005-06-30 2005-06-30 負荷管理装置および負荷管理方法

Publications (2)

Publication Number Publication Date
JP2007011739A JP2007011739A (ja) 2007-01-18
JP4402624B2 true JP4402624B2 (ja) 2010-01-20

Family

ID=37591119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005192483A Expired - Fee Related JP4402624B2 (ja) 2005-06-30 2005-06-30 負荷管理装置および負荷管理方法

Country Status (2)

Country Link
US (1) US20070005818A1 (ja)
JP (1) JP4402624B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841358B2 (en) 2009-04-29 2014-09-23 Tundra Composites, LLC Ceramic composite
US7491356B2 (en) * 2003-11-14 2009-02-17 Tundra Composites Llc Extrusion method forming an enhanced property metal polymer composite
US9105382B2 (en) 2003-11-14 2015-08-11 Tundra Composites, LLC Magnetic composite
JP4933284B2 (ja) 2007-01-25 2012-05-16 株式会社日立製作所 ストレージ装置及び負荷分散方法
JP5243558B2 (ja) 2008-01-18 2013-07-24 ワイルド リバー コンサルティング グループ リミテッド ライアビリティー カンパニー 溶融成形ポリマー複合物およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL93239A (en) * 1990-02-01 1993-03-15 Technion Res & Dev Foundation High flow-rate synchronizer/schedular apparatus for multiprocessors
US7058743B2 (en) * 2002-07-29 2006-06-06 Sun Microsystems, Inc. Method and device for dynamic interrupt target selection

Also Published As

Publication number Publication date
US20070005818A1 (en) 2007-01-04
JP2007011739A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
US10877766B2 (en) Embedded scheduling of hardware resources for hardware acceleration
JP4474378B2 (ja) ロックステップ及びフリーステップの両プロセッサモードによる計算処理
US6529978B1 (en) Computer input/output (I/O) interface with dynamic I/O adaptor processor bindings
US6711643B2 (en) Method and apparatus for interrupt redirection for arm processors
KR102204501B1 (ko) 인터럽트 핸들링 방법 및 장치
US7730205B2 (en) OS agnostic resource sharing across multiple computing platforms
US6249830B1 (en) Method and apparatus for distributing interrupts in a scalable symmetric multiprocessor system without changing the bus width or bus protocol
CN101171577B (zh) 授权的通用串行总线功能
JPH10228458A (ja) 構成可能なハードウエア・システム・ドメインを有するマルチプロセッサ・コンピュータ
WO2002059744A1 (en) Modular microcontrollers managing cpu and devices without operating system
JP4402624B2 (ja) 負荷管理装置および負荷管理方法
US20090083467A1 (en) Method and System for Handling Interrupts Within Computer System During Hardware Resource Migration
JPH1097509A (ja) 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置
JP2007164793A (ja) データ処理システムの中に分散された分配型ダイレクトメモリアクセス手段
JP2009043256A (ja) 記憶装置のアクセス方法及び装置
US20150100776A1 (en) Non-disruptive code update of a single processor in a multi-processor computing system
US20050273540A1 (en) Interrupt handling system
WO2023121775A1 (en) System, method, apparatus and architecture for dynamically configuring device fabrics
EP2608046A1 (en) Computer management device, computer management system, and computer system
JP6241323B2 (ja) スイッチ装置、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
JP2001167058A (ja) 情報処理装置
CN114461550A (zh) 基于i2c通信的多主控设备访问仲裁系统及方法
US20080307190A1 (en) System and Method for Improved Virtual Real Memory
JP2012133458A (ja) マイコン、リソース割り当て方法
JP2004185609A (ja) マルチリクエスタにおける潜在的な論理ユニットのスラッシングの検出および防止策または改善策の事前適用

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees