JPH03142631A - 複数信号割り込み回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の割り込み発生要因となる信号を入力と
する割り込み回路に関する。

〔概要〕

本発明は、複数の割り込み発生要因となる信号を入力す
る割り込み回路において、 割り込み信号対応に整数値を設定し、かつ優先順を与え
、到来した信号中最高優先順の信号に対応する整数値を
中央処理袋・置に与えることにより、パラレル入力ポー
ト数を減らし、かつ割り込み要因の判定を容易に行うこ
とができるようにしたものである。

〔従来の技術〕

複数の信号の変化点で中央処理装置へ割り込みを行う場
合に中央処理装置の割り込み要求入力端子の数には限り
がある。そこで、割り込みを行う信号が多数におよぶよ
うな場合に従来の方式では第２図に示すように信号変化
点検出回路１１、ｌ−ｎを用いてｎ組の信号の変化点を
検出し、論理和回路３を用いて論理和をとって中央処理
装置４への割り込み要求入力端子１３への出力とし、ｎ
組の信号のうちどの信号が変化して割り込み要因となっ
たかは中央処理装置４がパラレル入力ポート２の値を読
んで判断していた。

〔発明が解決しようとする問題点〕

このように従来例では、割り込み要因となる信号をその
ままパラレル入力ポートに入力しているので、割り込み
要因となる信号が多数となった場合にパラレル入力ポー
トの数もそれに比例して多くなり、回路規模が大きくな
る欠点がある。また、どの信号が変化して割り込み要因
となっているかを判定するための中央処理装置の処理量
も大きくなる欠点がある。

本発明は、このような欠点を除去するもので、割り込み
信号の増大に伴うパラレル入力ポートの増大を防止し、
中央処理装置の処理量を軽減する手段を有する複数信号
割り込み回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、中央処理装置と、この中央処理装置に割り込
みを行う信号の変化点を検出する検出回路と、与えられ
た信号の論理和を上記中央処理装置の割り込み要求入力
端子に与える論理回路と、上記検出回路で検出された信
号のうちの上記中央処理装置に割り込む信号を指示する
値を上記中央処理装置に与えるパラレル入力ポートとを
備えた複数信号割り込み回路において、上記検出回路に
入力される信号に対してあらかじめ定められた優先順位
に基づき上記検出回路で変化点が検出された信号のうち
最も高い優先順位の信号を決定し、この信号に他の信号
と異なる論理値を定め、この他の信号の論理値とともに
上記論理回路に与える優先処理回路と、この優先処理回
路で最も高い優先順位が決定された信号に対応する整数
値を生成して上記パラレル入力ポートに与える変化信号
位置出力回路とを備えたことを特徴とする。

〔作用〕

入力される信号に対してあらかじめ優先順位を設定して
おき、検出回路で変化点が検出された信号である中央処
理装置に割り込みを行う信号のうち最も高い優先順位の
信号を決定し、この信号の論理値を他の信号の論理値と
異なる値にしてこの他の信号の論理値との論理和を演算
して中央処理装置の割り込み要求入力端子に与える。ま
た、最も高い優先順位が決定された信号に対応する整数
値を生成してパラレル入力ポートに与え、このパラレル
入力ボートは中央処理装置に割り込む信号を指示する。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明す
る。第１図はこの実施例の構成国である。

ｎ組の信号入力端子１０−１〜１０−ｎは各々ｎ組の信
号変化点検出回路１−１〜ｌ−ｎの入力に接続される。

ｎ組の信号変化点検出回路１−１〜ｌ−ｎの出力は優先
処理回路５の入力に接続される。優先処理回路５のｎ組
の出力は変化信号位置出力回路６の入力と論理和回路３
の入力に接続される。Ｐ　＝　（ｌｏｇ２ｎ　）組の変
化信号位置出力回路６の出力は変化信号位置出力端子１
１−ｌ〜１１−ｐに接続される。また、論理和回路３の
出力は割り込み要求信号出力端子１２に接続される。変
化信号位置出力端子１１−ｌ〜１１−ｐは中央処理装置
４へのパラレル入力ポート２へ、割り込み要求信号出力
端子１２は中央処理装置４の割り込み要求信号入力端子
１３へ接続される。すなわち、この実施例は、中央処理
装置４と、この中央処理装置４に割り込みを行う信号の
変化点を検出する検出回路である信号変化点検出回路１
−１＝１−ｎと、与えられた信号の論理和を上記中央処
理装置の割り込み要求入力端子に与える論理回路である
論理和回路３と、上記検出回路で検出された信号のうち
の中央処理装置４に割り込む信号を指示する値を中央処
理装置４に与えるパラレル入カポート２とを備え、さら
に、本発明の特徴とする手段として、上記検出回路に入
力される信号に対してあらかじめ定められた優先順位に
基づき上記検出回路で変化点が検出された信号のうち最
も高い優先順位の信号を決定し、この信号に他の信号と
異なる論理値を定め、この他の信号の論理値とともに上
記論理回路に与える優先処理回路５と、この優先処理回
路５で最も高い優先順位が決定された信号に対応する整
数値を生成して上記パラレル入力ポート２に与える変化
信号位置出力回路６とを備える。

次に、この実施例の動作を第１図を用いて説明する。ｎ
組の信号入力端子１０−１〜１０−ｎに入力される信号
の変化は信号変化点検出回路１−１〜ｌ−ｎで検出され
る。ｎ組の信号変化点検出回路１−１〜１−ｎが１組ま
たは複数の信号の変化を検出した場合に優先処理回路５
であらかじめ決められた優先順位を元に最も優先順位の
高い信号の変化だけが変化信号位置出力回路６に入力さ
れ、他の信号の変化は変化信号位置出力回路６に入力さ
れない。優先処理回路５で優先処理が行われた信号の変
化について論理和回路３で論理和が行われ、中央処理装
置４への割り込み要求信号になる。したがって、ｎ組の
信号入力端子１０−１〜１０−ｎに入力される信号が変
化すると、中央処理装置４に割り込みが発生すると同時
に変化した信号のうちの最も優先順位の高いものだけが
変化信号位置出力回路６に伝わる。変化信号位置出力回
路６はｎ組の信号のうちのどの信号が変化したかを「１
」から「ｎ」までの整数に変換し、中央処理装置４への
パラレル入力ポート２へ出力する。中央処理装置４は割
り込みが発生した時点でパラレル入力ポート２から「１
」からｒｎ、までの整数値を読み、ｎ組の信号入力端子
１０−１〜１０−ｎに入力されている信号のうちどの信
号が変化して割り込みが発生したかを判定する。

〔発明の効果〕

本発明は、以上説明したように、割り込み要因になる信
号が複数ある場合に割り込み発生の要因になった信号の
位置を中央処理装置へのパラレル入力ポートに出力する
ので、パラレル入力ポート数を減らすことができる効果
と中央処理装置の割り込み発生の要因の判定が容易にで
きる効果とがある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック構成図。 第２図は従来例の構成を示すブロック構成図。 １−１〜ｌ−ｎ・・・信号変化点検出回路、２・・・パ
ラレル入力ポート、３・・・論理和回路、４・・・中央
処理装置（ＣＰＵ）　、５・・・優先処理回路、６・・
・変化信号位置出力回路、１０−１〜１０−ｎ・・・信
号入力端子、１１−１〜１１−ｐ・・・変化信号位置出
力端子、１２・・・割り込み要求信号出力端子、１３・
・・割り込み要求入力端子。

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置と、 この中央処理装置に割り込みを行う信号の変化点を検出
   する検出回路と、 与えられた信号の論理和を上記中央処理装置の割り込み
   要求入力端子に与える論理回路と、上記検出回路で検出
   された信号のうちの上記中央処理装置に割り込む信号を
   指示する値を上記中央処理装置に与えるパラレル入力ポ
   ートと を備えた複数信号割り込み回路において、 上記検出回路に入力される信号に対してあらかじめ定め
   られた優先順位に基づき上記検出回路で変化点が検出さ
   れた信号のうち最も高い優先順位の信号を決定し、この
   信号に他の信号と異なる論理値を定め、この他の信号の
   論理値とともに上記論理回路に与える優先処理回路と、 この優先処理回路で最も高い優先順位が決定された信号
   に対応する整数値を生成して上記パラレル入力ポートに
   与える変化信号位置出力回路とを備えたことを特徴とす
   る複数信号割り込み回路。