JPH03102430A - 割り込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業−Ｌの利用分野１ 本発明は、複数の入出力装置から中央処理装置への割り
込みを制御する制御装置において、低順位の入出ノＪ装
置の割り込み要求か全く受けイク］けられない状態、つ
まり飢餓状態を回避できる割り込み制御方式に関するも
のである。

〔従来の技術〕

従来より、複数の入出力装置と中央処理装置の間では、
中央処理装置の効串的な処理を図るため、中央処理装置
ぱ１つの入出力装置に対して時分割的に複数回に分けて
制御し、割り込み処理により入出力装置からの信弼をそ
の都度中央処理装置で処理している。すなわち、入出力
開始命令が処理された後は、それぞれ独立に動作するの
で、各入出力動作が終了または一部終了した時点で、ま
たは入出力装置に何等かの状態変化が起きたことを中央
処理装置に知らせる時点で、割り込みが行われる。

入出力装置から中央処理装置に対して割り込みを行う場
合、中央処理装置で異なる処理を必要とする割り込みの
種別、つまり複数の処理要求種別があり、これらの処理
要求種別毎に通常、処理の優先順位が異なる割り込みの
レベルを設けている。

中央処理装置で入出力処理を行う場合に、複数の割り込
みレベルを設定し、割り込みレベルの高い処理を行う際
には、割り込み１ノベルの低い割り込み要求は受け付け
ない。一方、割り込みレベルの低い処理を行っている際
には、割り込みレベルの高い割り込みを受け付けて、割
り込みの種別により処理の順番に固定的に優先順位を設
けている。

第９図は、従来の複数の処理装置を備えた制御装置の構
成図である。

ここでは、３個のＣＰＵＩ，２．３と、ＯＲゲ−｝４，
５．６と、バス調停口路７と、入出力装置８，９．１０
が設けられる。各ＣＰＵＩ，２．３に幻ずる割り込みの
優先順位は、割り込みレベル１、２、３の順に高い方か
ら低い方に移るものとする。割り込み要求レベルの高い
入出力装置８から例えばＣＰＵ３に頻繁に割り込み要求
が起こった場合には、他の入出力装置９，１０から同−
のＣＰＵ３に対して割り込み要求が起こっても受け付け
られなくなる。割り込み受け｛＝Ｊけレベル１２，３の
順番に受け伺けられるので、○Ｒゲート４を介した受け
イ・１け信号が入出力装置８にのみ送出される。この場
合、入出力装置９は、入出力装置８の割り込み要求が一
時中止したとき、受け付けられる可能性もあるが、入出
力装置１０は、割り込み要求が全く受け付けられず、待
機状態を継続する。

なお、入出力装置の割り込み処理については、例えば、
『電子情報通信ハンドブック第２分１１｝　］（社）電
子情報通信学会編、（株）オーム社発行、昭和６３年３
月３０日、ｐｐ，　１６０６〜ｌ６０７に記載されてい
る。

〔発明が解決しようとする課題〕

このような複数の入出力装置を制御する制御装置におい
ては、割り込みレベルの高い割り込み要求信号が頻繁に
発生すると、それより割り込みレベルの低い割り込みは
、全く処理装置に受け付けられなくなる状態に到達する
。このような状態を飢餓状態と呼ぶ。

本発明の目的は、このような従来の課題を解決し、複数
の入出力装置を制御する制御装置において、レベルの低
い割り込み要求が受け付けられなくなるような飢餓状態
を回避できる割り込み制御方式を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明による割り込み制御方
式は、各入出力装置の割り込み種別毎に割り込みに係る
時間を測定する手段と、測定手段から予め設定された値
に達したことが通知された時に、各中央処理装置に対す
る割り込みレベルを変更する手段とを有し、割り込みレ
ベル変更手段は、割り込み要求と割り込みレベルを切り
替えるスイッチ、および割り込みレベルと割り込み要求
受け伺けを切り替えるスイッチをそれぞれ制御すること
により、割り込み種別毎に割り込みに係る時間に応じて
割り込みレベルを変えることに特徴がある。また、割り
込みレベル変更手段は、割り込み種別毎に割り込みに係
る１１３　｝ｉｌｌをイｌリ定ずる手段から、割り込み
に係る時間が予め定めた値に達したことが通知された時
に、入出力装置から中央処理装置に対する他の種別の割
り込みを禁止することにも特徴がある。

［作　　用］ 本発明においては、第１の方法として、予め、各割り込
み種別毎に割り込み時間の最大イ直を設定しておき、割
り込み時間がこれを越えた場合には、その割り込み種別
の割り込みレベルを１レベルたけ上げる。また、第２の
方法としては、同じく割り込み種別毎に割り込み時間の
最大値を設定しておき、割り込み時間がこれを越えた場
合には、他の割り込み種別の割り込みを禁止する。

すなわち、割り込みレベルの高い割り込み種別の発生頻
度が大きくなった場合には、割り込みレベルの低い割り
込み種別の割り込み要求が受け付けられ難くなるため、
割り込みに係る時間が長くなってしまう。ここで、割り
込みに係る時間とは、割り込み要求から割り込み受け付
けまでの時間、あるいは割り込み要求から割り込み処理
開始までの時間、または割り込み要求から割り込みに係
る処理終了までの時間等を言う。本発明では、割り込み
に係る時間の最大値を設定することにより、これを越え
た場合に、１ノベルアップするか、他の割り込みを禁止
する方法を用いる。これによって、処理装置の飢餓状態
を作らないようにすることが可能である。

［実施例］ 以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の−実施例を示す制御装置の構成図で
ある。

第１図の制御装置では、第６図に示した従来の制御装置
に、３×３スイッチ１７．１８と、割り込み時間タイマ
ー２０，２］．，２２とを新たに設置する。また、バス
調停回路の代りに、バス調停割り込みレベル変更回路ｌ
９を設けている。１】，１２，１．３はそれぞれＣｌ”
Ｕ，　　ｌ　４，　　ｌ．　５，　　１．　６はそれぞ
れＯＲゲート回路、２３，２４．２５はそれぞれ入出力
装置である。３×３スイッチ１７は○Ｒゲート回路！．
４．，］．．５，］．６と入出力装置２３，２４．２５
の間、３×３スイッチｌ８は入出力装置２３，２４．，
２５とＣＰＵ　Ｉ．　１　，　　１　２．１３の間に、
それぞれ設けられる。このスイッチは、３人力　３出力
のスイッチであるところから、この名称が｛＝ｊけられ
る。また、割り込み時間タイマー２０．２１．２２は入
出力装置２３，２４．２５からの割り込み要求信号で起
動し、３×３スイッチ１７からの受け付け信号で停止し
て、その内容によってはバス調停割り込みレベル変更回
路ｌ９に通知を行う。また、バス調停割り込みレベル変
更回路１９は、両方の３×３スイッチ１７，１８に対し
てレベル変更のための制御信号が送出される。

なお、この例では、各入出力装置毎に割り込み１ノベル
が異なる場合が示されているが、同一割り込みレベルに
複数の入出力装置か接続されている場合においても、割
り込み調停を行って同−レベルの割り込みを１つに制限
する際には、全く同じ方法により実現できる。

各割り込み種別の割り込み時間は、それぞれ割り込み種
別毎の割り込みタイマー２０．２１．２２により計測さ
れる。この割り込み時間タイマー２０．２１．２２は、
入出力装置からの割り込み要求が発生ずると同時に、計
測を開始し、ＣＰＵからの割り込み受け付け信号により
計測を終了して、タイマー値をリセットずる。また、割
り込み時間の計測中にタイマー値か予め設定された値（
割り込み最大時間）を越えた場合には、これを割り込み
レベル変更同路１９に通知ずる。

前述のように、３×３スイッチ］８の入力は入出力装置
２３，２４．，２５　（それぞれ割り込み種別１〜３に
対応している）に接続されており、入力位置と割り込み
種別は、固定的に割り当てられている。また、スイッチ
ｌ８の出力Ａ，Ｂ，Ｃは、それぞれＣＰＵＩＩ，１２．
１３の割り込みレベルに対応する割り込み要求線に接続
されている。

第２図は、第１図における３×３スイッチの出力と割り
込み時間タイマーのタイムアウＩ・の関係図である。

第２図では、割り込み時間タイマーにおけるタイムアウ
ト発生の割り込み種別の割り込みレベルを最上位にする
とともに、２つ以−１−の割り込み柿別において割り込
み時間タイマーにタイムアウ［・が発生した場合には、
当該割り込み穐別の中では番号の若い順番に設定した。

すなわち、タイムアウトが無い場合には、タイマー１．
，２．３の出力Ａ．，Ｂ，Ｃの順序に受け｛−１けられ
るようにし、タイマー２がタイムアウ１・発生の場合に
は、タイマ２，１．３の順に受【づイ＼」けられるよう
にしている。

３×３スイッヂ１７は、Ｃ　Ｐ　Ｕから送出される割り
込みレベル毎の割り込み受け付けを、割り込み種別に対
応させるためのものであって、第２図に示す３×３スイ
ッチｌ８と構造的にも論理的にも同一の動作を行う。こ
の３×３スイッチ］７，１８は、論理回路の組み合わせ
により実現できるとともに、プロセッザや継電器や布線
論理回路によっても実現できる。

３×３スイッチ１７．１８を用いて、割り込み時間の大
きな割り込み種別の割り込みレベルを高くするので、当
該割り込み種別の割り込み時間が短縮されて、飢餓状態
が回避される。

なお、この例では、割り込み要求から割り込み受け付け
までの時間を計測しているが、ＣＰＵからの割り込み受
け付け信号に代えて、割り込み処理開始信号と割り込み
処理終了信号により割り込み時間タイマーをリセットす
る方法を用いてもよい。

第６図は、第２図の他の実施例を示す３×３スイッチの
論理テーブルの図である。

第２図では、タイマーがタイムアウトした時、タイムア
ウトした割り込み種別の割り込み優先順位を最も高くし
ている。しかし、タイムアウトした割り込み種別の割り
込みについては、優先順｛１７．を付けないとする方法
を用いる場合には、第６図のような内容になる。たたし
、第２図において、タイマー１．２．３＝（０，］．，
ｌ．）で、出力Ａ，Ｂ，Ｃ＝（２，３，ｌ）の場介でも
、割り込み２が処理されれば、タイマー］−＋　　２．
３−（０，０．１）と状態が遷移するため、出力Ａ．，
Ｂ，Ｃ一（３，１，２）となり、割り込み３が処理され
るようになって、本発明の目的は達或されることになる
。

第３図は、本発明の他の実施例を示す制御装置の構成図
であり、第４図は第３図におけるタイマの状態と割り込
み種別の対応を示す図である。

ここでは、単一中央処理装置または複数の中央処理装置
のときに、処理装置個別に割り込みレベルを変更する場
合の装置構成が示されている。そして、第３図では、割
り込み種別１．２の割り込みレベルを変更する例を示し
ている。

２７〜３０は、コントロール電圧により接点が切り替わ
るスイッチであり、このうちスイッチ２７，２８は割り
込み要求と割り込みレベルを変更するためのもの、また
スイッチ２９．３０は割り込みレベルと割り込み要求受
け付けを変更するだめのものである。これらは、全て同
一の切り換え動作を行うものとする。

第３図においては、割り込み要求１および割り込み要求
２が発生して、タイマー３３および３４がセットされる
と、割り込みに係る時間の計測がそれぞれ開始される。

割り込み要求１がＣＰＵ２６の端子Ａに、割り込み要求
２が端子Ｂに接続されているため、この状態では割り込
み要求１が要求２より割り込みレベルは高い。なお、こ
の実施例では、割り込み１，２について割り込み待ち時
間を測定し、タイマーがタイムアウトした時に割り込み
レベルを変更するものとしており、割り込み３について
は、割り込み待ち時間がどれだけ長くなっても、割り込
みレベルを変更しない例を示している。

いま、第３図において、レベルの低い割り込み要求２の
割り込みに係る時間が予め定めた時間イ直を越えると、
タイマ−３／ｌはタイムアウトとなり、タイマー３４か
らハイレベルが出ノノされるので、ＡＮＤゲート３１が
オンしてスイッチ２７〜３０を切り替える。これにより
、割り込み要求２かＣＰＵ３６の割り込み入力端子Ａに
接続され、割り込み要求１が端子Ｂに接続されるので、
割り込み要求２の割り込みレベルが１−，がる。割り込
み要求２の割り込みに係る時間は短縮され、ＣＰＵ２６
により割り込み要求が直ちに受け付けられて、飢餓状態
は回避される。

第４図では、この回路におけるタイマー］，２の状態と
処理装置人力Ａ，Ｂに対する割り込み種別の対応、すな
わちスイッチ２７　２８の論理が示されている。なお、
スイッチ２９．３０も第４図と同一動作を行う。すなわ
ち、タイマーｌは割り込み種別１であり、タイマー２は
割り込み種別２であって、タイマー２にタイムアウトが
発生すると、タイマー２の入力Ｙ３の優先順位か高くな
るように変更するので、タイマー２の割り込み種別２に
対する？１リリ込みに係る時問が短縮される。

このように、割り込み種別ｌの割り込み頻度が多くなっ
て、割り込み種別２の割り込み時間が長くなると、割り
込み種別２の割り込みレベルを高くし、割り込み種別２
の割り込み時間を短くすることにより、割り込みの飢餓
状態を回避している。

第７図は、第３図の応用例を示す回路図であり、第８図
は、第７図においてタイマーの状態に対する割り込みレ
ベルの変更を示す図である。

第３図では、割り込み３については、割り込みレベルを
変更しないようにしているか、第７図では割り込み３に
対しても割り込みレベルを変更する揚合を示している。

通９：！′は、第３図に示す３×３スイッチを入出力装
置毎に用いて、ソフ１・ウェアにより処理する方法が用
いられるが、第７図に示すように、論理回路を用いた場
合には、ＣＰＵのＡ．，Ｂ，Ｃ端子にそれぞれＳ１とＳ
４，　Ｓ，と８６．Ｓ３と８６のスイッチ２個ずつを接
続して、タイムアウトにより割り込みレベルを変更して
いる。

第７図の割り込みレベルの変更動作は、第８図に示され
る。タイマー１．２　３のタイムアウトをそれぞれＩ，
，　　Ｔ，，　　Ｉ，で表わすと、第７図の５ スイッチＳ　−Ｓｒは次の論理で作られる。

Ｓ一Ｉ　　・　Ｉ　，　＠−　ＩＩ　，・　Ｉ．，・　
・　・　・　・　・　・　・　〔１）Ｓ２＝Ｉ，・　Ｉ
，−１−Ｉ，・　Ｉ，，＋１，・　■３・　・　・　（
２）Ｓ，＝Ｉ，・　Ｉ，＋Ｉ，・　Ｌ・　・　・　・　
・　・　・　・　（３）Ｓ４，Ｓｃ＝１，・　・　・　
・　・　・　・　・　・　・　・　・　・　（４）Ｓ，
＝Ｉ，＋Ｉ，・　１．，・　・　・　・　・　・　・　
・　・　・　・（５）第５図は、本発明のさらに他の実
施例を示す３×３スイッチの論理を示す図である。

第２図および第４図のスイッチ論理では、割り込み時間
を測定して、割り込み時間が大きな割り込み種別に対し
て当該割り込みレベルを変更し、当該割り込みレベルを
高くずることにより割り込み時間を短縮している。これ
に対して、第５図においては、当該割り込みレベルを変
更せずに、それよりも割り込みレベルの１冒ｊい：！ｌ
ｉり込み種別に幻して、中央処理装置側に割り込みを伝
達しないようにする方法、つまり割り込みを禁止する方
法を用いる。すなわち、第５図においては、出力Ａ，Ｂ
，Ｃの順序を変更することなく、タイムアウ［・が生じ
た出力のみを禁止するのである。一の記号は、割り込み
禁止を示している。この方法を用いる場合には、第２図
のスイッチ論理テーブルを第５図のように内容を変更す
ることにより実摺１できる。

〔発明の効果〕

以Ｊ二説明したように、本発明によれば、複数の割り込
みレベルを用いた制御装置において、タイムアウトによ
りその割り込み種別の優先レベルの変更を行うか、他の
割り込みを禁止することにより、優先順位の低い入出力
装置が割り込めない状態、つまり飢餓状態を回避するこ
とが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す複数中央処理装置と複
数入出力装置を備えた割り込み制御装置の構成図、第２
図は第１図における３×３スイッチの論理例を示す図、
第３図は本発明の他の実施例を示す単一中央処理装置と
複数入出力装置を備えた割り込み制御装置の構成図、第
４図は第３図におげる３×３スイッチの論理例を示す図
、第５図は本発明のさらに他の実地例を示ず３×３スイ
ッチの論理例を示す図、第６図は第２図の変形を示す３
×３スイッチの論理例を示す図、第７図は第３図の変形
例を示す割り込み制御装置の構成図、第８図は第７図に
おける３×３スイッチの論理例を示す図、第９図は従来
の複数処理装置を備えた割り込み制御装置の＋７１７成
図である。 １，２，３，１１，］２，１３，２６：ＣＰＵ，４，５
，６，１４，１５，１．６　・ＯＲゲート、８，９，１
０，２３，２４．２５　　入出力装置、７　バス調停回
路、１７，１８：３Ｘ３スイッチ、ｌ９バス調停割り込
みレベル変更回路、２０，２１，２２，３３．３４・タ
イマー、２７〜３０・スイッチ、３１．：ＡＮＤゲー１
・、３２　インバータ。

Claims (2)

【特許請求の範囲】
1. （１）複数の入出力装置から１以上の中央処理装置に対
   して、複数の割り込み種別毎に複数の割り込みレベルで
   割り込み要求を行うことにより、該割り込み要求に対す
   る処理を行う制御装置において、各入出力装置の割り込
   み種別毎に割り込みに係る時間を測定する手段と、該測
   定手段から予め設定された測定値に達したことが通知さ
   れた時に、上記各中央処理装置に対する割り込みレベル
   を変更する手段とを有し、上記割り込みレベル変更手段
   は、割り込み要求と割り込みレベルを切り替えるスイッ
   チ、および割り込みレベルと割り込み要求受け付けを切
   り替えるスイッチをそれぞれ制御することにより、割り
   込み種別毎に割り込みに係る時間に応じて割り込みレベ
   ルを変えることを特徴とする制御装置の割り込み制御方
   式。
2. （２）上記割り込みレベル変更手段は、割り込み種別毎
   に割り込みに係る時間を測定する手段から、割り込みに
   係る時間が予め定めた値に達したことが通知された時に
   、入出力装置から中央処理装置に対する他の種別の割り
   込みを禁止することを特徴とする制御装置の割り込み制
   御方式。