JPH0235552A - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPH0235552A JPH0235552A JP18621188A JP18621188A JPH0235552A JP H0235552 A JPH0235552 A JP H0235552A JP 18621188 A JP18621188 A JP 18621188A JP 18621188 A JP18621188 A JP 18621188A JP H0235552 A JPH0235552 A JP H0235552A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- interruption
- microprocessor
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 4
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は割込制御回路に関する。
従来、この種の割込制御回路は第３図の破線内の構成と
なっている。第３図は従来の割込制御回路とマイクロプ
ロセッサの一例を説明するための構成図である。すなわ
ち第３図に示すように従来、マイクロプロセッサ１０１
と割込制御回路１００によって構成され、リード（π百
）信号１１１゜ライト（Ｗπ）信号１１２．データバス
１１３２割込（ＩＮＴ）信号１１０割込アクノリッジａ
ゴｒ而０面号２０によってマイクロプロセッサ１０１と
割込制御回路１００は接続されている。
なっている。第３図は従来の割込制御回路とマイクロプ
ロセッサの一例を説明するための構成図である。すなわ
ち第３図に示すように従来、マイクロプロセッサ１０１
と割込制御回路１００によって構成され、リード（π百
）信号１１１゜ライト（Ｗπ）信号１１２．データバス
１１３２割込（ＩＮＴ）信号１１０割込アクノリッジａ
ゴｒ而０面号２０によってマイクロプロセッサ１０１と
割込制御回路１００は接続されている。
次にこの回路の動作について説明する。割込要求信号１
１４は通常複数本存在し、各々装置が接続されている。
１４は通常複数本存在し、各々装置が接続されている。
各装置からの割込要求は割込制御回路の割込要求信号１
１４を経由して、割込要求レジスタ１０７に記憶されて
、複数の割込要求が発生した場合は、優先決定ロジック
】が割込マスクレジスタ３の内容を参照して割込要求処
理の優先度を決定する９マイクロプロセツサ１０１に対
する割込要求はコントロールロジック１０４を経由して
、割込（工ＮＴ）信号１１０によって通知される。マイ
クロプロセッサ１０１は割込を受けつけて良いと判断す
ると、割込アクノリッジ（−ｒＮｌつ０信号２０を割込
制御回路１００に出力する。割込アクノリッジ（ＩＮＴ
Ａ）信号２０を受は取るとデータ・バス・バッファ１０
３よりデータバス１１３を経由してその時点で最も優先
度の高い割込ルーチンアドレスを出力し、マイクロプロ
セッサ１０１は割込処理を行う。
１４を経由して、割込要求レジスタ１０７に記憶されて
、複数の割込要求が発生した場合は、優先決定ロジック
】が割込マスクレジスタ３の内容を参照して割込要求処
理の優先度を決定する９マイクロプロセツサ１０１に対
する割込要求はコントロールロジック１０４を経由して
、割込（工ＮＴ）信号１１０によって通知される。マイ
クロプロセッサ１０１は割込を受けつけて良いと判断す
ると、割込アクノリッジ（−ｒＮｌつ０信号２０を割込
制御回路１００に出力する。割込アクノリッジ（ＩＮＴ
Ａ）信号２０を受は取るとデータ・バス・バッファ１０
３よりデータバス１１３を経由してその時点で最も優先
度の高い割込ルーチンアドレスを出力し、マイクロプロ
セッサ１０１は割込処理を行う。
上述した従来の割込制御回路では、優先順位の高い割込
要求から処理するようになっているので、もし優先順位
の高い割込要求が常に連続して入力されていると、それ
よりも優先順位の低い割込要求はいつまでも処理されな
いことになってしまう。
要求から処理するようになっているので、もし優先順位
の高い割込要求が常に連続して入力されていると、それ
よりも優先順位の低い割込要求はいつまでも処理されな
いことになってしまう。
そこで、この状態を解除するには一度割込処理を中断し
、割込マスクレジスタ３に優先順位の高い割込要求をマ
スクするようマイクロプロセッサ１０１から通知しなけ
ればならず、そのマスクの解除にも再度通知しなければ
ならないという欠点があった。
、割込マスクレジスタ３に優先順位の高い割込要求をマ
スクするようマイクロプロセッサ１０１から通知しなけ
ればならず、そのマスクの解除にも再度通知しなければ
ならないという欠点があった。
本発明の目的は、優先順位の高い割込要求が連続して入
力されている場合でも、それにより優先順位の低い割込
要求を自動的に処理することが可能な割込制御回路を提
供することにある。
力されている場合でも、それにより優先順位の低い割込
要求を自動的に処理することが可能な割込制御回路を提
供することにある。
本発明の割込制御回路は、割込要求信号の優先度を決定
しマイクロプロセッサに割込要求を通知する割込制御回
路において、第１及び第２のカウンタと、前記マイクロ
プロセッサからの割込アクノリッジ信号を前記第１又は
第２のカウンタのどちらかへ供給して当該カウンタを動
作させる手段と、第１及び第２の割込マスクレジスタと
、前記第１のカウンタが動作状態のときは前記第１の割
込マスクレジスタのデータを割込マスク情報として用い
、前記第２のカウンタが動作状態のときは前記第２の割
込マスクレジスタのデータを割込マスク情報として用い
る手段とを含んで構成される。
しマイクロプロセッサに割込要求を通知する割込制御回
路において、第１及び第２のカウンタと、前記マイクロ
プロセッサからの割込アクノリッジ信号を前記第１又は
第２のカウンタのどちらかへ供給して当該カウンタを動
作させる手段と、第１及び第２の割込マスクレジスタと
、前記第１のカウンタが動作状態のときは前記第１の割
込マスクレジスタのデータを割込マスク情報として用い
、前記第２のカウンタが動作状態のときは前記第２の割
込マスクレジスタのデータを割込マスク情報として用い
る手段とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を説明するための構成図
である。なお、本実施例の説明において、従来例と共通
の部分は同じ番号で示しである。第３図に示す従来の割
込制御回路に加えて、本発明の割込制御回路は、第２の
割込マスクレジスタ４と、カウントレジスタ５及び６の
値がロードされるダウンカウンタ及び８と、ダウンカウ
ンタ７又は８にアクノリッジ信号を入力するためのフリ
ップフロップ７及び８とマルチプレクサ１１と、割込マ
スクレジスタ３又は４のデータを切換のためのマルチプ
レクサ２によって構成されている。すなわち優先決定ロ
ジック１で割込要求の優先度を決定して、マルチプレク
サ２で従来の割込マスクレジスタ３と本発明の構成要素
である第２の割込マスクレジスタ４からの割込マスク制
御信号１２゜１３を切換える。カウントレジスタ５，６
により、ダウンカウンタ７．８にゲート１４．１５が開
いた時に値をセットする。ダウンカウンタ７．８はマイ
クロプロセッサ１０１から入力される割込アクノリッジ
（ＩＮＴＡ）信号２０がマルチプレクサ１１で切換えら
れた信号線２１．２２に入力される毎にカウントダウン
する。ＳＲのフリップフロップ（Ｆ／Ｆ）９．１０は、
ダウンカウンタ７．８の値が“０”になる毎にアクティ
ブになる信号線１６又は１７によってセット又はリセッ
トされる。フリップフロップ９，１０のＱ信号１８゜１
９の状態によって割込アクノリッジ（ＩＮＴＡ）信号２
０がマルチプレクサ１１によって切換えられ信号線２１
又は２２を経由してダウンカウンタ７又は８に入力され
る。又、Ｑ信号１８はマルチプレクサ２の制御信号にも
なっている。マルチプレクサ２は信号線１８のレベルに
応じて信号線１２及び１３の一方を選択する。
である。なお、本実施例の説明において、従来例と共通
の部分は同じ番号で示しである。第３図に示す従来の割
込制御回路に加えて、本発明の割込制御回路は、第２の
割込マスクレジスタ４と、カウントレジスタ５及び６の
値がロードされるダウンカウンタ及び８と、ダウンカウ
ンタ７又は８にアクノリッジ信号を入力するためのフリ
ップフロップ７及び８とマルチプレクサ１１と、割込マ
スクレジスタ３又は４のデータを切換のためのマルチプ
レクサ２によって構成されている。すなわち優先決定ロ
ジック１で割込要求の優先度を決定して、マルチプレク
サ２で従来の割込マスクレジスタ３と本発明の構成要素
である第２の割込マスクレジスタ４からの割込マスク制
御信号１２゜１３を切換える。カウントレジスタ５，６
により、ダウンカウンタ７．８にゲート１４．１５が開
いた時に値をセットする。ダウンカウンタ７．８はマイ
クロプロセッサ１０１から入力される割込アクノリッジ
（ＩＮＴＡ）信号２０がマルチプレクサ１１で切換えら
れた信号線２１．２２に入力される毎にカウントダウン
する。ＳＲのフリップフロップ（Ｆ／Ｆ）９．１０は、
ダウンカウンタ７．８の値が“０”になる毎にアクティ
ブになる信号線１６又は１７によってセット又はリセッ
トされる。フリップフロップ９，１０のＱ信号１８゜１
９の状態によって割込アクノリッジ（ＩＮＴＡ）信号２
０がマルチプレクサ１１によって切換えられ信号線２１
又は２２を経由してダウンカウンタ７又は８に入力され
る。又、Ｑ信号１８はマルチプレクサ２の制御信号にも
なっている。マルチプレクサ２は信号線１８のレベルに
応じて信号線１２及び１３の一方を選択する。
次に本実施例の回路の動作について説明する。
先ず便宜上、本割込制御回路は割込要求信号線１１４（
第３図）を介して８レベルの割込要求信号（ＩＲＱ乃至
ＩＲ７）を受は入れ得るものとし、かつ、ＩＲＱが最高
優先度を有し、ＩＲＩ、ＩＲ２・・・と順次低位の優先
度が割当てられＩＲ７を最低優先度を有するものとする
。イニシャライズ時に内部データバス２４を経由して割
込マスクレジスタ３，４、カウントレジスタ５，６に値
が設定され、イニシャライズ信号１７によってダウンカ
ウンタ７．８にカウントレジスタの値がロードされる。
第３図）を介して８レベルの割込要求信号（ＩＲＱ乃至
ＩＲ７）を受は入れ得るものとし、かつ、ＩＲＱが最高
優先度を有し、ＩＲＩ、ＩＲ２・・・と順次低位の優先
度が割当てられＩＲ７を最低優先度を有するものとする
。イニシャライズ時に内部データバス２４を経由して割
込マスクレジスタ３，４、カウントレジスタ５，６に値
が設定され、イニシャライズ信号１７によってダウンカ
ウンタ７．８にカウントレジスタの値がロードされる。
さらに、信号１７によってフリップフロップ９，１０は
それぞれセット状態及びリセット状態となる。ハイレベ
ルが信号線１８に、ロウレベルが信号線１９にそれぞれ
現れるので、マルチプレクサ１１は信号線２１を選択す
る。また、ノ１イレヘルの信号線１８に゛応答してマル
チプレクサ２は信号線１２を選択する。ここでイニシャ
ライズ時において、例えば割込マスクレジスタ３ ニＩ
Ｒ７をマスクするよう設定し又、割込マスクレジスタ
４にはＩＲＱ乃至ＩＲ３をマスクするよう設定する。さ
らに、カウントレジスタ５に“５０″を、カウントレジ
スタ６に８”をそれぞれ設定する。
それぞれセット状態及びリセット状態となる。ハイレベ
ルが信号線１８に、ロウレベルが信号線１９にそれぞれ
現れるので、マルチプレクサ１１は信号線２１を選択す
る。また、ノ１イレヘルの信号線１８に゛応答してマル
チプレクサ２は信号線１２を選択する。ここでイニシャ
ライズ時において、例えば割込マスクレジスタ３ ニＩ
Ｒ７をマスクするよう設定し又、割込マスクレジスタ
４にはＩＲＱ乃至ＩＲ３をマスクするよう設定する。さ
らに、カウントレジスタ５に“５０″を、カウントレジ
スタ６に８”をそれぞれ設定する。
割込制御回路からの割込（ＩＮＴ）信号に対してマイク
ロプロセッサ１０１は２発の割込アクノリッジ（ＩＮＴ
Ａ）信号パルスを発行するものとすると、割込アクノリ
ッジ信号２０はコントロールロジック１０４（第３図）
に送られると同時にマルチプレクサ１１．信号線２１を
経由してダウンカウンタ７に入力される。したがって１
回の割込処理ルーチンにおいて、ダウンカウンタ７の値
は“２”ずつデクリメントされることになる。２５回の
割込処理が実行されるとダウンカウンタ７の値は“Ｏｎ
になり信号１７が アクティブになる。
ロプロセッサ１０１は２発の割込アクノリッジ（ＩＮＴ
Ａ）信号パルスを発行するものとすると、割込アクノリ
ッジ信号２０はコントロールロジック１０４（第３図）
に送られると同時にマルチプレクサ１１．信号線２１を
経由してダウンカウンタ７に入力される。したがって１
回の割込処理ルーチンにおいて、ダウンカウンタ７の値
は“２”ずつデクリメントされることになる。２５回の
割込処理が実行されるとダウンカウンタ７の値は“Ｏｎ
になり信号１７が アクティブになる。
フリップフロップＦ／Ｆ９，１０状態が変化する結果、
信号線１８．１９のレベルが変化する。マルチプレクサ
１１は信号線２２を選択することになり、割込アクノリ
ッジ（ＩＮＴＡ）信号２０は他方のダウンカウンタ８に
信号線２２に経由して供給されるようになる。又マルチ
プレクサ２も切換えられて信号線１３が選択され、割込
マスクレジスタ４が有効になりＩＲＱ乃至Ｉ’Ｒ３がマ
スクされるようになる。ダウンカウンタ７にはゲート１
４がオンして新たにカウンタレジスタ５から値がロード
される。
信号線１８．１９のレベルが変化する。マルチプレクサ
１１は信号線２２を選択することになり、割込アクノリ
ッジ（ＩＮＴＡ）信号２０は他方のダウンカウンタ８に
信号線２２に経由して供給されるようになる。又マルチ
プレクサ２も切換えられて信号線１３が選択され、割込
マスクレジスタ４が有効になりＩＲＱ乃至Ｉ’Ｒ３がマ
スクされるようになる。ダウンカウンタ７にはゲート１
４がオンして新たにカウンタレジスタ５から値がロード
される。
次の割込処理ルーチン（すなわち最初から２６回目）に
おいて、割込アクノリッジ（ＩＮＴＡ）信号２０はダウ
ンカウンタ８に入力されるようになる。割込要求レベル
ＩＲ４からＩＲ７の内に入力された割込要求の内、優先
度の一番高いものが処理される一方、ダウンカウンタ８
は“６”にデクリメントされる。２９回目の割込処理が
実行されるとダウンカウンタ８は“０″になり、信号線
１６がアクティブになり、マルチプレクサ１１及び２が
切換えられる。この結果、再度ダウンカウンタ７をアク
セスする割込処理ルーチンを開始するようになる。一方
ダウンカウンタ８にはカウントレジスタ６から新たに値
がロードされる。ダウンカウンタ７の値が′０″になる
と、ダウンカウンタ８をアクセスする割込処理ルーチン
を開始することになる。以上の動作を繰り返すことによ
って優先順位の高い割込要求が連続して入力された場合
でも、ダウンカウンタ８に割込アクノリッジ信号が入力
されている間、すなわち、割込マスクレジスタ４が有効
の間はＩＲＱ乃至ＩＲ３がマスクされることになり優先
順位の低い割込要求を処理することができる。
おいて、割込アクノリッジ（ＩＮＴＡ）信号２０はダウ
ンカウンタ８に入力されるようになる。割込要求レベル
ＩＲ４からＩＲ７の内に入力された割込要求の内、優先
度の一番高いものが処理される一方、ダウンカウンタ８
は“６”にデクリメントされる。２９回目の割込処理が
実行されるとダウンカウンタ８は“０″になり、信号線
１６がアクティブになり、マルチプレクサ１１及び２が
切換えられる。この結果、再度ダウンカウンタ７をアク
セスする割込処理ルーチンを開始するようになる。一方
ダウンカウンタ８にはカウントレジスタ６から新たに値
がロードされる。ダウンカウンタ７の値が′０″になる
と、ダウンカウンタ８をアクセスする割込処理ルーチン
を開始することになる。以上の動作を繰り返すことによ
って優先順位の高い割込要求が連続して入力された場合
でも、ダウンカウンタ８に割込アクノリッジ信号が入力
されている間、すなわち、割込マスクレジスタ４が有効
の間はＩＲＱ乃至ＩＲ３がマスクされることになり優先
順位の低い割込要求を処理することができる。
第２図は本発明の第２の実施例を説明するための構成図
である。制御信号１８は上記第１の実施例と同じもので
あり、マスクビットコントローラ２５は信号線１２と１
３からのマスクビットの情報を制御する。すなわち、信
号線１８がハイレベルのときはマスクレジスタ１４のデ
ータは無効とされ、信号線１８がロウレベルとなると、
マスクレジスタ１３及び１４のデータがビットワイズで
ＯＲ論理処理される。したがって割込マスクレジスタ３
は常に有効となり、常にマスクしたビットがある場合は
、イニシャライズ時に常にマスクしたいマスクビット情
報をレジスタ３に設定すれば良いという利点がある。
である。制御信号１８は上記第１の実施例と同じもので
あり、マスクビットコントローラ２５は信号線１２と１
３からのマスクビットの情報を制御する。すなわち、信
号線１８がハイレベルのときはマスクレジスタ１４のデ
ータは無効とされ、信号線１８がロウレベルとなると、
マスクレジスタ１３及び１４のデータがビットワイズで
ＯＲ論理処理される。したがって割込マスクレジスタ３
は常に有効となり、常にマスクしたビットがある場合は
、イニシャライズ時に常にマスクしたいマスクビット情
報をレジスタ３に設定すれば良いという利点がある。
以上説明したように本発明は、マイクロプロセッサから
の割込アクノリッジ（ＩＮＴＡ）信号をモニタリングす
ることにより、自動的に優先順位の低い割込要求を一時
的に処理し、再度優先順位の高いものから処理すること
により、優先順位の高い割込要求が連続した場合でも、
それより優先順位の低い割込要求を処理することができ
る。
の割込アクノリッジ（ＩＮＴＡ）信号をモニタリングす
ることにより、自動的に優先順位の低い割込要求を一時
的に処理し、再度優先順位の高いものから処理すること
により、優先順位の高い割込要求が連続した場合でも、
それより優先順位の低い割込要求を処理することができ
る。
なお、以上説明した実施例では、ダウンカウンタを用い
たがアップカウンタを用いてアクノリッジ（ＩＮＴＡ）
信号をモニタリングしても同様な効果が可能であり、更
に、割込アクノリッジ（ｎ信号パルスは２発に限らずそ
れ以外でもかまわない。又、説明において、８レベルの
割込要求信号ＩＲＱ乃至ＩＲ７を扱い、割込マスクレジ
スタ３及び４にマスクされる値を“５０″及び“８ｎと
したが、それぞれ、これらの値に限定されることなく、
他の値を用いても本発明の効果は同様に得られる。
たがアップカウンタを用いてアクノリッジ（ＩＮＴＡ）
信号をモニタリングしても同様な効果が可能であり、更
に、割込アクノリッジ（ｎ信号パルスは２発に限らずそ
れ以外でもかまわない。又、説明において、８レベルの
割込要求信号ＩＲＱ乃至ＩＲ７を扱い、割込マスクレジ
スタ３及び４にマスクされる値を“５０″及び“８ｎと
したが、それぞれ、これらの値に限定されることなく、
他の値を用いても本発明の効果は同様に得られる。
第１図は本発明の第１の実施例を説明するためのブロッ
ク図、第２図は本発明の第２の実施例を説明するための
ブロック図、第３図は従来の割込制御回路とマイクロプ
ロセッサの一例を説明するためのブロック図である。 １・・・・・・優先決定ロジック、２・・・・・・マル
チプレクサ、３・・・・・・割込マスクレジスタ、４・
・・・・・本発明請求の第２の割込マスクレジスタ、５
，６・・・・・・カウントレジスタ、７，８・・・・・
・ダウンカウンタ、９゜１０・・・・・・ＲＳフリップ
フロップ、１１・・・・・・マルチプレクサ、１２．１
３・・・・・・割込マスク制御信号線、１４．１５・・
・・・・ゲート、１６．１７・・・・・・ダウンカウン
タが“０”になったときアクティブになる信号線、１８
．１９・・・・・・マルチプレクサ制御信号、２０・・
・・・・マイクロプロセッサからの割込７クノリツジ信
号、２１．２２・・・・・・２０の信号を１１によって
マルチプレクサされた信号、２３・・・・・・イニシャ
ライズ信号、２４・・・・・・内部バス、２５・・・・
・・マスクビットコントロール、１００・・・・・・従
来の割込制御回路、１０１・・・・・・マイクロプロセ
ッサ、１０２・・・・・・リード／ライトコントロール
、１０３・・・・・・データバスバッファ、１０４・・
・・・・コントロールロジック、１０７・・・・・・割
込要求レジスタ、１１０・・・・・・割込（ＩＮＴ）信
号、１１１・・・・・・読出（π■）信号、１１２・・
・・・・書込（Ｗπ）信号、１１３・・・・・・データ
バス、１１４・・・・・・割込要求信号。
ク図、第２図は本発明の第２の実施例を説明するための
ブロック図、第３図は従来の割込制御回路とマイクロプ
ロセッサの一例を説明するためのブロック図である。 １・・・・・・優先決定ロジック、２・・・・・・マル
チプレクサ、３・・・・・・割込マスクレジスタ、４・
・・・・・本発明請求の第２の割込マスクレジスタ、５
，６・・・・・・カウントレジスタ、７，８・・・・・
・ダウンカウンタ、９゜１０・・・・・・ＲＳフリップ
フロップ、１１・・・・・・マルチプレクサ、１２．１
３・・・・・・割込マスク制御信号線、１４．１５・・
・・・・ゲート、１６．１７・・・・・・ダウンカウン
タが“０”になったときアクティブになる信号線、１８
．１９・・・・・・マルチプレクサ制御信号、２０・・
・・・・マイクロプロセッサからの割込７クノリツジ信
号、２１．２２・・・・・・２０の信号を１１によって
マルチプレクサされた信号、２３・・・・・・イニシャ
ライズ信号、２４・・・・・・内部バス、２５・・・・
・・マスクビットコントロール、１００・・・・・・従
来の割込制御回路、１０１・・・・・・マイクロプロセ
ッサ、１０２・・・・・・リード／ライトコントロール
、１０３・・・・・・データバスバッファ、１０４・・
・・・・コントロールロジック、１０７・・・・・・割
込要求レジスタ、１１０・・・・・・割込（ＩＮＴ）信
号、１１１・・・・・・読出（π■）信号、１１２・・
・・・・書込（Ｗπ）信号、１１３・・・・・・データ
バス、１１４・・・・・・割込要求信号。
Claims (1)
- 割込要求信号の優先度を決定しマイクロプロセッサに割
込要求を通知する割込制御回路において、第１及び第２
のカウンタと、前記マイクロプロセッサからの割込アク
ノリッジ信号を前記第１又は第２のカウンタのどちらか
へ供給して当該カウンタを動作させる手段と、第１及び
第２の割込マスクレジスタと、前記第１のカウンタが動
作状態のときは前記第１の割込マスクレジスタのデータ
を割込マスク情報として用い、前記第２のカウンタが動
作状態のときは前記第２の割込マスクレジスタのデータ
を割込マスク情報として用いる手段とを含むことを特徴
とする割込制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18621188A JPH0235552A (ja) | 1988-07-25 | 1988-07-25 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18621188A JPH0235552A (ja) | 1988-07-25 | 1988-07-25 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0235552A true JPH0235552A (ja) | 1990-02-06 |
Family
ID=16184312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18621188A Pending JPH0235552A (ja) | 1988-07-25 | 1988-07-25 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014196622A1 (ja) | 2013-06-06 | 2014-12-11 | 日清食品ホールディングス株式会社 | 炊飯米のほぐし方法およびほぐし装置 |
-
1988
- 1988-07-25 JP JP18621188A patent/JPH0235552A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014196622A1 (ja) | 2013-06-06 | 2014-12-11 | 日清食品ホールディングス株式会社 | 炊飯米のほぐし方法およびほぐし装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987529A (en) | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters | |
| EP1051678B1 (en) | Transactions supporting interrupt destination redirection and level triggered interrupt semantics | |
| US5613075A (en) | Method and apparatus for providing deterministic read access to main memory in a computer system | |
| US4788640A (en) | Priority logic system | |
| US5619706A (en) | Method and apparatus for switching between interrupt delivery mechanisms within a multi-processor system | |
| JPH04223511A (ja) | マイクロコンピュ−タ | |
| US6263395B1 (en) | System and method for serial interrupt scanning | |
| GB1491520A (en) | Computer with i/o control | |
| US5640519A (en) | Method and apparatus to improve latency experienced by an agent under a round robin arbitration scheme | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| US4583160A (en) | Priority control apparatus for a bus in a bus control system having input/output devices | |
| US4604685A (en) | Two stage selection based on time of arrival and predetermined priority in a bus priority resolver | |
| KR20180018729A (ko) | 집적 회로 입력들 및 출력들 | |
| JPS61250739A (ja) | デ−タソ−スシステム | |
| JPH0235552A (ja) | 割込制御回路 | |
| US5557756A (en) | Chained arbitration | |
| JPH03257652A (ja) | マルチプロセッサシステムおよび割り込み制御装置 | |
| US20010005870A1 (en) | External bus control system | |
| SU1580384A1 (ru) | Устройство дл сопр жени процессора с сетевым контроллером | |
| SU1084795A1 (ru) | Устройство прерывани | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| JPH0869382A (ja) | 半導体装置 | |
| JPH02222059A (ja) | マルチプロセッサシステム | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH06187065A (ja) | クロック切換回路 |