KR100448931B1 - 피씨아이 인터럽트 공유장치 - Google Patents

피씨아이 인터럽트 공유장치 Download PDF

Info

Publication number
KR100448931B1
KR100448931B1 KR1019970038156A KR19970038156A KR100448931B1 KR 100448931 B1 KR100448931 B1 KR 100448931B1 KR 1019970038156 A KR1019970038156 A KR 1019970038156A KR 19970038156 A KR19970038156 A KR 19970038156A KR 100448931 B1 KR100448931 B1 KR 100448931B1
Authority
KR
South Korea
Prior art keywords
interrupt
pci
interrupt request
slot
request lines
Prior art date
Application number
KR1019970038156A
Other languages
English (en)
Other versions
KR19990015828A (ko
Inventor
강찬구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970038156A priority Critical patent/KR100448931B1/ko
Publication of KR19990015828A publication Critical patent/KR19990015828A/ko
Application granted granted Critical
Publication of KR100448931B1 publication Critical patent/KR100448931B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

기능을 추가하기 위한 확장 슬롯부와; 상기 확장 슬롯부에 몇 가지 기능을 갖는 주변기기가 장착되느냐에 따라, 지원된 다수의 인터럽트 요구선중에서 상기 확장 슬롯부에 할당할 인터럽트 요구선의 개수를 결정하고, 주변기기에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 출력하는 인터럽트 라우터와; 상기 인터럽트 라우터에 다수의 인터럽트 요구선을 지원하며, 상기 인터럽트 라우터에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 입력받아 인터럽트 신호선을 통해 주변기기에서 인터럽트가 발생했음을 알리는 신호를 중앙처리장치로 출력하는 인터럽트 컨트롤러를 포함하는 피씨아이 인터럽트 공유장치는 각 PCI 슬롯에 장착된 주변기기가 두가지 이하의 기능을 갖는 경우에 제1 PCI 슬롯(11)과 제3 PCI 슬롯(13)이 하나는 인터럽트 요구선을 공유하고, 제2 PCI 슬롯(12)과 제4 PCI 슬롯(14)이 하나는 인터럽트 요구선을 공유하므로, 확장 슬롯부(1)에 할당된 4개의 인터럽트 요구선중 두개의 인터럽트 요구선을 여분의 인터럽트 자원으로 확보할 수 있어 추가 장착되는 주변기기에 인터럽트 요구선을 할당할 수 있는 효과가 있다.

Description

피씨아이 인터럽트 공유장치
이 발명은 피씨아이 인터럽트 공유장치에 관한 것으로, 더욱 상세하게는 각 피씨아이 슬롯(이하, PCI(Peripheral Component Interconnect) 슬롯이라 표기함.)에 장착되는 주변기기가 몇 가지 기능을 갖느냐에 따라 두개의 PCI 슬롯이 하나의 인터럽트 요구선을 공유하게 하여, 각 PCI 슬롯에 하나씩 할당된 네개의 인터럽트 요구선중 두개의 인터럽트 요구선을 여분의 인터럽트 자원(interrupt resource)으로 확보할 수 있는 피씨아이 인터럽트 공유장치에 관한 것이다.
이하, 종래의 기술에 대하여 설명하면 다음과 같다.
컴퓨터의 메인보드에는 기능 확장을 위한 주변기기를 장착하기 위해 확장슬롯이 장착되어 있는데, 상기 확장슬롯은 확장버스를 통해 중앙처리장치와 연결되며, 상기 중앙처리장치가 주변기기와 데이터를 주고받을 수 있게 해준다.
상기 확장슬롯은 장착되는 주변기기를 제어하는 방식에 따라 ISA(Industry Standard Architecture) 슬롯, MCA(Micro Channel Architecture) 슬롯, EISA(Extended ISA) 슬롯, VESA(Video Electronics Standard Association) 슬롯 및 PCI 슬롯 등이 있다.
상기 ISA 슬롯은 16 비트 데이터 접속방식이기 때문에, 중앙처리장치가 32비트나 64비트의 데이터를 주변기기로 전달하고자 할 때 병목 현상이 발생한다.
상기 VESA 슬롯은 32비트 데이터 접속방식과 64비트 데이터 접속방식을 지원하여 상기 ISA 슬롯에서 발생하는 병목 현상은 해결했으나, 80486 중앙처리장치를 위주로 만들어진 것이어서 다른 중앙처리장치를 사용하는 컴퓨터에서는 채택하기 어려운 문제점이 있다.
상기 PCI 슬롯은 32비트 데이터 접속방식과 64비트 데이터 접속 방식을 모두 지원하여, 중앙처리장치와 주변기기가 최소의 병목 현상을 가지면서 데이터를 주고받을 수 있게 하고, 또한 중앙처리장치의 종류에 관계없이 채택할 수 있는 구조를 가져 상기 VESA 슬롯이 특정 중앙처리장치에만 사용할 수 있는 문제점을 해결하였다.
그리고 상기 PCI 슬롯은 상기 ISA 슬롯이 사용하지 않는 인터럽트 요구선을 인터럽트 라우터(router)로부터 할당받아 사용하였다.
상기 인터럽트 요구선은 두개의 인터럽트 컨트롤러에서 상기 인터럽트 라우터로 지원하는 16개(IRQ0 ∼ IRQ15)가 있는데, 상기 PCI 슬롯이 상기 인터럽트 라우터로부터 할당받아 사용할 수 있는 인터럽트 요구선으로는 11번 인터럽트 요구선(이하, IRQ11이라 표기함.), 10번 인터럽트 요구선(이하, IRQ10이라 표기함.), 9번 인터럽트 요구선(이하, IRQ9이라 표기함.) 및 5번 인터럽트 요구선(이하, IRQ5이라 표기함.) 등 4개가 있다.
따라서, 각 PCI 슬롯은 장착된 주변기기에서 인터럽트를 발생하면, 인터럽트 발생 신호선의 상태를 일정 시간 동안 로우 상태로 유지하여 인터럽트를 발생하는 레벨동작방식으로, 상기한 네개의 인터럽트 요구선(IRQ11, IRQ10, IRQ, 9, IRQ 5)중에 할당된 인터럽트 요구선을 통해 인터럽트를 발생하였다.
그러나, 종래의 기술은 주변기기가 몇 가지 기능을 갖느냐에 관계없이 각 PCI 슬롯에 서로 다른 인터럽트 요구선을 할당해주어야 하기 때문에, 각 PCI 슬롯에 하나씩 할당된 네개의 인터럽트 요구선을 모두 사용하게 되어 추가 장착되는 주변기기가 발생할 경우에 인터럽트 자원이 부족하게 되는 문제점이 있다.
그러므로, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 각 PCI 슬롯에 장착되는 주변기기가 몇 가지 기능을 갖느냐에 따라 두개의 PCI 슬롯이 하나의 인터럽트 요구선을 공유하게 하여, 각 PCI 슬롯에 하나씩 할당된 네개의 인터럽트 요구선중 두개의 인터럽트 요구선을 여분의 인터럽트 자원으로 확보할 수 있는 피씨아이 인터럽트 공유장치를 제공하기 위한 것이다.
도1은 이 발명의 실시예에 따른 피씨아이 인터럽트 공유장치의 블록 구성도.
도2는 이 발명의 실시예에 따른 피씨아이 인터럽트 공유장치의 동작 흐름도이다.
상기 목적을 달성하기 위한 수단으로서 이 발명의 구성은,
기능을 추가하기 위한 확장 슬롯부와;
상기 확장 슬롯부에 몇 가지 기능을 갖는 주변기기가 장착되느냐에 따라, 지원된 다수의 인터럽트 요구선중에서 상기 확장 슬롯부에 할당할 인터럽트 요구선의 개수를 결정하고, 주변기기에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 출력하는 인터럽트 라우터와;
상기 인터럽트 라우터에 다수의 인터럽트 요구선을 지원하며, 상기 인터럽트 라우터에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 입력받아 인터럽트 신호선을 통해 주변기기에서 인터럽트가 발생했음을 알리는 신호를 중앙처리장치로 출력하는 인터럽트 컨트롤러를 포함한다.
상기한 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하면 다음과 같다.
도1은 이 발명의 실시예에 따른 피씨아이 인터럽트 공유장치의 블록 구성도이고,
도2는 이 발명의 실시예에 따른 피씨아이 인터럽트 공유장치의 동작 흐름도이다.
도1에 도시된 바와 같이, 이 발명의 실시예에 따른 피씨아이 인터럽트 공유 장치의 구성은,
기능을 확장하기 위한 확장 슬롯부(1)와;
상기 확장 슬롯부(1)에 세가지 이상의 기능을 갖는 주변기기가 장착됐는지의 여부에 따라, 지원된 인터럽트 요구선(IRQ0 ∼ IRQ15)중에서 상기 확장 슬롯부(1)에 할당할 인터럽트 요구선의 개수를 결정하고, 상기 확장 슬롯부(1)에 장착된 주변기기에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 출력하는 인터럽트 라우터(2)와;
상기 인터럽트 라우터(2)에 다수의 인터럽트 요구선(IRQ0 ∼ IRQ15)을 지원하며, 상기 인터럽트 라우터(2)에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 입력받아 주변기기에서 인터럽트가 발생했음을 알리는 신호를 인터럽트 신호선(INTR)으로 출력하는 인터럽트 컨트롤러(3)와;
주변기기에서 인터럽트가 발생했음을 알리는 신호가 상기 인터럽트 신호선(INTR)으로 입력되면, 어떤 주변기기에서 발생한 인터럽트인지 확인하고 인터럽트 종류에 따라 해당 주변기기를 제어하는 중앙처리장치(4)를 포함한다.
상기 확장 슬롯부(1)는 하나 이상의 PCI 슬롯(11 ∼ 14)을 포함한다.
상기한 구성에 의한, 이 발명의 실시예에 따른 피씨아이 인터럽트 공유장치의 동작을 도2를 참조로 설명하면 다음과 같다.
피씨아이 인터럽트 공유장치가 동작을 시작하면, 인터럽트 라우터(2)는 확장 슬롯부(1)에 주변기기가 장착됐는지 감지한다(S201).
그리고, 상기 확장 슬롯부(1)에 PCI 슬롯과 동일한 데이터 접속방식을 갖는 주변기기가 장착되면, 상기 인터럽트 라우터(2)는 상기 확장 슬롯부(1)에 장착된 주변기기가 몇 가지 기능을 가지고 있는지 판단한다(S203).
그리고, 상기 단계(S203)의 판단 결과 상기 확장 슬롯부(1)에 장착된 주변기기들이 두가지 이하의 기능을 가지면, 상기 인터럽트 라우터(2)는 상기 확장 슬롯부(1)에 두개의 인터럽트 요구선만을 할당하고 나머지 두개의 인터럽트 요구선은 다른 주변기기가 사용할 수 있도록 여분으로 남겨둔다.
좀더 상세히 설명하면, 상기 확장 슬롯부(1)의 제1 PCI 슬롯(11)과 제3 PCI 슬롯(13)에 하나의 인터럽트 요구선을 할당하고, 제2 PCI 슬롯(12)과 제4 PCI 슬롯(14)에 하나의 인터럽트 요구선을 할당하여, 상기 확장 슬롯부(1)에 할당된 4개의 인터럽트 요구선중에 나머지 두개의 인터럽트 요구선은 여분의 인터럽트 자원으로 남겨둔다는 것이다(S205).
그러나, 상기 단계의 판단 결과 상기 확장 슬롯부(1)에 장착된 주변기기중에 하나의 주변기기라도 세가지 이상의 기능을 가지면, 상기 인터럽트 라우터(2)는 상기 확장 슬롯부(1)에 할당된 4개의 인터럽트 요구선을 상기 제1 ∼ 제4 PIC 슬롯(11 ∼ 14)에 하나씩 할당한다(S207).
상기 과정에 의해 인터럽트 요구선의 할당이 완료되면, 상기 인터럽트 라우터(2)는 상기 확장 슬롯부(1)에 장착된 주변기기들로부터 인터럽트가 발생했는지 감지한다(S209).
그리고 상기 인터럽트 라우터(2)는 어떤 주변기기로부터 인터럽트가 발생하면, 이를 감지하여 인터럽트를 발생한 주변기기에 할당된 인터럽트 요구선으로 인터럽트를 발생한다.
그러면 상기 인터럽트 컨트롤러(3)는 상기 인터럽트 라우터(2)에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 입력받고, 주변기기에서 인터럽트가 발생했음을 알리는 신호를 인터럽트 신호선(INTR)으로 출력한다.
상기 중앙처리장치(4)는 상기 인터럽트 컨트롤러(3)로부터 주변기기에서 인터럽트가 발생했음을 알리는 신호가 입력되면, 어떤 주변기기에서 발생한 인터럽트인지 확인하고 인터럽트 종류에 따라 해당 서비스 루틴을 실행하여 인터럽트를 발생한 주변기기를 제어한다(S211).
이상에서와 같이, 이 발명의 실시예에서 제공하는 인터럽트 공유장치는, 각 PCI 슬롯에 장착된 주변기기가 두가지 이하의 기능을 갖는 경우에 제1 PCI 슬롯(11)과 제3 PCI 슬롯(13)이 하나의 인터럽트 요구선을 공유하고, 제2 PCI 슬롯(12)과 제4 PCI 슬롯(14)이 하나의 인터럽트 요구선을 공유하므로, 확장 슬롯부(1)에 할당된 4개의 인터럽트 요구선중 두개의 인터럽트 요구선을 여분의 인터럽트 자원으로 확보할 수 있어 추가 장착되는 주변기기에 인터럽트 요구선을 할당할 수 있는 효과가 있다.

Claims (3)

  1. 기능을 추가하기 위한 확장 슬롯부와;
    상기 확장 슬롯부에 몇 가지 기능을 갖는 주변기기가 장착되느냐에 따라, 지원된 다수의 인터럽트 요구선중에서 상기 확장 슬롯부에 할당할 인터럽트 요구선의 개수를 결정하고, 주변기기에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 출력하는 인터럽트 라우터와;
    상기 인터럽트 라우터에 다수의 인터럽트 요구선을 지원하며, 상기 인터럽트 라우터에서 발생하는 인터럽트를 해당 인터럽트 요구선으로 입력받아 인터럽트 신호선을 통해 주변기기에서 인터럽트가 발생했음을 알리는 신호를 중앙처리장치로 출력하는 인터럽트 컨트롤러를 포함하는 피씨아이 인터럽트 공유장치.
  2. 제1항에 있어서, 상기 확장 슬롯부는,
    하나 이상의 PCI 슬롯(11 ∼ 14)을 포함하여 이루어지는 것을 특징으로 하는 피씨아이 인터럽트 공유장치.
  3. 제2항에 있어서,
    상기 확장 슬롯부에 장착된 주변기기들이 두 가지 이하의 기능을 가지면, 상기 제1 PCI 슬롯(11)과 제3 PCI 슬롯(13)이 하나의 인터럽트 요구선을 공유하고, 제2 PCI 슬롯(12)과 제4 PCI 슬롯(14)이 하나의 인터럽트 요구선을 공유하는 것을 특징으로 하는 피씨아이 인터럽트 공유장치.
KR1019970038156A 1997-08-11 1997-08-11 피씨아이 인터럽트 공유장치 KR100448931B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038156A KR100448931B1 (ko) 1997-08-11 1997-08-11 피씨아이 인터럽트 공유장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038156A KR100448931B1 (ko) 1997-08-11 1997-08-11 피씨아이 인터럽트 공유장치

Publications (2)

Publication Number Publication Date
KR19990015828A KR19990015828A (ko) 1999-03-05
KR100448931B1 true KR100448931B1 (ko) 2004-11-16

Family

ID=37366752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038156A KR100448931B1 (ko) 1997-08-11 1997-08-11 피씨아이 인터럽트 공유장치

Country Status (1)

Country Link
KR (1) KR100448931B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435277B1 (ko) * 2000-10-28 2004-06-11 엘지전자 주식회사 콤팩트 피씨아이에서 시스템 슬롯의 이중화 장치
KR100426813B1 (ko) * 2001-08-24 2004-04-08 삼성전자주식회사 시스템 보드

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020194A (ko) * 1993-12-14 1995-07-24 이헌조 인터트립라인의 공유장치
JPH09185578A (ja) * 1995-11-27 1997-07-15 Digital Equip Corp <Dec> 拡張／ブリッジｐｃｉバスにおいてｐｃｉ割込みバインディングおよびそれに関連した待ち時間を最適化するための方法および装置
KR980003995A (ko) * 1996-06-19 1998-03-30 김주용 Pci 애드 온 카드에서의 멀티 인터럽트 처리 방법 및 장치
KR19980044600A (ko) * 1996-12-07 1998-09-05 양승택 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법
KR19980044002A (ko) * 1996-12-05 1998-09-05 양승택 절충식 pci 버스용 다중 인터럽트 제어 장치 및 방법
KR19980056461A (ko) * 1996-12-28 1998-09-25 문정환 Pci 시스템 간의 인터페이스 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020194A (ko) * 1993-12-14 1995-07-24 이헌조 인터트립라인의 공유장치
JPH09185578A (ja) * 1995-11-27 1997-07-15 Digital Equip Corp <Dec> 拡張／ブリッジｐｃｉバスにおいてｐｃｉ割込みバインディングおよびそれに関連した待ち時間を最適化するための方法および装置
KR980003995A (ko) * 1996-06-19 1998-03-30 김주용 Pci 애드 온 카드에서의 멀티 인터럽트 처리 방법 및 장치
KR19980044002A (ko) * 1996-12-05 1998-09-05 양승택 절충식 pci 버스용 다중 인터럽트 제어 장치 및 방법
KR19980044600A (ko) * 1996-12-07 1998-09-05 양승택 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법
KR19980056461A (ko) * 1996-12-28 1998-09-25 문정환 Pci 시스템 간의 인터페이스 장치

Also Published As

Publication number Publication date
KR19990015828A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
US5428799A (en) Redirection of interrupts to microprocessors
CA1241766A (en) Communication controller using multiported random access memory
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
KR100420707B1 (ko) 가변폭버스의동시적인액세스를이용하는다중프로세서시스템에서버스중재를위한방법및시스템
RU2140667C1 (ru) Компьютерная система, имеющая шинный интерфейс
JP4741256B2 (ja) インタラプトコントローラ
US5892956A (en) Serial bus for transmitting interrupt information in a multiprocessing system
US20030110336A1 (en) Method and apparatus for interrupt redirection for arm processors
US5905898A (en) Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority
US5640571A (en) Interrupt steering for a computer system
US5850555A (en) System and method for validating interrupts before presentation to a CPU
EP0742522A1 (en) Processor interrupt control
KR100448931B1 (ko) 피씨아이 인터럽트 공유장치
US5850558A (en) System and method for referencing interrupt request information in a programmable interrupt controller
US5894578A (en) System and method for using random access memory in a programmable interrupt controller
FI76893C (fi) Kommunikationsmultiplexer med dubbla mikroprocessorer.
EP0079140A1 (en) Multiple computing systems and communication bus structure therefor
KR20030004763A (ko) 인터럽트 처리장치
KR100451722B1 (ko) 직접 메모리 액세스 제어 장치
JPH02230356A (ja) 情報処理装置のバス拡張装置
KR930005843B1 (ko) 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법
KR0158942B1 (ko) 브이엠이 버스 시스템의 아이피시 제어로직
KR0171772B1 (ko) 입출력 디바이스보드의 식별방법
GB2263047A (en) Interface chip for a voice processing system
JP2564321B2 (ja) バス制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee