KR0171772B1 - 입출력 디바이스보드의 식별방법 - Google Patents

입출력 디바이스보드의 식별방법 Download PDF

Info

Publication number
KR0171772B1
KR0171772B1 KR1019950069184A KR19950069184A KR0171772B1 KR 0171772 B1 KR0171772 B1 KR 0171772B1 KR 1019950069184 A KR1019950069184 A KR 1019950069184A KR 19950069184 A KR19950069184 A KR 19950069184A KR 0171772 B1 KR0171772 B1 KR 0171772B1
Authority
KR
South Korea
Prior art keywords
board
input
interrupt
address
processor
Prior art date
Application number
KR1019950069184A
Other languages
English (en)
Other versions
KR970049651A (ko
Inventor
이철주
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019950069184A priority Critical patent/KR0171772B1/ko
Publication of KR970049651A publication Critical patent/KR970049651A/ko
Application granted granted Critical
Publication of KR0171772B1 publication Critical patent/KR0171772B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 입출력 디바이스보드의 식별방법에 관한 것으로, 시스템 버스에 프로세서들과 공유메모리와 입출력제어보드들이 공통으로 연결되어 있고, 상기 입출력제어보드들에 입출력 버스를 통해 적어도 하나 이상의 디바이스보드가 연결된 다중 프로세서 시스템에 있어서, 상기 입출력 디바이스보드들의 데이터를 저장하기 위한 영역을 설정하기 위하여 상기 공유메모리상에 하나의 어레이를 잡고, 상기 디바이스들의 데이터 저장영역은 어레이상의 오프셋으로 식별할 수 있도록 메모리를 할당한 상태에서, 인터럽트가 발생되면 획득된 상기 물리 어드레스가 유효 어드레스인지 판별하는 단계(200); 상기 판별결과 유효 어드레스이면, 옵셋을 계산하여 인터럽트를 발생시킨 디바이스보드를 식별하는 단계(220); 및 상기 판별된 디바이스의 어드레스영역에 대해 프로세서보드가 처리하는 단계로 구성된다. 이때 유효 어드레스가 아니면 에러 처리기루틴을 수행한다(210).

Description

입출력 디바이스보드의 식별방법
제1도는 일반적인 다중 프로세서 시스템을 도시한 블록도.
제2도는 종래의 방식에 따라 디바이스보드의 메모리영역을 각각 할당하는 개념도.
제3도는 본 발명에 따라 디바이스보드의 메모리영역을 할당하는 개념도.
제4도는 종래의 방식에 다른 디바이스보드 식별방법의 흐름도.
제5도는 본 발명에 따른 디바이스보드 식별방법의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 시스템 버스 2 : 입출력 버스
3 : 프로세서보드 4 : 메모리보드
5 : 입출력제어보드 6-1~6-4 : 디바이스보드
본 발명은 다중 프로세서 컴퓨터 시스템에 있어서 프로세서의 처리 능력을 향상시키기 위한 기술에 관한 것으로, 특히 입출력제어보드를 통해 디바이스보드가 프로세서보드에 인터럽트를 요구할 경우 어느 디바이스보드에서 인터럽트가 요구되었는지 식별을 용이하게 하는 디바이스보드 식별방법에 관한 것이다.
일반적으로 다중 프로세서 시스템은 제1도에 도시된 바와 같이, 공통의 시스템 버스(1)에 다수개의 프로세서보드(MPU:3)와, 메모리보드(MMU:4), 입출력제어보드(IPU:5)가 연결되어 데이터를 교환하도록 구성되어 있다. 또한 입출력 디바이스보드들(6-1~6-4)은 입출력제어보드(5)에 입출력 버스(2: 예컨대, SCS1버스 혹은 VME버스)를 통해 접속되어 입출력제어보드(5)를 통해 프로세서보드에 처리를 요구하거나 프로세서보드(3)가 입출력제어보드를 통해 지시한 명력을 수행하도록 되어 있다.
예컨대, 고속 중형컴퓨터에 있어서 시스템 버스(1)는 정보전달의 통로가 되는 백플레인 버스로서 주전산기 II의 시스템 버스인 HiPi버스를 개량한 HiPi+버스이고, 프로세서보드(3)는 팬티엄 프로세서 및 캐쉬 메모리가 구비되며 운영체재 및 사용자의 프로그램을 수행하는 주보드로서 공유 버스상에 10개의 보드까지 확장이 가능한 밀결합 다중 프로세서이고, 메모리보드(4)는 운영체제 및 사용자의 프로그램 및 데이터를 저장하는보드로서 16M 비트의 DRAM을 기반으로 256M의 기억용량을보드당 가질 수 있고, 공유버스상에 최대 8장까지 실장할 수 있다. 또한, 입출력제어보드(5)는 디스크와 테이프등과 같은 대용량의 디바이스와 주기억장치 사이의 데이터전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하는보드로서, 블록 입출력 디바이스의 제어를 위한 디바이스를 저장하기 위한 롬 및 로칼 램을 구비하며 전송데이터를 임시 저장하기 위한 대용량의 버퍼도 가지고 있고, 공유 시스템 버스상에 4개의보드까지 확장가능하며 블록 입출력디바이스를 위한 4개의 SCSI-2버스 인터페이스를 제공한다. 그리고 도시되지 않았으나 시스템제어보드(통상 입출력제어보드(5)와 유사함)는 콘솔, 터미널, 프린터등의 문자 입출력처리 디바이스와, LAN, WAN, ISDN등의 통신 디바이스와 주기억장치 사이의 데이터 전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하고, 문자 및 통신 입출력 디바이스의 제어를 위한 디바이스 드라이버를 내장할 수 있는 롬 및 로칼 램을 구비하며 시스템 전체자원으로서 TODC 및 배터리 백업 램도 가진다. 이러한 시스템 제어보드는 공유 시스템 버스상에 2개까지 장착 가능하며 문자 및 통신 입출력 디바이스의 연결을 위하여 VME64 버스 인터페이스를 제공한다. 여기서 VME64버스에 연결될 수 있는 문자입출력 및 통신 디바이스는 이더넷 제어기, FDDI제어기, 터미널제어기, X.25제어기, ISDN제어기등이다. 입출력제어보드과 시스템제어보드는 하드웨어적으로 동일한보드상에 구현될 수 있으며, 옵션으로 선택하여 특정 기능을 수행하도록 할 수 있다.
이러한 구성에서 입출력제어보드(5)에 입출력 버스(2)를 통해 연결된 디바이스보드들(6-1~6-2)이 데이터를 메모리보드(4)에 전송하여 프로세서에서 처리하도록 하기 위해서는, 디바이스보드(6-1~6-4)가 입출력제어보드(5)에 인터럽트를 걸어 데이터 전송을 요구하면 입출력제어보드(5)가 디바이스 데이터를 공유 메모리(4)에 저장한 후 프로세서에 인터럽트를 걸어 알려주도록 되어 있다. 이때 사용되는 메모리 어드레스는 물리적인 어드레스이다.
그런데, 프로세서보드(3)에서는 로지칼 어드레스(혹은 가상 어드레스)를 사용하여 처리하는데 반하여, 입출력제어보드(5; 시스템 제어보드를 포함함)와 프로세서보드(3)가 물리적인 어드레스만을 공유할수 있으므로, 프로세서보드(3)에서는 입출력제어보드(5)로부터 보내져온 인터럽트에 대해서 해당 입출력제어보드(5)의 디바이스보드를 식별하기 위한 체크 프로세스가 포함되어야 한다. 이러한 체크 프로세스는 매우 빈번히 사용되는데, 종래의 제2도에 도시된 바와 같이 공유 메모리상의 특정 영역에 디바이스보드마다 어레이를 각각 잡아 주었기 때문에, 인터럽트에 대한 처리를 하기 위해서는 각 디바이스보드마다의 어드레스를 기억하여 두었다가 몇번째 디바이스보드로부터 온 인터럽트인지를 구별하기 위해서 루프를 돌면서 어드레스영역과 비교하여 몇번째보드인가를 찾아내어야 한다.
즉, 입출력제어보드(5)에 4개의 디바이스보드(6-1~6-4)가 연결되어 있고, 공유 메모리상에 제2도에 도시된 바와 같이, 제1디바이스보드(6-1)는 물리 어드레스(start_PA1)에서부터 물리 어드레스(end_PA1)까지로 제1어레이가 할당되고, 제2디바이스보드(6-2)는 물리 어드레스(start_PA2)에서부터 물리 어드레스(end_PA2)까지 제2어레이가 할당되고, 제3디바이스보드(6-3)는 물리 어드레스(start_PA3)에서부터 물리 어드레스(end_PA3)가지 제3어레이가 할당되고, 제4디바이스보드(6-4)는 물리 어드레스(start_PA4)와 물리 어드레스(end_PA4)까지 제4어레이가 할당된다고 하자. 이때 프로세서보드는 각 어레이의 스타트 물리 어드레스에 대응되는 가상 어드레스(예컨대, start_PA1에 대응되는 start_PA1)를 알고 있다.
앞서 설명한 바와 같이, 프로세서보드상에서 수행되는 프로세스들은 가상 어드레스를 사용하여 데이터를 처리하나 입출력제어보드와 프로세서보드간에는 물리적인 어드레스로 데이터를 교환하도록 되어 있다. 따라서 인터럽트를 통해 임의의 디바이스보드가 물리 어드레스를 제공하면 인터럽트 서비스 루틴은 이 어드레스를 미리 알고 있는 할당된 어드레스와 비교하여 어느 디바이스보드로부터 처리가 요구되었는지를 구한 다음, 물리 어드레스의 오프셋을 산출한 후 가상 어드레스에 더하여 해당 데이터를 처라하도록 되어 있다.
예컨대, 입출력제어보드(5)가 프로세서보드(3)에 물리 어드레스(test_PA)로 인터럽트를 걸었을 때, 처리되는 종래의 절차는 제4도에 도시된 바와 같이, 입출력제어보드(5)가 인터럽트를 걸면 인터럽트 처리루틴에서 해당 물리 어드레스가 첫 번째 디바이스보드의 어레이 영역에 해당하는지를 판단하여 첫 번째 디바이스보드가 인터럽트를 걸었는지 식별하고(100), 첫 번째 디바이스보드의 어레이 영역이 아니면 이어서, 해당 물리 어드레스가 두 번째 디바이스보드의 어레이 영역에 해당하는지를 판단하여 두 번째 디바이스보드에서 인터럽트를 걸었는지 판단하고(101), 두 번째 디바이스보드가 아니면 동일한 방식으로 세 번째 디바이스보드에서 인터럽트를 걸었는지 판단하고(102), 세 번째 디바이스보드도 아니면 이어서 네 번째 디바이스보드에서 인터럽트를 걸었는지 판단하여(103) 네 번째에서도 아니면 에러처리를 구동하였고(110), 네 개의 디바이스보드중 어느 하나가 인터럽트를 걸었으면 해당 디바이스보드를 식별한 후 옵셋을 계산하여(120) 프로세서보드(3)에서 식별된보드의 인터럽트를 처리하였다.
따라서 제2디바이스보드가 물리 어드레스(test_PA2)로 인터럽트를 걸었으면, 종래에는 test_PA2가 start_PA1과 end_PA1 사이에 속하는지를 판단하여 제1디바이스보드가 인터럽트를 걸었는지를 식별하고, 이어서 test_PA2가 start_PA2 사이에 속하는지를 판단하여 제2디바이스보드가 인터럽트를 걸었는지를 식별한다. 이때 test_PA2는 제2어레이 영역에 해당되므로 제2디바이스보드가 인터럽트를 걸었다는 것을 식별한 후 이어서 오프셋을 구한다(120). 여기서 오프셋(Offest)은 Offset= (start_PA2)-(test_PA2)로 구할 수 있고, 프로세서보드에서는 가상 어드레스에 상기 오프셋을 더하여 처리할 어드레스를 구한다(start_VA2 + offset).
이상에서 살펴본 바와 같이, 종래에는 주전산기에서 디바이스보드마다 어레이를 각각 할당해 주었기 때문에 인터럽트에 대한 처리를 하기 위해서는 각 디바이스보드마다의 어드레스를 기억하여 두었다가 몇번째 디바이스보드로부터 온 인터럽트인지를 구별하기 위해서 루프를 돌면서 각 어레이의 어드레스 영역과 비교하여 몇번째 디바이스보드인가를 찾아내야 하므로 처리를 시간이 많이 걸리고, 프로세서에 불필요하게 로드가 많이 걸리는 문제점이 있다.
이에 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 안출된 것으로, 인터럽트 처리의 루프수를 줄여 프로세서의 처리속도를 개선할 수 있도록 디바이스보드의 식별을 용이하게 하는 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 시스템 버스에 프로세서들과 공유 메모리와 입출력제어보드들이 공통으로 연결되어 있고, 상기 입출력제어보드들에 입출력 버스를 통해 적어도 하나 이상의 디바이스보드가 연결된 다중 프로세서 시스템에 있어서, 상기 입출력 디바이스보드들의 데이터를 저장하기 위한 영역을 설정하기 위하여 상기 공유 메모리상에 하나의 어레이를 잡고, 상기 디바이스보드들의 데이터 저장영역은 상기 설정된 어레이상에 오프셋으로 식별할 수 있도록 메모리를 할당하는 단계; 상기 디바이스보드의 데이터를 입출력제어보드를 통해 공유 메모리에 저장한 후, 상기 입출력제어보드가 소정의 물리 어드레스로 인터럽트를 발생하는 단계; 상기 인터럽트가 발생되면 획득된 상기 물리 어드레스가 유효 어드레스인지 판별하는 단계; 상기 판별결과 유효 어드레스이면, 옵셋을 계산하여 인터럽트를 발생시킨 디바이스보드를 식별하는 단계; 및 상기 판별된 디바이스보드의 어드레스영역에 대해 프로세서보드가 처리하는 단계로 구성된 것을 특징으로 한다.
즉, 본 발명은 공유 메모리상에 입출력 디바이스보드의 메모리영역을 할당함에 있어서, 하나의 커다란 어레이를 잡아준 후, 각보드수에 따라 분할하여 옵셋에 의해 해당보드를 쉽게 식별하고 해당 데이터를 처리할 수 있도록 한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.
먼저 본 발명을 이해 하기 쉽도록 시스템 버스상에서 인터럽트가 동작되는 것을 개략적으로 설명한다.
시스템 버스상에서 인터럽트는 인터럽트 버스를 통해 이루어지며, 프로세서들 사이의 통신(interprocessor communication)을 지원한다. 이러한 인터럽트버스는 IBSYNC*, IBD7..0*, IBDP*로 이루어지고, 인터럽트의 종류(interrupt class)로는 지정 인터럽트와 중재 인터럽트가 있다. 또한 인터럽트 벡터는 인터럽트 발생원인과 요청하는 동작이 무엇인지를 나타내는, 전송된 인터럽트의 중심이 되는 정보로서, 8비트 또는 16비트의 크기를 가지며, E-type, I-type, N-type, Q-type이 있다.
지정 인터럽트는 인터럽트 요청기가 인터럽트를 받을 처리기의 주소를 지정하여 전송하는 것으로 5개의 단계로 구성되고, 중재 인터럽트는 다중 프로세서 환경에서 효과적인 인터럽트 분배를 구현하기 위하여 처리기를 지정하지 않으며, 22단계로 수행된다.
즉, 지정 인터럽트 단계0에서는 인터럽트 요청기로부터 인터럽트를 받는 즉(즉, 처리기)의 주소(슬롯 ID)와 인터럽트 종류가 전달되고, 단계1에서는 인터럽트 요청기가 인터럽트 벡터의 종류와 자신의 어드레스(슬롯 ID)를 전송하며, 단계2에서는 요청기가 처리기로 인터럽트 벡터를 전송한다. 또한 단계3에서 요청기는 인터럽트 전송이 진행중임을 알리기 위하여 IBSYNC*를 구동하고 처리하는 응답을 준비하며, 단계4에서 요청기는 인터럽트의 마지막임을 알리기 위하여 IBSYNC*를 걷어내고 처리기는 요청기에 응답을 보낸다.
또한, 중재 인터럽트의 단계0에서 요청기는 IBSYNC*신호를 구동함과 아울러 인터럽트 종류, 벡트의 형태, 처리기들의 모임주소를 전송하고, 단계1에서 요청기는 IBSSYNC*를 구동한다. 단계2 내지 단계16에서 요청기는 IBSSYNC*를 구동하고, 단계0에서 지정된 처리기들 사이에 중재가 처리되어 하나의 처리기가 선택된다. 단계17에서 요청기는 선정된 하나의 처리기로 자신의 주소를 전송하고, 단계18에서 요청기는 처리기로 벡터의 상위 8비트를 전송하고, 단계19에서 벡터의 하위 8비트를 전송한다. 단계20에서는 요청기는 인터럽트 전송이 진행중임을 알리기 위하여 IBSYNC*를 구동하고 처리기는 응답을 준비하며, 단계4에서 요청기는 인터럽트의 마지막임을 알리기 위하여 IBSYNC*를 걷어내고 처리기는 요청기에 응답을 보낸다. 이와 같이 인터럽트를 요청한 요청기는 인터럽트 처리기에 인터럽트 벡터를 전달하여 매세지 패싱 프로토콜(MPP)에 따라 인터럽트 처리와 관련된 정보를 전송해 준다.
한편, 본 발명에 따라 공유 메모리상에 입출력 디바이스의 어레이를 할당하는 방식은 제3도에 도시된 바와 같이, 공유 메모리상에 하나의 커다란 어레이를 잡아주고, 각 디바이어스보드별로 오프셋에 따라 디바이스 데이터를 저장할 영역을 할당해 준다.
그리고 본 발명에 따라 디바이스보드를 식별하는 방법은 제5도에 도시된 바와 같이, 시스템 버스에 프로세서들과 공유메모리와 입출력제어보드들이 공통으로 연결되어 있고, 상기 입출력제어보드들에 입출력 버스를 통해 적어도 하나 이상의 디바이스보드가 연결된 다중 프로세서 시스템에 있어서, 상기 입출력 디바이스보드들의 데이터를 저장하기 위한 영역을 설정하기 위하여 상기 공유메모리상에 하나의 어레이를 잡고, 상기 디바이스들의 데이터 저장영역은 어레이상의 오프셋으로 식별할 수 있도록 메모리를 할당한 상태에서, 인터럽트가 발생되면 획득된 상기 물리 어드레스가 유효 어드레스인지 판별하는 단계(200); 상기 판별결과 유효 어드레스이면, 옵셋을 계산하여 인터럽트를 발생시킨 디바이스보드를 식별하는 단계(220); 및 상기 판별된 디바이스의 어드레스영역에 대해 프로세서보드가 처리하는 단계로 구성된다. 이대 유효 어드레스가 아니면 에러처리기루틴을 수행한다(210).
제5도에 있어서, 입출력제어보드(5)에서 인터럽트가 호출되면 유효 어드레스인지를 확인한 후(200), 에러면 에러처리기로 넘기고(210), 유효 어드레스이면 옵셋만 계산하여 프로세서보드(3)에 정보를 넘겨주면 된다.
이상에서 살펴 본 바와 같이, 종래에는 디아비스보드마다 어레이를 각각 잡아 주었으나 본 발명에서는 크게 하나의 어레이를 잡은 후보드수로 나누어 오프셋으로 몇번째보드에서 온 것인지를 알 수 있도록 한다. 따라서, 입출력제어보드에 연결된 디바이스보드가 인터럽트를 걸면 인터럽트 서비스 루틴에서 공유 메모리상에서 옵셋을 구해 해당보드를 식별하므로써 디바이스보드를 식별하기 위하여 처리하는 루틴을 간소화하여 프로세서의 처리속도를 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 시스템 버스에 프로세서들과 공유 메모리와 입출력제어보드들이 공통으로 연결되어 있고, 상기 입출려제어보드들에 입출력 버스를 통해 적어도 하나 이상의 디바이스보드가 연결된 다중 프로세서 시스템에 있어서, 상기 입출력 디바이스보드들의 데이터를 저장하기 위한 영역을 설정하기 위하여 상기 공유 메모리상에 하나의 어레이를 잡고, 상기 디바이스보드들의 데이터 저장영역은 상기 설정된 어레이상에서 오프셋으로 식별할 수 있도록 메모리를 할당하는 단계; 상기 디바이스보드의 데이터를 입출력제어보드를 통해 공유 메모리에 저장한 후, 상기 입출력제어보드가 소정의 물리 어드레스로 인터럽트를 발생하는 단계; 상기 인터럽트가 발생되면 획득된 상기 물리 어드레스가 유효 어드레스인지 판별하는 단계; 상기 판별결과 유효 어드레스이면, 옵셋을 계산하여 인터럽트를 발생시킨 디바이스보드를 식별하는 단계; 및 상기 판별된 디바이스보드의 어드레스영역에 대해 프로세서보드가 처리하는 단계로 구성되는 고속 중형컴퓨터에 있어서 입출력 디바이스보드의 식별방법.
KR1019950069184A 1995-12-30 1995-12-30 입출력 디바이스보드의 식별방법 KR0171772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069184A KR0171772B1 (ko) 1995-12-30 1995-12-30 입출력 디바이스보드의 식별방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069184A KR0171772B1 (ko) 1995-12-30 1995-12-30 입출력 디바이스보드의 식별방법

Publications (2)

Publication Number Publication Date
KR970049651A KR970049651A (ko) 1997-07-29
KR0171772B1 true KR0171772B1 (ko) 1999-03-30

Family

ID=19448334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069184A KR0171772B1 (ko) 1995-12-30 1995-12-30 입출력 디바이스보드의 식별방법

Country Status (1)

Country Link
KR (1) KR0171772B1 (ko)

Also Published As

Publication number Publication date
KR970049651A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JP2741969B2 (ja) メッセージベースのデータ処理装置
US4698746A (en) Multiprocessor communication method and apparatus
US5511200A (en) Method and apparatus for providing an enhanced programmable priority interrupt controller
US5428799A (en) Redirection of interrupts to microprocessors
US5528761A (en) Message passing apparatus for determining if counted acknowledgements from a set of processors are within a defined range
US5481725A (en) Method for providing programmable interrupts for embedded hardware used with programmable interrupt controllers
KR960006502B1 (ko) 인터럽트 재시행 시도 감소 장치
EP0475005B1 (en) Device for interconnecting channels
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
US4896256A (en) Linking interface system using plural controllable bidirectional bus ports for intercommunication amoung split-bus intracommunication subsystems
JPS62156752A (ja) 多重プロセツサ計算システム
US5524211A (en) System for employing select, pause, and identification registers to control communication among plural processors
US6789142B2 (en) Method, system, and program for handling interrupt requests
JPH05274252A (ja) コンピュータシステムにおけるトランザクション実行方法
GB2216306A (en) Load and synchronize computer architecture and process
KR0171772B1 (ko) 입출력 디바이스보드의 식별방법
CA1169574A (en) Communication multiplexer having dual microprocessors
EP0476252A1 (en) Apparatus for exchanging channel adapter status among multiple channel adapters
GB2119977A (en) Microcomputer systems
EP0067519B1 (en) Telecommunications system
KR930001588B1 (ko) 프로세서 제어장치
JPH01305461A (ja) バス使用権制御方式
JPH08272754A (ja) マルチプロセッサシステム
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JP3211694B2 (ja) マルチプロセッサ接続方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee