CN100397375C - 多中断处理单元的中断处理的装置和方法 - Google Patents
多中断处理单元的中断处理的装置和方法 Download PDFInfo
- Publication number
- CN100397375C CN100397375C CNB2005101256618A CN200510125661A CN100397375C CN 100397375 C CN100397375 C CN 100397375C CN B2005101256618 A CNB2005101256618 A CN B2005101256618A CN 200510125661 A CN200510125661 A CN 200510125661A CN 100397375 C CN100397375 C CN 100397375C
- Authority
- CN
- China
- Prior art keywords
- interrupt
- unit
- interrupt process
- interruption
- process unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 100
- 238000012545 processing Methods 0.000 claims abstract description 25
- 238000003672 processing method Methods 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开了多个中断处理单元对中断进行处理的装置和方法，该装置包含多个中断产生单元、多个中断控制单元、多个中断处理单元、中断处理单元使能寄存器。该方法包括以下步骤：所有的中断产生单元都产生中断标志保存在自己的中断标志寄存器；将中断标志在中断控制单元中通过各种控制提出中断申请；提出的中断申请联合中断处理单元使能寄存器，选择对应的中断处理单元，进行中断处理。本发明可以防止因为中断处理单元的故障而导致对中断的错误判断，并且具有很好的扩展性。
Description
技术领域
本发明涉及中断处理技术，尤其涉及一种改进的用于中断处理的装置和方法。
背景技术
在系统电路设计中，系统电路中的中央处理器(CPU)在执行一组计算机指令时，中央处理器(CPU)会频繁地被一些异步或同步事件中断。
上述异步或者同步事件被称为中断或者异常。
中断是异步事件，主要由硬件，如输入/输出(I/O)设备、处理机调用、时钟或定时器引起的，是随机发生的中断处理机的事件；异常是同步事件，是某些特定指令执行的结果，如主存存取错、浮点数被零除、计算溢出等。通常情况下，异常比中断频繁得多。
目前绝大多数的中断处理和测试都是采用多对一的结构，即多个中断源经过各种控制，最后由一个处理单元来处理。当中断源发出中断，中断控制单元将根据中断的优先级或者其他的控制机制对中断信号进行选择处理。中断控制单元将合适的中断提交给中断处理单元，中断处理单元根据处理中断的程序进入中断处理过程。
现在，技术水平的发展带来了产品系统设计越来越复杂，中断发生的数目和频率显著地增加。尤为重要的是这些中断是必要的，因为它们支持多个处理过程的执行、多个外设的处理、和各个组件的性能监控。而这些处理过程都需要中断处理过程来完成，尤其是在重要场合下，如果中断处理单元出现故障，将引起系统错误，造成损失。
由于目前整个产品的设计非常复杂时，在进行产品测试的时候，一个中断处理单元的测试往往是不全面的。如果该中断处理单元出现问题，我们也无法知道是中断出现了问题，还是中断处理单元出现问题，所以测试的手段需要改进。
发明内容
有鉴于此，为了解决单处理单元引来的不可靠和不全面的问题，本发明提出一种使用多中断处理单元进行中断响应和测试的装置和方法。
一种电路系统的中断处理的装置，其特征在于：包括：
多个中断产生单元，来自所有电路系统的中断源都被引入所述中断产生单元，所述中断产生单元保存保存每个中断源，并产生对应于每个中断处理的中断标志；
多个中断控制单元，中断控制单元中包含有中断标志寄存器，用于寄存对应于每个中断处理的中断标志，然后对产生的中断标志组合形成中断申请；
多个中断处理单元，用于处理中断。
进一步，所述中断处理装置，给多个中断处理单元配备中断处理单元使能寄存器，可以制定中断被哪个处理单元处理，用于控制中断处理单元的工作。
进一步，所述中断处理装置，中断产生单元为每个中断处理单元专有；中断发生单元发生自己对应中断处理单元的中断源；而且中断产生单元可以产生对应中断处理单元之外的电路系统其他部分产生的中断源。
进一步，中断处理装置中的多个中断控制单元可以组合为一个中断控制单元，然后加上时间同步装置来解决同步问题。
进一步，中断处理装置中的多个中断处理单元是相同或不同类型的处理器。如果多个中断处理单元为同种处理单元，中断控制单元可以合并为一个，而且不用增加时间同步装置。
进一步，中断处理装置中每个中断控制单元中包含多个中断处理单元对应的中断标志寄存器。如果将这些中断标志寄存器进行组合输出，可以减少装置引脚。
一种中断处理方法，包括以下步骤：
中断发生后；
A所有的中断发生单元都触发这个中断，保存在中断控制单元内的中断标志寄存器；
B将中断标志进行控制处理，并形成中断申请；
C将步骤B中得到的中断申请联合中断处理单元使能寄存器，选择对应的中断处理单元；
D进行中断处理。
通过本发明，可以解决单个中断处理单元带来的中断处理单元工作不可靠问题，同时，给电子产品中中断的测试提供了一个全面的方法，保证了不会因为中断处理单元的问题而引起的错误判断，而且该装置和方法有很好得扩展性。
附图说明
图1现有技术中断处理装置示意图；
图2本发明的中断处理装置示意图；
图3本发明带有中断处理器寄存器的中断处理装置示意图；
图4中断处理单元对应的中断控制单元示意图；
图5增加处理器的示意图；
图6中断控制单元中包含的中断标志寄存器组成示意图；
图7多处理单元中断处理流程图。
具体实施方式
如图2所示，以中断处理单元0 200为例。来自所有电路系统的中断源都会被引入中断处理单元0 200的中断产生单元0 201。在该中断处理单元0 200的中断产生单元0 201中，对每个中断源进行保存，产生对应于中断处理单元0 200的中断标志。所得到的中断标志经过中断处理单元0 200的中断控制单元202通过控制处理，形成中断申请，向中断处理单元申请中断，该实施例说明所有的中断处理单元都会对该中断响应，作出自己的反应。
如图3所示，在各个中断处理单元的前面加一个中断处理单元使能寄存器34，用这个中断处理单元使能寄存器34就可以通过设置中断处理单元使能寄存器34里的值达到控制使用哪个中断处理单元进行中断的处理。通过这个中断处理单元使能寄存器34也可以对中断的测试进行全面安全的测试。
如图4所示，每个设计电路中有可能使用了不同的中断处理单元，为了保证每个中断处理单元可以找到正确的中断源，为每个中断控制单元都配备了对应于其中断处理单元的中断标志寄存器。同时，如果所采用中断处理单元是同种类型的处理器，就可以将这些中断控制单元合并为一个中断控制单元422。在进一步，可以把这些不同中断处理单元的中断标志寄存器进行组合输出，以达到减少芯片引脚的目的。
如图5所示，当电路系统发生变化，需要增加处理器数量，对应这个处理器就会增加一些新中断源，这些新的中断和原有的中断一起组成新中断源11，增加对应于新中断处理单元5230的新中断产生单元5231和新中断控制单元5232。在中断处理单元使能寄存器34中给新中断处理单元5230分配一个使能位。如图6所示，给每个中断处理单元对应的中断控制单元都添加一个对应于新中断处理单元5230的新中断标志寄存器63，虽然每个中断处理单元的对应的中断控制单元是不同的，但是他们中包含的中断标志寄存器组却是相同的，都是由各个中断处理单元对应的中断源产生的中断标志，图6只是选用的一个例子。这样可以很方便的增加电路系统的功能而不用做很多工作。其余的处理过程就和一个新的多中断处理单元的电路是一样工作了。
如图7所示，中断发生后；
A所有的中断发生单元都触发这个中断，保存在自己的中断标志寄存器；
B将中断标志寄存器在中断控制单元进行控制；
C提出的中断申请联合中断处理单元使能寄存器，选择对应的中断处理单元；
D进行中断处理。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，因此本发明保护范围以权利要求书的保护范围为准。
Claims (11)
1.一种电路系统的中断处理的装置，其特征在于：包括：
多个中断产生单元，来自所有电路系统的中断源都被引入所述中断产生单元，所述中断产生单元保存每个中断源，并产生对应于每个中断处理单元的中断标志；
多个中断控制单元，中断控制单元中包含有中断标志寄存器，用于寄存对应于各中断处理单元的中断标志，然后对产生的中断标志组合形成中断申请；
多个中断处理单元，用于处理中断。
2.根据权利要求1所述装置，其特征在于：给多个中断处理单元配备中断处理单元使能寄存器，可以指定中断被哪个中断处理单元处理。
3.根据权利要求1所述装置，其特征在于：所述中断产生单元为每个中断处理单元专有。
4.根据权利要求1所述装置，其特征在于：中断产生单元发生对应中断处理单元的中断源的中断标志。
5.根据权利要求1所述装置，其特征在于：中断产生单元发生对应中断处理单元之外的电路系统其他部分产生的中断源。
6.根据权利要求1所述装置，其特征在于：多个中断控制单元组合为一个中断控制单元，加上时间同步装置来解决同步问题。
7.根据权利要求1所述装置，其特征在于：中断处理单元是相同或不同类型的处理器。
8.根据权利要求1所述装置，其特征在于：多个中断处理单元，如果为同种类型中断处理单元，中断控制单元合并为一个，而且不用增加时间同步装置。
9.根据权利要求1所述装置，其特征在于：每个中断控制单元中包含多个中断处理单元对应的中断标志寄存器。
10.根据权利要求1所述装置，其特征在于：每个中断控制单元中包含多个中断处理单元对应的中断标志寄存器，将这些中断标志寄存器进行组合输出，可以减少装置引脚。
11.一种中断处理方法，其特征在于：包括以下步骤：
A中断发生后，所有的中断产生单元都触发这个中断，产生各中断源对应于中断处理单元的中断标志，并将中断标志保存在中断控制单元内的中断标志寄存器中；
B将中断标志进行控制处理，并形成中断申请；
C将步骤B中得到的中断申请联合中断处理单元使能寄存器，选择对应的中断处理单元；
D进行中断处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101256618A CN100397375C (zh) | 2005-12-02 | 2005-12-02 | 多中断处理单元的中断处理的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101256618A CN100397375C (zh) | 2005-12-02 | 2005-12-02 | 多中断处理单元的中断处理的装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1766861A CN1766861A (zh) | 2006-05-03 |
| CN100397375C true CN100397375C (zh) | 2008-06-25 |
Family
ID=36742752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101256618A Expired - Fee Related CN100397375C (zh) | 2005-12-02 | 2005-12-02 | 多中断处理单元的中断处理的装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100397375C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937364B (zh) * | 2009-06-30 | 2013-02-27 | 华为技术有限公司 | 一种中断合成方法及装置 |
| CN104572282A (zh) * | 2015-01-05 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种将sas控制器中断绑定到cpu的自动化方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298519A (zh) * | 1998-04-29 | 2001-06-06 | 英特尔公司 | 中断控制器 |
| CN1309350A (zh) * | 2000-01-24 | 2001-08-22 | 摩托罗拉公司 | 包含一个中断强制寄存器的灵活中断控制器 |
| CN1330782A (zh) * | 1998-12-17 | 2002-01-09 | 国际商业机器公司 | 非均匀存储器存取(numa)数据处理系统的中断体系结构 |
| US20050193157A1 (en) * | 2004-02-27 | 2005-09-01 | Min-Do Kwon | Apparatus and method for interrupt source signal allocation |
| CN1688975A (zh) * | 2003-01-24 | 2005-10-26 | 富士通株式会社 | 中断控制方法和中断控制装置 |
-
2005
- 2005-12-02 CN CNB2005101256618A patent/CN100397375C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298519A (zh) * | 1998-04-29 | 2001-06-06 | 英特尔公司 | 中断控制器 |
| CN1330782A (zh) * | 1998-12-17 | 2002-01-09 | 国际商业机器公司 | 非均匀存储器存取(numa)数据处理系统的中断体系结构 |
| CN1309350A (zh) * | 2000-01-24 | 2001-08-22 | 摩托罗拉公司 | 包含一个中断强制寄存器的灵活中断控制器 |
| CN1688975A (zh) * | 2003-01-24 | 2005-10-26 | 富士通株式会社 | 中断控制方法和中断控制装置 |
| US20050193157A1 (en) * | 2004-02-27 | 2005-09-01 | Min-Do Kwon | Apparatus and method for interrupt source signal allocation |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1766861A (zh) | 2006-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101464819B (zh) | 进入低功率模式前的硬件驱动处理器状态存储 | |
| US20130007532A1 (en) | Data processing system having a sequence processing unit and method of operation | |
| US9594419B2 (en) | Method and device for prolonging sleeping time of CPU | |
| Hou et al. | R2D2: Runtime reassurance and detection of A2 Trojan | |
| CN106919462B (zh) | 一种生成处理器故障记录的方法及装置 | |
| RU2008133621A (ru) | Способ и устройство для отладки многоядерной системы | |
| CN105260255A (zh) | 一种多处理器核片上系统的看门狗实现方法 | |
| US9256399B2 (en) | Breaking program execution on events | |
| CN104461886A (zh) | 一种控制流错误检测方法 | |
| US20130007533A1 (en) | Data processing system having a sequence processing unit and method of operation | |
| JPH0675779A (ja) | 割込を発生するための装置および割込を発生するための方法 | |
| CN100517177C (zh) | 一种组合式复位系统处理方法及装置 | |
| CN100397375C (zh) | 多中断处理单元的中断处理的装置和方法 | |
| CN100410911C (zh) | 中断控制器、中断信号预处理电路及其中断控制方法 | |
| US11061840B2 (en) | Managing network interface controller-generated interrupts | |
| CN108279595B (zh) | 用于控制设备机组状态的方法、装置和设备机组 | |
| CN100476774C (zh) | 一种限制基板管理控制器命令的方法及装置 | |
| EP2630577B1 (en) | Exception control in a multiprocessor system | |
| CN105808338A (zh) | 一种在处理中实现中断响应核可配置的方法及装置 | |
| JP2007141200A (ja) | データ処理装置 | |
| CN110399258B (zh) | 一种服务器系统的稳定性测试方法、系统及装置 | |
| WO2004034172A3 (de) | Verfahren zur ereignissynchronisation, damit synchronisierte prozessoren und fehlertoleranter systeme mit derartigen prozessoren | |
| CN1983220B (zh) | 多信号源共用信号输入电路 | |
| CN116719746B (zh) | 调试方法、设备、待调试产品和计算机存储介质 | |
| CN101551775A (zh) | 用于星载处理器的程序执行流程跳转错误检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080625 Termination date: 20121202 |