JPH07225735A - 複数のアドレスをコンピュータシステムに結合された周辺デバイスに割当てるための方法、および周辺コントローラ - Google Patents
複数のアドレスをコンピュータシステムに結合された周辺デバイスに割当てるための方法、および周辺コントローラInfo
- Publication number
- JPH07225735A JPH07225735A JP6269176A JP26917694A JPH07225735A JP H07225735 A JPH07225735 A JP H07225735A JP 6269176 A JP6269176 A JP 6269176A JP 26917694 A JP26917694 A JP 26917694A JP H07225735 A JPH07225735 A JP H07225735A
- Authority
- JP
- Japan
- Prior art keywords
- address
- specific
- data
- addresses
- specific data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 手作業でアドレス位置を変更する必要性を排
除する、パーソナルコンピュータ内で拡張カードを再配
置するためのシステムを提供する。 【構成】 Ｉ／Ｏアクセスのアドレスおよびデータの双
方を調べることによって（３０４〜３２８）、このシス
テムはデバイスの偶発的な再プログラミングに対するセ
キュリティを与える。このシステムを使用することによ
り、再プログラミング動作を実行するために必要な時間
およびハードウェア実現例の双方が最小限にされる。
除する、パーソナルコンピュータ内で拡張カードを再配
置するためのシステムを提供する。 【構成】 Ｉ／Ｏアクセスのアドレスおよびデータの双
方を調べることによって（３０４〜３２８）、このシス
テムはデバイスの偶発的な再プログラミングに対するセ
キュリティを与える。このシステムを使用することによ
り、再プログラミング動作を実行するために必要な時間
およびハードウェア実現例の双方が最小限にされる。
Description
【０００１】
【発明の分野】この発明はパーソナルコンピュータの拡
張スロットに入れるカードの直接メモリアクセス（ＤＭ
Ａ）に関し、より特定的には、カードのための特定のＤ
ＭＡチャンネルを選択するための改良されたシステムに
関する。
張スロットに入れるカードの直接メモリアクセス（ＤＭ
Ａ）に関し、より特定的には、カードのための特定のＤ
ＭＡチャンネルを選択するための改良されたシステムに
関する。
【０００２】
【発明の背景】大半のデスクトップパーソナルコンピュ
ータ（ＰＣ）システムは「拡張バス」スロットを含む。
これらのスロットは付加的な資源を含むプリント基板
（ＰＣＢ）カードがＰＣに接続されることを可能にする
物理的なコネクタである。典型的な拡張カード機能の例
は、ディスクドライブコントローラ、ビデオグラフィッ
クコントローラ、シリアルポートコントローラ、パラレ
ルポートコントローラ、およびネットワークコントロー
ラである。システムに挿入される各拡張カードは拡張バ
スを介して（メモリおよび中央処理装置（ＣＰＵ）など
の）ＰＣの主要資源に接続される。拡張バスはシステム
のすべてのカードによって共用されるので、ＰＣの主要
資源を使用することを望むカードであればどのカードで
あっても「ＤＭＡリクエスト」信号をアサートすること
によってその意図をまず示さなければならない。代替的
に、ＰＣのＣＰＵは基板拡張バスカード上の資源にアク
セスしたいときはいつでも、１つのカードしか応答しな
いことを確実にするためにそれを一意に表示しなければ
ならない。これは一意の「Ｉ／Ｏおよびメモリアドレシ
ング」によって行なわれる。どんな拡張カードでも「割
込み」信号をアサートすることによってＣＰＵからのア
テンションをリクエストすることができる。
ータ（ＰＣ）システムは「拡張バス」スロットを含む。
これらのスロットは付加的な資源を含むプリント基板
（ＰＣＢ）カードがＰＣに接続されることを可能にする
物理的なコネクタである。典型的な拡張カード機能の例
は、ディスクドライブコントローラ、ビデオグラフィッ
クコントローラ、シリアルポートコントローラ、パラレ
ルポートコントローラ、およびネットワークコントロー
ラである。システムに挿入される各拡張カードは拡張バ
スを介して（メモリおよび中央処理装置（ＣＰＵ）など
の）ＰＣの主要資源に接続される。拡張バスはシステム
のすべてのカードによって共用されるので、ＰＣの主要
資源を使用することを望むカードであればどのカードで
あっても「ＤＭＡリクエスト」信号をアサートすること
によってその意図をまず示さなければならない。代替的
に、ＰＣのＣＰＵは基板拡張バスカード上の資源にアク
セスしたいときはいつでも、１つのカードしか応答しな
いことを確実にするためにそれを一意に表示しなければ
ならない。これは一意の「Ｉ／Ｏおよびメモリアドレシ
ング」によって行なわれる。どんな拡張カードでも「割
込み」信号をアサートすることによってＣＰＵからのア
テンションをリクエストすることができる。
【０００３】数枚の拡張カードがシステムに設置された
場合、ＤＭＡリクエスト、Ｉ／Ｏおよびメモリアドレ
ス、ならびに割込信号に関してカード間に競合があって
はならない。もし競合が実際に生じると、そのシステム
は故障する。この問題を回避するために、システムは複
数のＤＭＡリクエスト線、またはチャンネルを備え、Ｄ
ＭＡ資源を使用することを望む各カードは競合を回避す
るために別個のＤＭＡリクエストチャンネルに接続され
なければならない。このシステムはまた複数の割込チャ
ンネルを備え、割込を使用することを所望する各カード
は再び別個の割込チャンネルに接続されなければならな
い。Ｉ／Ｏおよびメモリアドレシングのために、拡張カ
ードは典型的には固定された組の可能性のあるアドレス
を含み、各カードに対するアドレスはシステムの他のい
かなる資源のアドレスとも競合しない値に設定さなけれ
ばならない。
場合、ＤＭＡリクエスト、Ｉ／Ｏおよびメモリアドレ
ス、ならびに割込信号に関してカード間に競合があって
はならない。もし競合が実際に生じると、そのシステム
は故障する。この問題を回避するために、システムは複
数のＤＭＡリクエスト線、またはチャンネルを備え、Ｄ
ＭＡ資源を使用することを望む各カードは競合を回避す
るために別個のＤＭＡリクエストチャンネルに接続され
なければならない。このシステムはまた複数の割込チャ
ンネルを備え、割込を使用することを所望する各カード
は再び別個の割込チャンネルに接続されなければならな
い。Ｉ／Ｏおよびメモリアドレシングのために、拡張カ
ードは典型的には固定された組の可能性のあるアドレス
を含み、各カードに対するアドレスはシステムの他のい
かなる資源のアドレスとも競合しない値に設定さなけれ
ばならない。
【０００４】カードのための特定のＤＭＡチャンネルを
選択するための（または割込チャンネルおよびアドレス
を選択するための）最も一般的な方法は、各拡張カード
上に「ジャンパ」を構築することである。ジャンパは、
選択されたＤＭＡリクエストおよび割込チャンネル選択
を変更するために、かつカードが応答すべき異なったＩ
／Ｏおよびメモリアドレスを選択するためにも手作業で
動かされる。物理的には、各カードは拡張バス接続点で
複数のチャンネルに接続され、これらの信号はジャンパ
設定によって制御されるマルチプレクサの一方側にすべ
て接続される。ジャンパ設定を変更することによって、
異なったＤＭＡチャンネルおよび割込チャンネルが選択
され得る。Ｉ／Ｏおよびメモリアドレシングの場合に
は、ジャンパは拡張バス上に存在するアドレスがいつカ
ードのアドレスに対応するかを判定するデコーダを変更
するために使用される。Ｉ／Ｏおよびメモリアドレスジ
ャンパを変更することによって、カードが応答するアド
レスが変更される。
選択するための（または割込チャンネルおよびアドレス
を選択するための）最も一般的な方法は、各拡張カード
上に「ジャンパ」を構築することである。ジャンパは、
選択されたＤＭＡリクエストおよび割込チャンネル選択
を変更するために、かつカードが応答すべき異なったＩ
／Ｏおよびメモリアドレスを選択するためにも手作業で
動かされる。物理的には、各カードは拡張バス接続点で
複数のチャンネルに接続され、これらの信号はジャンパ
設定によって制御されるマルチプレクサの一方側にすべ
て接続される。ジャンパ設定を変更することによって、
異なったＤＭＡチャンネルおよび割込チャンネルが選択
され得る。Ｉ／Ｏおよびメモリアドレシングの場合に
は、ジャンパは拡張バス上に存在するアドレスがいつカ
ードのアドレスに対応するかを判定するデコーダを変更
するために使用される。Ｉ／Ｏおよびメモリアドレスジ
ャンパを変更することによって、カードが応答するアド
レスが変更される。
【０００５】各カードに対して柔軟性を生み出すために
ジャンパを使用することにより、複数のカードが競合す
ることなくシステムに挿入されるが、新しいカードを挿
入する際には次のような手順に従わなければならない。
つまり、現存のカードに対するジャンパ設定を再調整し
て新しいカードのための場所をあけるためにシステムの
電源をオフにしなければならない。次に、再びシステム
の電源をオンして、変更されたジャンパ設定を有するカ
ードに対しては、各カードに対するドライバソフトウェ
アに変更が知らされるように個々の「カード資源ファイ
ル」を更新しなければならない。
ジャンパを使用することにより、複数のカードが競合す
ることなくシステムに挿入されるが、新しいカードを挿
入する際には次のような手順に従わなければならない。
つまり、現存のカードに対するジャンパ設定を再調整し
て新しいカードのための場所をあけるためにシステムの
電源をオフにしなければならない。次に、再びシステム
の電源をオンして、変更されたジャンパ設定を有するカ
ードに対しては、各カードに対するドライバソフトウェ
アに変更が知らされるように個々の「カード資源ファイ
ル」を更新しなければならない。
【０００６】この問題を解決するために他の試みが行な
われた。しかしながら、これらの解決策は多くのアプリ
ケーションに相当な程度の保護を与えるものではない
か、または実現するのが非常に複雑なものである。した
がって、カードまたはカードが配置されるコンピュータ
に物理的に調整を行なう必要性を伴わずに、拡張カード
を再配置するための信頼できるシステムを提供すること
が長く望まれてきたがこれまで満たされることはなかっ
た。この発明はそのような要求に取組むものである。
われた。しかしながら、これらの解決策は多くのアプリ
ケーションに相当な程度の保護を与えるものではない
か、または実現するのが非常に複雑なものである。した
がって、カードまたはカードが配置されるコンピュータ
に物理的に調整を行なう必要性を伴わずに、拡張カード
を再配置するための信頼できるシステムを提供すること
が長く望まれてきたがこれまで満たされることはなかっ
た。この発明はそのような要求に取組むものである。
【０００７】
【発明の概要】周辺コントローラを使用することによっ
てパーソナルコンピュータの拡張カードのアドレス位置
を再配置することを可能にするシステムが提供される。
一局面において、第１の複数（ｍ）のアドレスをコンピ
ュータシステムに結合された周辺デバイスに割当てるた
めの方法が開示される。このコンピュータシステムは第
２の複数のアドレスを有する。この方法は（ａ）コンピ
ュータシステム内の中央処理装置からのコマンドを与え
て特定のアドレスにアクセスするステップと、（ｂ）特
定のアドレスへのアクセスが行なわれたかどうかを判定
するステップと、（ｃ）特定のアドレスにアクセスが行
なわれた場合には第１の特定のデータが特定のアドレス
に配置されているかどうかを判定するステップと、
（ｄ）予め定められた数（ｎ）の回数ステップ（ａ）か
ら（ｃ）のシーケンスを繰り返すステップとを含み、各
回は第１の特定のデータおよび後続の特定のデータが特
定のアドレスに配置されていれば、ｎ番目の特定のデー
タが特定のアドレスに配置されているかどうかを判定
し、この方法はさらに（ｅ）ステップ（ａ）から（ｄ）
のｎ番目のシーケンスの間に判定された特定のアドレス
に配置されたｎ番目の特定のデータに従って第１のアド
レスを周辺デバイスに割当てるステップを含む。
てパーソナルコンピュータの拡張カードのアドレス位置
を再配置することを可能にするシステムが提供される。
一局面において、第１の複数（ｍ）のアドレスをコンピ
ュータシステムに結合された周辺デバイスに割当てるた
めの方法が開示される。このコンピュータシステムは第
２の複数のアドレスを有する。この方法は（ａ）コンピ
ュータシステム内の中央処理装置からのコマンドを与え
て特定のアドレスにアクセスするステップと、（ｂ）特
定のアドレスへのアクセスが行なわれたかどうかを判定
するステップと、（ｃ）特定のアドレスにアクセスが行
なわれた場合には第１の特定のデータが特定のアドレス
に配置されているかどうかを判定するステップと、
（ｄ）予め定められた数（ｎ）の回数ステップ（ａ）か
ら（ｃ）のシーケンスを繰り返すステップとを含み、各
回は第１の特定のデータおよび後続の特定のデータが特
定のアドレスに配置されていれば、ｎ番目の特定のデー
タが特定のアドレスに配置されているかどうかを判定
し、この方法はさらに（ｅ）ステップ（ａ）から（ｄ）
のｎ番目のシーケンスの間に判定された特定のアドレス
に配置されたｎ番目の特定のデータに従って第１のアド
レスを周辺デバイスに割当てるステップを含む。
【０００８】他の局面において、第１の複数（ｍ）のア
ドレスをコンピュータシステムに結合された周辺デバイ
スに割当てるための周辺コントローラが開示される。こ
のコンピュータシステムはレジスタ内に第２の複数のア
ドレスを有する。周辺コントローラはコンピュータシス
テムに応答してレジスタの特定のアドレスにアクセスす
るためのコマンドを与えるようにコンピュータに命令す
るためのデータバッファと、特定のアドレスへのアクセ
スが行なわれたかどうかを判定し、特定のアドレスへの
アクセスが行なわれた場合には第１の特定のデータが特
定のアドレスに配置されているかどうかを判定し、かつ
そのアクセスを予め定められた数（ｎ）の回数繰り返す
ための手段とを含み、各回は第１の特定のデータおよび
後続の特定のデータが特定のアドレスに配置されていれ
ばｎ番目の特定のデータが特定のアドレスに配置されて
いるかどうかを判定する。このコントローラはまた特定
のアドレスに配置されたｎ番目の特定のデータに従って
周辺デバイスに第１のアドレスを割当て、かつ特定のア
ドレスに配置されたｎ番目の特定のデータに従って、第
１の複数（ｍ）のアドレスの残りを周辺デバイスに割当
てるためのレジスタ手段を含み、前記特定のアドレス
は、特定のデータが特定のアドレスに配置されていると
いう、連続するｎ番目の判定の各々の間に判定される。
ドレスをコンピュータシステムに結合された周辺デバイ
スに割当てるための周辺コントローラが開示される。こ
のコンピュータシステムはレジスタ内に第２の複数のア
ドレスを有する。周辺コントローラはコンピュータシス
テムに応答してレジスタの特定のアドレスにアクセスす
るためのコマンドを与えるようにコンピュータに命令す
るためのデータバッファと、特定のアドレスへのアクセ
スが行なわれたかどうかを判定し、特定のアドレスへの
アクセスが行なわれた場合には第１の特定のデータが特
定のアドレスに配置されているかどうかを判定し、かつ
そのアクセスを予め定められた数（ｎ）の回数繰り返す
ための手段とを含み、各回は第１の特定のデータおよび
後続の特定のデータが特定のアドレスに配置されていれ
ばｎ番目の特定のデータが特定のアドレスに配置されて
いるかどうかを判定する。このコントローラはまた特定
のアドレスに配置されたｎ番目の特定のデータに従って
周辺デバイスに第１のアドレスを割当て、かつ特定のア
ドレスに配置されたｎ番目の特定のデータに従って、第
１の複数（ｍ）のアドレスの残りを周辺デバイスに割当
てるためのレジスタ手段を含み、前記特定のアドレス
は、特定のデータが特定のアドレスに配置されていると
いう、連続するｎ番目の判定の各々の間に判定される。
【０００９】このシステムによって、データおよびアド
レス情報の双方を調べることによって偶発的なプログラ
ミングに対する付加的なセキュリティが与えられる。こ
のシステムは最小の付加的なハードウェアを加え、再プ
ログラミング動作の実行時間にあまり影響を及ぼさな
い。
レス情報の双方を調べることによって偶発的なプログラ
ミングに対する付加的なセキュリティが与えられる。こ
のシステムは最小の付加的なハードウェアを加え、再プ
ログラミング動作の実行時間にあまり影響を及ぼさな
い。
【００１０】
【好ましい実施例の説明】この発明はパーソナルコンピ
ュータの拡張バススロットにカードを配置する際の改良
点に関する。以下の説明は当業者が特定のアプリケーシ
ョンおよびその要求仕様に関連して与えられるようにこ
の発明を製作および使用することができるように示され
たものである。当業者には好ましい実施例に対する様々
な変更が容易に明らかであろうし、ここに規定される一
般的な原理は他の実施例にも適用可能である。したがっ
て、この発明は示される実施例に限定されることが意図
されるものではなく、ここに開示される原理および新規
の特徴と一致する最も広い範囲が与えられるものであ
る。
ュータの拡張バススロットにカードを配置する際の改良
点に関する。以下の説明は当業者が特定のアプリケーシ
ョンおよびその要求仕様に関連して与えられるようにこ
の発明を製作および使用することができるように示され
たものである。当業者には好ましい実施例に対する様々
な変更が容易に明らかであろうし、ここに規定される一
般的な原理は他の実施例にも適用可能である。したがっ
て、この発明は示される実施例に限定されることが意図
されるものではなく、ここに開示される原理および新規
の特徴と一致する最も広い範囲が与えられるものであ
る。
【００１１】ここで図１を参照して、パーソナルコンピ
ュータ（ＰＣ）１０の単純なブロック図が示される。Ｐ
Ｃの動作に必要な他のコンポーネントがあるが、この発
明に関連する部分のみがここに示されていることが当業
者によって理解されなければならない。パーソナルコン
ピュータ１０はＩ／Ｏ信号を異なったＤＭＡカード１
４、１６および１８に送る中央処理装置（ＣＰＵ）１２
を含む。ＣＰＵ１２はまた典型的にはメモリ２０にもア
クセスする。
ュータ（ＰＣ）１０の単純なブロック図が示される。Ｐ
Ｃの動作に必要な他のコンポーネントがあるが、この発
明に関連する部分のみがここに示されていることが当業
者によって理解されなければならない。パーソナルコン
ピュータ１０はＩ／Ｏ信号を異なったＤＭＡカード１
４、１６および１８に送る中央処理装置（ＣＰＵ）１２
を含む。ＣＰＵ１２はまた典型的にはメモリ２０にもア
クセスする。
【００１２】この発明のソフトウェア再配置可能モード
（ＳＲＭ）システムは、（１）システム電源をターンオ
フする、（２）拡張カードに対するジャンパを手作業で
調整する、（３）カード資源ファイルを手作業で変更す
るという問題をなくし、ジャンパコンポーネントを排除
することによって基板のコストを削減する。
（ＳＲＭ）システムは、（１）システム電源をターンオ
フする、（２）拡張カードに対するジャンパを手作業で
調整する、（３）カード資源ファイルを手作業で変更す
るという問題をなくし、ジャンパコンポーネントを排除
することによって基板のコストを削減する。
【００１３】これらの問題に取組むために工夫された他
のシステムがあった。しかしながら、これらのシステム
に伴う問題はそれらが再配置データが正しいことを確実
にしないか、またはそれらが実現するにはあまりに複雑
であるかということである。再配置情報を与えるための
第１の先行技術のシステム１００は図２に示される。こ
の実施例では、ステップ１０２でリセットがアクセスさ
れると、ステップ１０４でカウントが初期化される。そ
の後、ステップ１０６で拡張バスアクセスがあるかどう
かが判定されなければならない。もし答えがノーであれ
ば、拡張バスアクセスがあるまでステップ１０６に戻
る。
のシステムがあった。しかしながら、これらのシステム
に伴う問題はそれらが再配置データが正しいことを確実
にしないか、またはそれらが実現するにはあまりに複雑
であるかということである。再配置情報を与えるための
第１の先行技術のシステム１００は図２に示される。こ
の実施例では、ステップ１０２でリセットがアクセスさ
れると、ステップ１０４でカウントが初期化される。そ
の後、ステップ１０６で拡張バスアクセスがあるかどう
かが判定されなければならない。もし答えがノーであれ
ば、拡張バスアクセスがあるまでステップ１０６に戻
る。
【００１４】もし答えがイエスであれば、ステップ１０
８で予め定められたアドレスへの書込があるかどうかが
判定されなければならない。もし答えがノーであれば、
ステップ１０４に戻る。もし答えがイエスであれば、こ
の例ではステップ１１０でカウント＝３であるかどうか
を判定する。もし答えがノーであれば、そのカウントは
ステップ１１２で１だけインクリメントされる。カウン
トがインクリメントされた後、ステップ１０６で次の拡
張バスアクセスのために戻される。カウントが３に等し
い場合、ステップ１１４で新しいプログラミング情報が
与えられる。カウントはステップ１１６でゼロにリセッ
トされる。その後ステップ１１８で再配置モードを出
る。
８で予め定められたアドレスへの書込があるかどうかが
判定されなければならない。もし答えがノーであれば、
ステップ１０４に戻る。もし答えがイエスであれば、こ
の例ではステップ１１０でカウント＝３であるかどうか
を判定する。もし答えがノーであれば、そのカウントは
ステップ１１２で１だけインクリメントされる。カウン
トがインクリメントされた後、ステップ１０６で次の拡
張バスアクセスのために戻される。カウントが３に等し
い場合、ステップ１１４で新しいプログラミング情報が
与えられる。カウントはステップ１１６でゼロにリセッ
トされる。その後ステップ１１８で再配置モードを出
る。
【００１５】したがって、この実施例では、特定のアド
レス（Ｉ／Ｏ位置０ｘ２７８）へのアクセスのシーケン
スは特定のデータが何も要求されない状態でサーチされ
る。特定のシーケンスが見られた場合（つまり０ｘ２７
８への３つの書込アクセス）、そのデバイスに対するプ
ログラミング情報（Ｉ／Ｏベースアドレス）は現在（第
３）のアクセスのデータであるとみなされる。
レス（Ｉ／Ｏ位置０ｘ２７８）へのアクセスのシーケン
スは特定のデータが何も要求されない状態でサーチされ
る。特定のシーケンスが見られた場合（つまり０ｘ２７
８への３つの書込アクセス）、そのデバイスに対するプ
ログラミング情報（Ｉ／Ｏベースアドレス）は現在（第
３）のアクセスのデータであるとみなされる。
【００１６】この解決策は特定のタイプのデータである
かどうかをチェックしないので適切な正確さを提供しな
い。したがって、アドレスシーケンスは一致している
が、そのシーケンスのデータが正確ではないためにカー
ドが間違った場所に配置されることが起こり得る。
かどうかをチェックしないので適切な正確さを提供しな
い。したがって、アドレスシーケンスは一致している
が、そのシーケンスのデータが正確ではないためにカー
ドが間違った場所に配置されることが起こり得る。
【００１７】再配置情報を与えるための第２の先行技術
のシステム２００は図３のフローチャートに示される。
このシステムでは、ステップ２０２でのリセットの後、
ステップ２０４でアクセスされた拡張バスがあったかど
うかが判定されなければならない。もし答えがノーであ
れば、拡張バスアクセスが発生するまでステップ２０４
に戻る。もし答えがイエスであれば、ステップ２０６で
それが特定のアドレスへの書込であるかどうかが判定さ
れなければならない。もし答えがノーであれば、ステッ
プ２０４に戻る。もし答えがイエスであれば、ステップ
２０８でデータがあるパターンに等しいかどうかを判定
する。もし答えがノーであれば、ステップ２０４に戻
る。もし答えがイエスであれば、カウント＝０であり、
ステップ２１０でデータはあるシーケンスに存在するは
ずである。
のシステム２００は図３のフローチャートに示される。
このシステムでは、ステップ２０２でのリセットの後、
ステップ２０４でアクセスされた拡張バスがあったかど
うかが判定されなければならない。もし答えがノーであ
れば、拡張バスアクセスが発生するまでステップ２０４
に戻る。もし答えがイエスであれば、ステップ２０６で
それが特定のアドレスへの書込であるかどうかが判定さ
れなければならない。もし答えがノーであれば、ステッ
プ２０４に戻る。もし答えがイエスであれば、ステップ
２０８でデータがあるパターンに等しいかどうかを判定
する。もし答えがノーであれば、ステップ２０４に戻
る。もし答えがイエスであれば、カウント＝０であり、
ステップ２１０でデータはあるシーケンスに存在するは
ずである。
【００１８】次に、ステップ２１２で拡張バスアクセス
があるかどうかが判定される。もし答えがノーであれ
ば、拡張バスアクセスがあるまでステップ２１２に戻
る。もし答えがイエスであれば、ステップ２１４で書込
が特定されたアドレスに対するものであるかどうかが判
定されなければならない。もし答えがノーであれば、ス
テップ２１２に戻る。もし答えがイエスであれば、ステ
ップ２１６でそのデータが適切なシーケンスにあるかど
うかが判定されなければならない。もし答えがノーであ
れば、ステップ２０４に戻る。もし答えがイエスであれ
ば、そのデータシーケンスはビットシーケンスに等し
く、ステップ２１８でそのカウントが開始される。これ
は再配置モードを出るまでステップ２２０で２５０回繰
り返される。
があるかどうかが判定される。もし答えがノーであれ
ば、拡張バスアクセスがあるまでステップ２１２に戻
る。もし答えがイエスであれば、ステップ２１４で書込
が特定されたアドレスに対するものであるかどうかが判
定されなければならない。もし答えがノーであれば、ス
テップ２１２に戻る。もし答えがイエスであれば、ステ
ップ２１６でそのデータが適切なシーケンスにあるかど
うかが判定されなければならない。もし答えがノーであ
れば、ステップ２０４に戻る。もし答えがイエスであれ
ば、そのデータシーケンスはビットシーケンスに等し
く、ステップ２１８でそのカウントが開始される。これ
は再配置モードを出るまでステップ２２０で２５０回繰
り返される。
【００１９】この解決策はアクセスがデータの特定のシ
ーケンスを含まなければならないので、はるかに精巧な
ものである。データのシーケンスはＬＦＳＲ（線形フィ
ードバックシフトレジスタ）を使ってハードウェアで発
生される。アドレスはまず第１にアドレスの範囲に対し
てのみ明確である。つまり、始めは０ｘ１００から０ｘ
１Ｆ０までのＩ／Ｏ範囲の任意のアドレスを使用するこ
とが許容可能である。これは１６のアドレスのうちのい
ずれを使用してもよいことを意味する。０のＤＡＴＡ値
（０ｘ００００）を有するこれらの１６のアドレスのう
ちの任意のものにアクセスすることにより、そのアドレ
スがＬＦＳＲデータシーケンスを含むアクセスのシーケ
ンスに対するＩ／Ｏアドレスになる。このようなシステ
ムの実現例は比較的複雑であり、かつ相当なメモリアク
セス時間を必要とする。
ーケンスを含まなければならないので、はるかに精巧な
ものである。データのシーケンスはＬＦＳＲ（線形フィ
ードバックシフトレジスタ）を使ってハードウェアで発
生される。アドレスはまず第１にアドレスの範囲に対し
てのみ明確である。つまり、始めは０ｘ１００から０ｘ
１Ｆ０までのＩ／Ｏ範囲の任意のアドレスを使用するこ
とが許容可能である。これは１６のアドレスのうちのい
ずれを使用してもよいことを意味する。０のＤＡＴＡ値
（０ｘ００００）を有するこれらの１６のアドレスのう
ちの任意のものにアクセスすることにより、そのアドレ
スがＬＦＳＲデータシーケンスを含むアクセスのシーケ
ンスに対するＩ／Ｏアドレスになる。このようなシステ
ムの実現例は比較的複雑であり、かつ相当なメモリアク
セス時間を必要とする。
【００２０】この発明のソフトウェア再配置可能モード
（ＳＲＭ）システムは、周辺コントローラなどの周辺デ
バイスを含む拡張カードが適切な場所に再配置されてい
ることを図１に示されたシステムより確実にすることを
可能にする一方で、同時に図２に示されるシステムの複
雑さは伴わない。このＳＲＭシステムは以下の態様で機
能する。
（ＳＲＭ）システムは、周辺コントローラなどの周辺デ
バイスを含む拡張カードが適切な場所に再配置されてい
ることを図１に示されたシステムより確実にすることを
可能にする一方で、同時に図２に示されるシステムの複
雑さは伴わない。このＳＲＭシステムは以下の態様で機
能する。
【００２１】（１） ＳＲＭを使用する拡張カードは同
時に数個の資源に直接接続される。つまり、拡張カード
は個々のハイインピーダンス／ドライビングバッファを
介して複数の割込チャンネルへの接続を有する。
時に数個の資源に直接接続される。つまり、拡張カード
は個々のハイインピーダンス／ドライビングバッファを
介して複数の割込チャンネルへの接続を有する。
【００２２】（２） システムのパワーアップ時に、Ｓ
ＲＭカードはすべての資源に対するすべての接続をハイ
インピーダンス状態にする。言換えれば、割込チャンネ
ルは何も選択されず、ＤＭＡチャンネルも何も選択され
ない。加えて、このカードは任意のＩ／Ｏまたはメモリ
アドレスに応答しない。このカードはソフトウェア再配
置可能モードである。ＳＲＭカードはシステム内の他の
いかなるカードまたは資源の動作にも干渉しない。カー
ドがソフトウェア再配置可能モードである間は他のカー
ドとの競合はあり得ない。
ＲＭカードはすべての資源に対するすべての接続をハイ
インピーダンス状態にする。言換えれば、割込チャンネ
ルは何も選択されず、ＤＭＡチャンネルも何も選択され
ない。加えて、このカードは任意のＩ／Ｏまたはメモリ
アドレスに応答しない。このカードはソフトウェア再配
置可能モードである。ＳＲＭカードはシステム内の他の
いかなるカードまたは資源の動作にも干渉しない。カー
ドがソフトウェア再配置可能モードである間は他のカー
ドとの競合はあり得ない。
【００２３】（３） 再構成プログラム（ソフトウェ
ア）はＳＲＭから出るためにユーザによって実行され
る。再構成プログラムは特定のシーケンスのＤＡＴＡを
特定のＩ／Ｏアドレスに書込む。このシーケンスに続い
て、デバイスはプログラミング情報を含むものとして同
じアドレスに対する次のデータのシーケンスを受入れ
る。
ア）はＳＲＭから出るためにユーザによって実行され
る。再構成プログラムは特定のシーケンスのＤＡＴＡを
特定のＩ／Ｏアドレスに書込む。このシーケンスに続い
て、デバイスはプログラミング情報を含むものとして同
じアドレスに対する次のデータのシーケンスを受入れ
る。
【００２４】（４） プログラミング情報は特定の割込
チャンネルおよび特定のＤＭＡチャンネルを使用するよ
うにカードに命令し、Ｉ／Ｏまたはメモリアドレスをデ
バイスに送る。デバイスは次にこのアドレスに向けられ
たＩ／Ｏまたはメモリアクセスに応答するようになる。
選択されたＤＭＡチャンネルは活動状態になる。選択さ
れた割込チャンネルもまた活動状態になる。
チャンネルおよび特定のＤＭＡチャンネルを使用するよ
うにカードに命令し、Ｉ／Ｏまたはメモリアドレスをデ
バイスに送る。デバイスは次にこのアドレスに向けられ
たＩ／Ｏまたはメモリアクセスに応答するようになる。
選択されたＤＭＡチャンネルは活動状態になる。選択さ
れた割込チャンネルもまた活動状態になる。
【００２５】（５） 再構成プログラムはプログラムさ
れた情報をＳＲＭカードのための資源ファイルに書込
み、その結果カードのためのドライバソフトウェアはそ
のカードを再配置しかつ使用することができる。
れた情報をＳＲＭカードのための資源ファイルに書込
み、その結果カードのためのドライバソフトウェアはそ
のカードを再配置しかつ使用することができる。
【００２６】この発明の利点をより具体的に記載するた
めに、次に図４を参照する。図４はこの発明のソフトウ
ェア再配置可能モードのフローチャートである。この実
施例では、ステップ３０２でリセットがアクセスされる
と、ステップ３０４でカウントが初期化される。その
後、ステップ３０６で拡張バスアクセスがあるかどうか
が判定されなければならない。もし答えがノーであれ
ば、拡張バスアクセスがあるまでステップ３０６に戻
る。もし答えがイエスであれば、ステップ３０８でこの
アクセスがメモリアクセスであるかどうかが判定されな
ければならない。もし答えがイエスであれば、拡張カー
ド再配置に対してはＩ／Ｏアクセスのみが使用されるの
で、ステップ３０６に戻る。もし答えがノーであれば、
それはＩ／Ｏアクセスである。
めに、次に図４を参照する。図４はこの発明のソフトウ
ェア再配置可能モードのフローチャートである。この実
施例では、ステップ３０２でリセットがアクセスされる
と、ステップ３０４でカウントが初期化される。その
後、ステップ３０６で拡張バスアクセスがあるかどうか
が判定されなければならない。もし答えがノーであれ
ば、拡張バスアクセスがあるまでステップ３０６に戻
る。もし答えがイエスであれば、ステップ３０８でこの
アクセスがメモリアクセスであるかどうかが判定されな
ければならない。もし答えがイエスであれば、拡張カー
ド再配置に対してはＩ／Ｏアクセスのみが使用されるの
で、ステップ３０６に戻る。もし答えがノーであれば、
それはＩ／Ｏアクセスである。
【００２７】もし答えがノーであれば、ステップ３１０
で予め定められたアドレスへの書込があるかどうかが判
定されなければならない。もし答えがノーであれば、ス
テップ３０４に戻る。もし答えがイエスであれば、ステ
ップ３１２で順序付けられたデータが正しいかどうかが
判定されなければならない。もしデータが正しくなけれ
ば、ステップ３０４に戻る。もしデータが正しければ、
ステップ３１４でカウントは１だけインクリメントされ
る。その後、ステップ３１６でカウントがある予め定め
られた数、この場合、４に等しいかどうかが判定されな
ければならない。もし答えがノーであれば、ステップ３
０４を除くすべての上述のステップが繰り返される。カ
ウントが予め定めらた数に等しい場合には、ステップ３
０６−３１０がステップ３１８−３２２として繰り返さ
れる。データはステップ３２４でデバイスプログラミン
グのために受入れられる。その後、カウンタはステップ
３２６でインクリメントされる。ステップ３２８でカウ
ントがある予め定められた数、この場合には、１２に等
しいかどうかが判定されなければならない。もし答えが
ノーであれば、ステップ３１８−３２８が繰り返され
る。一旦予め定められたカウントに到達すると、再配置
モードを出る。
で予め定められたアドレスへの書込があるかどうかが判
定されなければならない。もし答えがノーであれば、ス
テップ３０４に戻る。もし答えがイエスであれば、ステ
ップ３１２で順序付けられたデータが正しいかどうかが
判定されなければならない。もしデータが正しくなけれ
ば、ステップ３０４に戻る。もしデータが正しければ、
ステップ３１４でカウントは１だけインクリメントされ
る。その後、ステップ３１６でカウントがある予め定め
られた数、この場合、４に等しいかどうかが判定されな
ければならない。もし答えがノーであれば、ステップ３
０４を除くすべての上述のステップが繰り返される。カ
ウントが予め定めらた数に等しい場合には、ステップ３
０６−３１０がステップ３１８−３２２として繰り返さ
れる。データはステップ３２４でデバイスプログラミン
グのために受入れられる。その後、カウンタはステップ
３２６でインクリメントされる。ステップ３２８でカウ
ントがある予め定められた数、この場合には、１２に等
しいかどうかが判定されなければならない。もし答えが
ノーであれば、ステップ３１８−３２８が繰り返され
る。一旦予め定められたカウントに到達すると、再配置
モードを出る。
【００２８】（ＳＲＭシステムの利点）Ｉ／Ｏアクセス
のアドレスおよびデータの双方を調べることによって、
この発明はデバイスの偶発的な再プログラミングに対す
る付加的なセキュリティを与える。
のアドレスおよびデータの双方を調べることによって、
この発明はデバイスの偶発的な再プログラミングに対す
る付加的なセキュリティを与える。
【００２９】シーケンスを短く保つことによって、この
発明は再プログラミング動作を実行するために必要とさ
れる時間およびハードウェア実現例の双方を最小限にす
る。
発明は再プログラミング動作を実行するために必要とさ
れる時間およびハードウェア実現例の双方を最小限にす
る。
【００３０】ＳＲＭソフトウェアは通常動作中にデバイ
スによって使用されるドライバソフトウェアとは別個の
ものである。カード資源ファイルを更新することによっ
て、この発明は他の方法では必要となる付加的なステッ
プを回避する。それはＳＲＭソフトウェアにプログラム
されたＩ／Ｏアドレスおよび割込チャンネルをカード資
源ファイルに書込ませることによって、ＳＲＭソフトウ
ェアとドライバソフトウェアとの間の通信を可能にする
ステップであり、ドライバソフトウェアはユーザに問合
せることなるこの情報を発見することができる。これに
よりユーザ側で２つではなく１つのデータエントリステ
ップが可能になる。
スによって使用されるドライバソフトウェアとは別個の
ものである。カード資源ファイルを更新することによっ
て、この発明は他の方法では必要となる付加的なステッ
プを回避する。それはＳＲＭソフトウェアにプログラム
されたＩ／Ｏアドレスおよび割込チャンネルをカード資
源ファイルに書込ませることによって、ＳＲＭソフトウ
ェアとドライバソフトウェアとの間の通信を可能にする
ステップであり、ドライバソフトウェアはユーザに問合
せることなるこの情報を発見することができる。これに
よりユーザ側で２つではなく１つのデータエントリステ
ップが可能になる。
【００３１】この発明を示された実施例に従って説明し
たが、当業者であれば実施例には変形があり、それらの
変形もこの発明の精神および範囲内であることを容易に
理解するであろう。したがって、前掲の特許請求の範囲
の精神および範囲から逸脱することなく、多くの変更が
当業者によって行なわれ得る。
たが、当業者であれば実施例には変形があり、それらの
変形もこの発明の精神および範囲内であることを容易に
理解するであろう。したがって、前掲の特許請求の範囲
の精神および範囲から逸脱することなく、多くの変更が
当業者によって行なわれ得る。
【図１】パーソナルコンピュータシステムの単純なブロ
ック図である。
ック図である。
【図２】拡張カードを再配置するための先行技術のシス
テムの第１のフローチャートの図である。
テムの第１のフローチャートの図である。
【図３】拡張カードを再配置するための先行技術のシス
テムの第２のフローチャートの図である。
テムの第２のフローチャートの図である。
【図４】この発明に従う拡張カードを再配置するシステ
ムのフローチャートの図である。
ムのフローチャートの図である。
１０ パーソナルコンピュータ １２ 中央処理装置 １４ ＤＭＡカード １６ ＤＭＡカード １８ ＤＭＡカード ２０ メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレン・ギブソン アメリカ合衆国、94583 カリフォルニア 州、サン・ラモン、バーニー・クリーク・ プレイス、609 (72)発明者 マシュー・フィッシャー アメリカ合衆国、94043 カリフォルニア 州、マウンテン・ビュー、メドック・コー ト、426
Claims (15)
- 【請求項１】 第１の複数（ｍ）のアドレスをコンピュ
ータシステムに結合された周辺デバイスに割当てるため
の方法であって、前記コンピュータシステムは第２の複
数のアドレスを有し、前記方法は （ａ） 前記コンピュータからのコマンドを与えて特定
のアドレスにアクセスするステップと、 （ｂ） 前記特定のアドレスへのアクセスが行なわれた
かどうかを判定するステップと、 （ｃ） 前記特定のアドレスへのアクセスが行なわれて
いれば第１の特定のデータが前記特定のアドレスに配置
されているかどうかを判定するステップと、 （ｄ） 予め定められた数（ｎ）の回数ステップ（ａ）
から（ｃ）のシーケンスを繰り返すステップとを含み、
各回は前記第１の特定のデータおよび後続の特定のデー
タが前記特定のアドレスに配置されていれば特定のデー
タが前記特定のアドレスに配置されているかどうかを判
定し、さらに （ｅ） ｎ番目のステップ（ａ）から（ｄ）のシーケン
スの間に判定された前記特定のアドレスに配置されたｎ
番目の特定のデータに従って、前記周辺デバイスに第１
のアドレスを割当てるステップを含む、方法。 - 【請求項２】 前記特定のアドレスへのアクセスが行な
われなければ、前記方法は （ｃ１） ステップ（ａ）および（ｂ）を繰り返すステ
ップをさらに含む、請求項１に記載の方法。 - 【請求項３】 前記第１の特定のデータが前記特定のア
ドレスに配置されていなければ、前記方法は （ｄ１） ステップ（ａ）、（ｂ）、（ｃ）および
（ｄ）を繰り返すステップをさらに含む、請求項２に記
載の方法。 - 【請求項４】 ステップ（ｄ）のシーケンスの１つの間
に、前記特定のアドレスがアクセスされなかった、また
はそのシーケンスのための前記特定のデータが前記特定
のアドレスに配置されていなければ、前記方法は （ｄ２） ステップ（ａ）、（ｂ）、（ｃ）および
（ｄ）を繰り返すステップをさらに含む、請求項３に記
載の方法。 - 【請求項５】 （ｆ）ステップ（ａ）から（ｄ）の連続
するｎ番目のシーケンスの各々の間に判定された前記特
定のアドレスに配置されたｎ番目の特定のデータに従っ
て、前記周辺デバイスに前記第１の複数（ｍ）のアドレ
スの残りを割当てるためにステップ（ａ）から（ｅ）を
繰り返す、付加的なステップを含む、請求項１に記載の
方法。 - 【請求項６】 ステップ（ｄ）のｎは４に等しい、請求
項１に記載の方法。 - 【請求項７】 コンピュータシステムに結合された周辺
デバイスに第１の複数（ｍ）のアドレスを割当てるため
の方法であって、前記コンピュータシステムは第２の複
数のアドレスを有し、前記方法は （ａ） 前記コンピュータからのコマンドを与えて特定
のアドレスへアクセスするステップと、 （ｂ） 前記特定のアドレスへのアクセスが行なわれた
かどうかを判定するステップと、 （ｃ） 前記特定のアドレスへのアクセスが行なわれて
いれば第１の特定のデータが前記特定のアドレスに配置
されているかどうかを判定するステップと、 （ｃ１） 前記特定のアドレスへアクセスが行なわれて
いなければステップ（ａ）および（ｂ）を繰り返すステ
ップと、 （ｄ） 予め定められた数（ｎ）の回数ステップ（ａ）
から（ｃ）のシーケンスを繰り返すステップとを含み、
各回は前記第１の特定のデータおよび後続の特定のデー
タが前記特定のアドレスに配置されていれば特定のデー
タが前記特定のアドレスに配置されているかどうかを判
定し、前記方法はさらに （ｄ１） 前記第１の特定のデータが前記特定のアドレ
スに配置されていなければステップ（ａ）、（ｂ）、
（ｃ）および（ｄ）を繰り返すステップと、 （ｄ２） ステップ（ｄ）の前記シーケンスの１つの間
に、前記特定のアドレスがアクセスされなかったか、ま
たはそのシーケンスに対する前記特定のデータが前記特
定のアドレスに配置されていなければ、ステップ
（ａ）、（ｂ）、（ｃ）および（ｄ）を繰り返すステッ
プと、 （ｅ） ステップ（ａ）から（ｄ）のｎ番目のシーケン
スの間に判定された前記特定のアドレスに配置されたｎ
番目の特定のデータに従って、前記周辺デバイスに第１
のアドレスを割当てるステップと、さらに （ｆ） ステップ（ａ）から（ｄ）の連続するｎ番目の
シーケンスの各々の間に判定された前記特定のアドレス
に配置されたｎ番目の特定のデータに従って、前記周辺
デバイスに前記第１の複数（ｍ）のアドレスの残りを割
当てるためにステップ（ａ）から（ｅ）を繰り返すステ
ップとを含む、方法。 - 【請求項８】 ステップ（ｄ）のｎは４に等しい、請求
項７に記載の方法。 - 【請求項９】 コンピュータシステムに結合された周辺
デバイスに第１の複数（ｍ）のアドレスを割当てるため
の周辺コントローラであって、前記コンピュータシステ
ムはレジスタに第２の複数のアドレスを有し、前記周辺
コントローラは前記コンピュータシステムに応答し前記
レジスタ内の特定のアドレスにアクセスするためのコマ
ンドを与えるように前記コンピュータに命令するための
データバッファと、 前記特定のアドレスへのアクセスが行なわれたかどうか
を判定し、前記特定のアドレスへのアクセスが行なわれ
れば第１の特定のデータが前記特定のアドレスに配置さ
れているかどうかを判定し、かつ予め定められた数
（ｎ）の回数前記アクセスを繰り返すための手段とを含
み、各回は前記第１の特定のデータおよび後続の特定の
データが前記特定のアドレスに配置されていれば特定の
データが前記特定のアドレスに配置されているかどうか
を判定し、前記コントローラはさらに前記特定のアドレ
スに配置されたｎ番目の特定のデータに従って前記周辺
デバイスに第１のアドレスを割当て、特定のアドレスに
配置されたｎ番目の特定のデータに従って、前記周辺デ
バイスに前記第１の複数（ｍ）のアドレスの残りを割当
てるためのレジスタ手段を含み、前記特定のアドレスは
特定のデータが前記特定のアドレスに配置されていると
いう、連続するｎ番目の判定の各々の間に判定される、
周辺コントローラ。 - 【請求項１０】 前記特定のアドレスへのアクセスが行
なわれなければ、前記レジスタの特定のアドレスにアク
セスするための別のコマンドを与えるように前記コンピ
ュータに命令するための手段をさらに含む、請求項９に
記載の周辺コントローラ。 - 【請求項１１】 前記第１の特定のデータが前記特定の
アドレスに配置されていなければ、前記レジスタの特定
のアドレスにアクセスするための別のコマンドを与える
ように前記コンピュータに命令するための手段をさらに
含む、請求項１０に記載の周辺コントローラ。 - 【請求項１２】 ｎのアクセスのうちの１つの間に、特
定のデータが前記特定のアドレスに配置されていれば、
前記レジスタの特定のアドレスにアクセスするための別
のコマンドを与えるように前記コンピュータに命令する
ための手段をさらに含む、請求項１１に記載の周辺コン
トローラ。 - 【請求項１３】 ｎは４に等しい、請求項１２に記載の
周辺コントローラ。 - 【請求項１４】 コンピュータシステムに結合された周
辺デバイスに第１の複数（ｍ）のアドレスを割当てるた
めの周辺コントローラであって、前記コンピュータシス
テムはレジスタ内に第２の複数のアドレスを有し、前記
周辺コントローラは前記コンピュータシステムに応答し
て前記レジスタの特定のアドレスにアクセスするための
コマンドを与えるように前記コンピュータに命令するた
めのデータバッファと、 前記特定のアドレスへのアクセスが行なわれたかどうか
を判定し、前記特定のアドレスへのアクセスが行なわれ
ていれば第１の特定のデータが前記特定のアドレスに配
置されているかどうかを判定し、かつ予め定められた数
（ｎ）の回数前記アクセスを繰り返すための手段を含
み、各回は前記第１の特定のデータおよび後続の特定の
データが前記特定のアドレスに配置されていれば特定の
データが前記特定のアドレスに配置されているかどうか
を判定し、前記周辺コントローラはさらに前記特定のア
ドレスへのアクセスが行なわれていなければ、前記レジ
スタの特定のアドレスにアクセスするためのコマンドを
与えるように前記コンピュータに命令するための手段
と、 前記第１の特定のデータが前記特定のアドレスに配置さ
れていなければ、前記レジスタの特定のアドレスにアク
セスするためのコマンドを与えるように前記コンピュー
タに命令するための手段と、 ｎのアクセスのうちの１つの間に、特定のデータが前記
特定のアドレスに配置されていれば、前記レジスタの特
定のアドレスにアクセスするためのコマンドを与えるよ
うに前記コンピュータに命令するための手段と、 前記特定のアドレスに配置されたｎ番目の特定のデータ
に従って前記周辺デバイスに第１のアドレスを割当て、
かつ特定のデータが前記特定のアドレスに配置されてい
るという連続するｎ番目の判定の各々の間に判定された
前記特定のアドレスに配置されたｎ番目の特定のデータ
に従って、前記周辺デバイスに前記第１の複数（ｍ）の
アドレスの残りを割当てるためのレジスタ手段とを含
む、周辺コントローラ。 - 【請求項１５】 ｎは４に等しい、請求項１４に記載の
周辺コントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14814693A | 1993-11-05 | 1993-11-05 | |
| US148146 | 1993-11-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07225735A true JPH07225735A (ja) | 1995-08-22 |
Family
ID=22524497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6269176A Withdrawn JPH07225735A (ja) | 1993-11-05 | 1994-11-02 | 複数のアドレスをコンピュータシステムに結合された周辺デバイスに割当てるための方法、および周辺コントローラ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5640594A (ja) |
| EP (1) | EP0653704A1 (ja) |
| JP (1) | JPH07225735A (ja) |
| KR (1) | KR950015092A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787305A (en) * | 1995-04-25 | 1998-07-28 | Pc-Tel, Inc. | Host signal processing modem using a software simulation of a UART |
| US5909560A (en) * | 1995-06-06 | 1999-06-01 | National Semiconductor Corporation | Target peripheral device detection in a multi-bus system |
| US5758099A (en) * | 1996-05-29 | 1998-05-26 | International Business Machines Corporation | Plug and play protocol for bus adapter card |
| US5842025A (en) * | 1996-08-27 | 1998-11-24 | Mmc Networks, Inc. | Arbitration methods and apparatus |
| US6175891B1 (en) * | 1997-04-23 | 2001-01-16 | Micron Technology, Inc. | System and method for assigning addresses to memory devices |
| US5938776A (en) * | 1997-06-27 | 1999-08-17 | Digital Equipment Corporation | Detection of SCSI devices at illegal locations |
| JP4054451B2 (ja) * | 1997-08-26 | 2008-02-27 | キヤノン株式会社 | 通信装置 |
| FI19991735A (fi) * | 1999-08-16 | 2001-02-17 | Nokia Networks Oy | Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi |
| FR2797967A1 (fr) * | 1999-08-26 | 2001-03-02 | Canon Europa Nv | Dispositif et procede de decouverte de peripheriques connectes a un reseau informatique |
| US9126066B2 (en) | 2010-04-08 | 2015-09-08 | Fire Research Corp. | Smart connector for integration of a foam proportioning system with fire extinguishing equipment |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138706A (en) * | 1989-02-21 | 1992-08-11 | Compaq Computer Corporation | Password protected enhancement configuration register for addressing an increased number of adapter circuit boards with target machine emulation capabilities |
| US5317693A (en) * | 1991-04-04 | 1994-05-31 | Digital Equipment Corporation | Computer peripheral device network with peripheral address resetting capabilities |
| US5274771A (en) * | 1991-04-30 | 1993-12-28 | Hewlett-Packard Company | System for configuring an input/output board in a computer |
| IT1252789B (it) * | 1991-08-09 | 1995-06-28 | Tower Tech Srl | Sistema per definire dinamicamente la configurazione di schede di espansione per calcolatori personali con bus standard |
| US5428748A (en) * | 1992-09-24 | 1995-06-27 | National Semiconductor Corporation | Method and apparatus for automatically configuring a computer peripheral |
-
1994
- 1994-10-14 EP EP94307564A patent/EP0653704A1/en not_active Withdrawn
- 1994-10-26 KR KR1019940027492A patent/KR950015092A/ko not_active Application Discontinuation
- 1994-11-02 JP JP6269176A patent/JPH07225735A/ja not_active Withdrawn
-
1996
- 1996-07-12 US US08/679,650 patent/US5640594A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5640594A (en) | 1997-06-17 |
| EP0653704A1 (en) | 1995-05-17 |
| KR950015092A (ko) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6240467B1 (en) | Input/output operation request handling in a multi-host system | |
| US4373181A (en) | Dynamic device address assignment mechanism for a data processing system | |
| US5768542A (en) | Method and apparatus for automatically configuring circuit cards in a computer system | |
| US6167459A (en) | System for reassigning alias addresses to an input/output device | |
| US5675794A (en) | Method and apparatus for configuring multiple agents in a computer system | |
| US5530897A (en) | System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices | |
| US6170023B1 (en) | System for accessing an input/output device using multiple addresses | |
| JPH0793219A (ja) | 情報処理装置 | |
| US7856635B2 (en) | Dynamic address windowing on a PCI bus | |
| KR100764921B1 (ko) | 장치 이뉴머레이션을 위한 가상 ｒｏｍ | |
| KR19980041957A (ko) | 프로그램가능 공용 메모리 시스템 및 방법 | |
| US6070204A (en) | Method and apparatus for using universal serial bus keyboard to control DOS operations | |
| EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
| GB2103850A (en) | Memory refresh circuit | |
| EP0284981A2 (en) | Addressing in a computer system | |
| US6212587B1 (en) | Device proxy agent for hiding computing devices on a computer bus | |
| JPH07225735A (ja) | 複数のアドレスをコンピュータシステムに結合された周辺デバイスに割当てるための方法、および周辺コントローラ | |
| US5859987A (en) | Method and apparatus for providing multiple configuration reset modes for an intelligent bridge | |
| GB2289552A (en) | Providing discontiguous drive support | |
| EP0712083A1 (en) | Memory system comprising parallel connected memory system devices | |
| US20030221027A1 (en) | Electronic card with dynamic memory allocation management | |
| US3703707A (en) | Dual clock memory access control | |
| US6321332B1 (en) | Flexible control of access to basic input/output system memory | |
| JPS63116258A (ja) | デ−タ処理システム | |
| JP4359618B2 (ja) | コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |