JP5686006B2 - 接続情報生成装置、制御方法および制御プログラム - Google Patents
接続情報生成装置、制御方法および制御プログラム Download PDFInfo
- Publication number
- JP5686006B2 JP5686006B2 JP2011058563A JP2011058563A JP5686006B2 JP 5686006 B2 JP5686006 B2 JP 5686006B2 JP 2011058563 A JP2011058563 A JP 2011058563A JP 2011058563 A JP2011058563 A JP 2011058563A JP 5686006 B2 JP5686006 B2 JP 5686006B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- transfer device
- row
- multiplication
- connection information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6402—Hybrid switching fabrics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
次に、図13を用いて、接続表生成装置1が実行する処理の流れについて説明する。図13は、実施例1に係る接続表生成装置が実行する処理の流れを説明するためのフローチャートである。接続表生成装置1は、利用者がキーボード7を介して、「p」、「q」を入力したことをトリガとして、処理を開始する。
上述したように、接続表生成装置1は、第1転送装置であるFOのポート数pに基づく値を標数とするガロア体の乗法表と加法表とを作成する。そして、接続表生成装置1は、作成した乗法表と加法表とに基づいて、FOの組ごとに通信を中継するXBを一意に定めた接続表を生成する。
接続表生成装置1は、第1の転送装置であるFOと第2の転送装置であるXBとの接続を示す接続表を生成した。しかし、実施例はこれに限定されるものではない。例えば、「p=q=PN+1」を満たす場合には、各FOと各XBとを1対1で対応付けることができる。このため、ポート数が「p+1」のFOとポート数が「q」のXBとをポート数が「p+q−1」のXBに収容する構成も可能である。このため、接続表生成装置1は、それぞれ1つのFOが収容されたXBであって、「p+q−1」個のポートを有するXB同士の接続を示す接続表であって、ノード間の通信経路が一意に定まる接続表を生成してもよい。
図14のように構築したネットワークは、同様のネットワークとクロスバ接続することによって、1つの大きなXBとして動作することができる。図15は、クロスバスイッチ同士を接続したネットワークを説明するための図である。図15に示す例では、ノード10〜16とノード17〜23がスイッチ60、61を介してクロスバ接続される。
接続表生成装置1は、図6〜図8、11に示すように、行番号を各XBに、列番号を各FOに対応させた表形式の接続表を出力した。しかし、実施例はこれに限定されるものではなく、例えば、図12のように、各FOと各XBとの接続図を出力してもよい。また、接続表生成装置1は、接続を示す情報であれば、任意の形式で出力することができる。
ところで、実施例1に係る接続表生成装置1、および実施例2に係る接続表生成装置は、ハードウェアを利用して各種の処理を実現する場合を説明した。しかし、実施例はこれに限定されるものではなく、あらかじめ用意されたプログラムを接続表生成装置、又は、コンピュータで実行することによって実現するようにしてもよい。そこで、以下では、図17を用いて、実施例1に示した接続表生成装置1と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。図17は、制御プログラムを実行するコンピュータの一例を説明するための図である。
2 受付部
3 N次多項式生成部
4 乗法表・加法表生成部
5 接続表生成部
6 出力部
7 キーボード
8 モニタ
10〜23、80〜86 ノード
30〜36 ファンアウトスイッチ(FO)
40〜46、50〜56、70〜76、90〜92 クロスバスイッチ(XB)
60、61、87〜89 スイッチ
Claims (9)
- それぞれ1つのノードが接続された複数の第1転送装置が有するポートと、第1転送装置間のデータ通信を中継する複数の第2転送装置が有するポートとの物理的な接続を示す接続情報を生成する接続情報生成装置であって、
1つの第1転送装置に接続する第2転送装置の数に基づく値を標数とするガロア体の加法表と乗法表とを作成する表作成部と、
前記表作成部が作成した乗法表と加法表とに基づいて、各第2転送装置に物理的に接続される第1転送装置の組を定めた接続情報を生成する接続情報生成部と
を有することを特徴とする接続情報生成装置。 - 前記接続情報生成装置において、
前記接続情報生成部は、前記表作成部が作成した乗法表が有する各セルに前記表作成部が作成した加法表を対応付け、前記対応付けた加法表のセルのうち、当該加法表と対応付けた乗法表のセルと同じ値が格納されたセルに第1転送装置と第2転送装置との接続を示す情報を格納した接続表を作成し、作成した接続表に基づいて前記接続情報を生成することを特徴とする請求項1記載の接続情報生成装置。 - 前記接続情報生成装置において、
前記表作成部は、1つの第1転送装置に接続する第2転送装置の数が1つの第2転送装置に接続する第1転送装置の数に1を加算した値であり、かつ、1つの第2転送装置に接続する第1転送装置の数が素数のべき乗である場合には、当該素数のべき乗を標数とするガロア体の加法表と乗法表とを作成し、
前記接続情報生成部は、前記作成された接続表に対して、前記乗法表の各列と1対1に対応付けられた複数の行を追加し、前記追加した各行に、前記作成された乗法表の各列のセルに第1転送装置と第2転送装置との接続を示す情報を格納した表を作成し、当該表に基づいて、前記接続情報を生成することを特徴とする請求項2記載の接続情報生成装置。 - 前記表作成部は、1つの第1転送装置に接続する第2転送装置の数が素数のべき乗に1を加算した値であり、かつ、1つの第2転送装置に接続する第1転送装置の数が当該素数のべき乗を整数倍したものである場合には、当該素数のべき乗を標数とするガロア体の加法表と乗法表とを作成し、
前記接続情報生成部は、前記作成された接続表に対して、前記乗法表の各列と1対1に対応付けられた複数の行を追加し、前記追加した各行に、前記作成された乗法表の各列のセルに第1転送装置と第2転送装置との接続を示す情報を格納した表を作成し、当該作成した表を行方向に前記整数から1を減算した回数だけ複製した第2の接続表を作成し、当該第2の接続表に基づいて前記接続情報を生成することを特徴とする請求項2記載の接続情報生成装置。 - 前記表作成部は、1つの第1転送装置に接続する第2転送装置の数が1つの第2転送装置に接続する第1転送装置の数と同じであり、かつ、第2転送装置に接続する第1転送装置の数が素数のべき乗に1を加算した値である場合には、当該素数のべき乗を標数とするガロア体の加法表と乗法表とを作成し、
前記接続情報生成部は、前記作成された接続表に対して、前記乗法表の各列と1対1に対応付けられた複数の行と前記乗法表の各行と1対1で対応付けられた複数の列を追加し、前記追加した各行に、前記作成された乗法表の各列のセルに第1転送装置と第2転送装置との接続を示す情報を格納し、前記追加した各列に、前記作成された乗法表の各行のセルに第1転送装置と第2転送装置との接続を示す情報を格納し、さらに1つの行と1つの列とを追加して各行および各列に格納された第1転送装置と第2転送装置との接続を示す情報の数が前記素数のべき乗に1を加算した値となるように前記追加した1つの行と1つの列の各セルに第1転送装置と第2転送装置との接続を示す情報を格納した表を作成し、当該表に基づいて前記接続情報を生成することを特徴とする請求項2記載の接続情報生成装置。 - 前記表作成部は、1つの第1転送装置に接続する第2転送装置の数が素数のべき乗に1を加算した値であり、かつ、1つの第2転送装置に接続する第1転送装置の数が当該素数のべき乗に1を加算した値を整数倍したものである場合には、当該素数のべき乗を標数とするガロア体の加法表と乗法表とを作成し、
前記接続情報生成部は、前記作成された接続表に対して、前記乗法表の各列と1対1に対応付けられた複数の行と、前記乗法表の各行と1対1で対応付けられた複数の列を追加し、前記追加した各行に、前記作成された乗法表の各列のセルに第1転送装置と第2転送装置との接続を示す情報を格納し、前記追加した各列に、前記作成された乗法表の各行のセルに第1転送装置と第2転送装置との接続を示す情報を格納し、さらに1つの行と1つの列とを追加して各行および各列に格納された第1転送装置と第2転送装置との接続を示す情報の数が前記素数のべき乗に1を加算した値となるように前記追加した1つの行と1つの列の各セルに第1転送装置と第2転送装置との接続を示す情報を格納した表を作成し、当該作成した表を行方向に前記整数から1を減算した回数だけ複製した第2の接続表を作成し、当該第2の接続表に基づいて前記接続情報を生成することを特徴とする請求項2記載の接続情報生成装置。 - 前記接続情報生成部は、各第2転送装置が有するポートの一部を各第1転送装置が有するポートとみなして前記接続表を作成し、接続情報を生成することを特徴とする請求項1〜6のいずれか1つに記載の接続情報生成装置。
- それぞれ1つのノードが接続された複数の第1転送装置が有するポートと、前記第1転送装置間のデータを中継する複数の第2転送装置が有するポートとの物理的な接続を示す接続情報を生成する接続情報生成装置の制御方法であって、
前記接続情報生成装置が有する表作成部が、1つの第1転送装置に接続する第2転送装置の数に基づく値を標数とするガロア体の加法表と乗法表とを作成し、
前記接続情報生成装置が有する接続情報生成部が、前記表作成部が作成した乗法表と加法表とに基づいて、第2転送装置に物理的に接続される第1転送装置の組を定めた接続情報を生成することを特徴とする接続情報生成装置の制御方法。 - それぞれ1つのノードが接続された複数の第1転送装置が有するポートと、前記第1転送装置間でデータを中継する複数の第2転送装置が有するポートとの物理的な接続を示す接続情報を生成する接続情報生成装置の制御プログラムであって、
コンピュータに、
1つの第1転送装置に接続する第2転送装置の数に基づく値を標数とするガロア体の加法表と乗法表とを作成させ、
前記表作成部が作成した乗法表と加法表とに基づいて、第2転送装置に物理的に接続される第1転送装置の組を定めた接続情報を生成させることを特徴とする接続情報生成装置の制御プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011058563A JP5686006B2 (ja) | 2011-03-16 | 2011-03-16 | 接続情報生成装置、制御方法および制御プログラム |
EP12153037.2A EP2501086B1 (en) | 2011-03-16 | 2012-01-30 | Connection information generating apparatus, controlling method, and controlling program |
US13/361,948 US8838662B2 (en) | 2011-03-16 | 2012-01-31 | Connection information generating apparatus and controlling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011058563A JP5686006B2 (ja) | 2011-03-16 | 2011-03-16 | 接続情報生成装置、制御方法および制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195789A JP2012195789A (ja) | 2012-10-11 |
JP5686006B2 true JP5686006B2 (ja) | 2015-03-18 |
Family
ID=45558582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011058563A Expired - Fee Related JP5686006B2 (ja) | 2011-03-16 | 2011-03-16 | 接続情報生成装置、制御方法および制御プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8838662B2 (ja) |
EP (1) | EP2501086B1 (ja) |
JP (1) | JP5686006B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5686006B2 (ja) * | 2011-03-16 | 2015-03-18 | 富士通株式会社 | 接続情報生成装置、制御方法および制御プログラム |
US10045375B2 (en) | 2014-02-05 | 2018-08-07 | Hitachi, Ltd. | Multi-hop radio communication method |
JP5814420B1 (ja) * | 2014-04-28 | 2015-11-17 | 日本電信電話株式会社 | 行列演算回路及び行列演算方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0431629A3 (en) * | 1989-12-08 | 1993-07-21 | Sony Corporation | Mutual division circuit |
CA2162939C (en) | 1994-12-30 | 2001-12-18 | Thomas Jay Cloonan | Terabit per second packet switch |
US5687172A (en) * | 1994-12-30 | 1997-11-11 | Lucent Technologies Inc. | Terabit per second distribution network |
US5642349A (en) * | 1994-12-30 | 1997-06-24 | Lucent Technologies Inc. | Terabit per second ATM packet switch having distributed out-of-band control |
US6766345B2 (en) | 2001-11-30 | 2004-07-20 | Analog Devices, Inc. | Galois field multiplier system |
US20070110229A1 (en) * | 2004-02-25 | 2007-05-17 | Ternarylogic, Llc | Ternary and Multi-Value Digital Signal Scramblers, Descramblers and Sequence of Generators |
US7568063B2 (en) | 2006-02-02 | 2009-07-28 | Hewlett-Packard Development Company, L.P. | System and method for a distributed crossbar network using a plurality of crossbars |
ATE497324T1 (de) * | 2008-11-28 | 2011-02-15 | Alcatel Lucent | Ausrüstungsschutzverfahren und -vorrichtung |
JP5143049B2 (ja) * | 2009-02-13 | 2013-02-13 | 三菱電機株式会社 | 符号化通信方法および符号化通信装置 |
JP5686006B2 (ja) * | 2011-03-16 | 2015-03-18 | 富士通株式会社 | 接続情報生成装置、制御方法および制御プログラム |
-
2011
- 2011-03-16 JP JP2011058563A patent/JP5686006B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-30 EP EP12153037.2A patent/EP2501086B1/en not_active Not-in-force
- 2012-01-31 US US13/361,948 patent/US8838662B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2501086A1 (en) | 2012-09-19 |
EP2501086B1 (en) | 2013-07-24 |
US20120239718A1 (en) | 2012-09-20 |
US8838662B2 (en) | 2014-09-16 |
JP2012195789A (ja) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5849486B2 (ja) | ネットワーク装置及びネットワーク管理装置 | |
Li et al. | Completely independent spanning trees on BCCC data center networks with an application to fault-tolerant routing | |
Zahavi et al. | Quasi fat trees for HPC clouds and their fault-resilient closed-form routing | |
JP5686006B2 (ja) | 接続情報生成装置、制御方法および制御プログラム | |
Albader et al. | Efficient communication algorithms in hexagonal mesh interconnection networks | |
Adda et al. | Routing and fault tolerance in Z-fat tree | |
Rajkumar et al. | Fault tolerant interconnection network design | |
Parhami et al. | Performance, algorithmic, and robustness attributes of perfect difference networks | |
Verbeek et al. | A decision procedure for deadlock-free routing in wormhole networks | |
Ebrahimi et al. | Multicasting algorithms for deterministic networks | |
JP6160406B2 (ja) | 設計支援装置、設計支援プログラムおよび設計支援方法 | |
CN116915708A (zh) | 路由数据包的方法、处理器及可读存储介质 | |
Sanju et al. | Design and implementation of a network on chip-based simulator: a performance study | |
Ramanujam et al. | Randomized throughput-optimal oblivious routing for torus networks | |
Rakesh et al. | Linear-code multicast on parallel architectures | |
Parhami et al. | Incomplete k-ary n-cube and its derivatives | |
JP6870487B2 (ja) | 情報処理システム及び情報処理方法 | |
Gregor et al. | Rooted level-disjoint partitions of Cartesian products | |
Kurokawa et al. | Design of an extended 2D mesh network‐on‐chip and development of A fault‐tolerantrouting method | |
Sllame et al. | A comparative study between fat tree and mesh network-on-chip interconnection architectures | |
Gu et al. | Enhanced fault tolerant routing algorithms using a concept of “balanced ring” | |
US20230195990A1 (en) | Chips placed in full-custom layout and electronic device for implementing mining algorithm | |
Al-Dubai et al. | On balancing network traffic in path-based multicast communication | |
Sudhina et al. | FAULT-TOLERANT ROUTING METHODS IN NETWORK ON CHIP. | |
Guo et al. | Partial probing for scaling overlay routing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5686006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |