JPS587953A - パケツト交換方式 - Google Patents

パケツト交換方式

Info

Publication number
JPS587953A
JPS587953A JP56105813A JP10581381A JPS587953A JP S587953 A JPS587953 A JP S587953A JP 56105813 A JP56105813 A JP 56105813A JP 10581381 A JP10581381 A JP 10581381A JP S587953 A JPS587953 A JP S587953A
Authority
JP
Japan
Prior art keywords
selector
line
signal
packet
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56105813A
Other languages
English (en)
Inventor
Shigeru Ooyama
茂 大山
Kazuo Watanabe
一男 渡辺
Zenichi Yashiro
善一 矢代
Fumiaki Ishino
文明 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56105813A priority Critical patent/JPS587953A/ja
Publication of JPS587953A publication Critical patent/JPS587953A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、パケット交換方式、さらに詳しく貫えは、パ
ケット交換機の構成に関するものでおる。
パケット交換機の構成は機能構成上第1図に示すとおp
1加入者M線又は局間回線50回線毎の手順制御を行う
回線制御ユニット1の分担する回線制御機能とパケット
の交換を行う交換処理部2の分担する交換処理機能に大
別できる。これらの機能は1つの計算機の内部で実現さ
れる場合と、それぞれの機能部分とうυに装置を分けて
実現される場合がおる。
そこで従来のパケット交換機は、この交換処理機能を計
算機内の共通バスとメモリで実現したり光ファイバ等に
よシ相互に接続されたループ状またはバス状の伝送系と
、目的パケットの選択機能とから実現していた。このよ
うに、従来は、バス又は伝送系を経由して交換するため
スループットの大きな交換機を実現しようとする場合、
このバス又は伝送系のスループットが交換機スループッ
トの限界になってしまい、交換機スルーブツトに技術的
な限界がおるという欠点があった。また、スループット
の大きな交換機を構成する場合、障害の波及範囲が広が
るためスループットの大きさに見合う信頼性が要求され
るが、この点も共通バスの信頼性が交換機の信頼性の限
界となる欠点があった。
本発明は、上記従来の方式の欠点を除去し、スループッ
トの大きい交換機の構成が容易に可能であシ、シかも障
害の波及範囲が狭く障害の影響を受けることが少いパケ
ット交換機を実現すること金目的とする。
次に本発明の実施例を図面について説明する。
第2図は本発明を実施したパケット交換機の概賛ヲ示す
ブロック図でおる。パケット交換機の機能構成は、既に
第1図に示したと卦シ、回線制御機能と交換機能に大別
し得るが、本実施例では第2図に示すとおシ回線制御機
能を回線制御ユニット1、また交換機能を交換処理部2
として実現している。第2図に示すとおり、各回線制御
ユニット1は回線乙に対する伝送制御手順等を処理する
伝送手順制御部4と交換処理部2にパケットを送出する
送信部5と交換処理部2からパケットを受ける受信部6
とからなっている。
第6図は、本発明による交換処理部2の構成の一例と、
回線制御ユニット1との接続構成を示している。第6図
において、イ〜りの記号を付したものはそれぞれセレク
タであり、第6図に示す例のように相互に有機的に接続
されたセレクタの群が交換処理部2t−構成している。
またA〜Hの記号を付したものは回巌制御ユニット(第
1図、第2図の1)の送信部(第2図の5)(以下送信
部と呼ぶ)を、またα〜五の記号を付したものは回線制
御ユニット(第1図、第2図の1)の受信部(第2図の
6)(以下受信部と呼ぶ)をそれぞれ示す。送信部Aと
受信部αは、同一の回線制御ユニット内にアシ、以下B
とす、Cとo、Dとd・・・等もそれぞれ同一回線制御
ユニット内にある。
第4図は交換機内を伝送されるパケットの形式を示して
おりs  7はパケットが到着すべき受信部の番号を示
すアドレス部でありs  8は伝送されるデータ部、9
はセレクタ及び受信部の解放を指示するデータ部である
第5図はセレクタ(イ〜チ)の機能全説明する図でアシ
、本実施例の場合、各セレクタは4本の入線11〜I4
1を有し、どれも対等でおシいずれの入線からの接続要
求も対等に処理される。Oo+ +Oo2+ Q++ 
+ 012はセレクタの出線であシ、2つの出線群G 
Or G +に分けられ、群G。の出線001と002
は対等であり、また群G1の出線011と012も対等
であplどちらか一方の群が選択されたあと該群中ノ空
イている出線が捕捉される。Sはセレクタの本体を示す
次にセレクタの機能を説明し、交換動作を説明する。セ
レクタは使用中でない場合、入線11〜I4のどれか1
本から捕捉され使用中となる。捕捉されたセレクタは捕
捉した入線から送られてくるバ’l’y)のアドレス部
7のアドレスの内1桁を判別し、出線を決定する。この
実施例においてはアドレス部7の内a1〜α5はそれぞ
れ2進数1桁でおる。送信部A−Hから最初に捕捉され
るセレクタすなわち第3図のセレクタのイ〜チを第1ス
テージS−1と呼び、第1ステージS−1のセレクタか
ら捕捉されるセレクタのり〜夕を第2ステージS−2と
呼ぶ事にする。セレクタは出線決定に幽っでアドレス部
7の内自己のステージに対応する桁を読みこれが“0″
ならば群G。の出線Oo1とoo2の内1本の空いてい
る回線を介して次のステージのセレクタを捕捉する。ま
たこれが“1″であれば、群G1の出線Q11又はOS
2を介して次のステージを捕捉する。次ステージが捕捉
できると、当該セレクタは入線と出線を電気的に接続す
る。ま九該尚の群の出線が両方系使用中であれば、その
旨自セレクタを捕捉した上位のセレクタ又は送信部へ1
1〜I4の内の上位向きの回線に使用中表示を行う事に
より通知する。
第6図において送信部Aから受信部−ヘパケラトを伝送
する場合を例にして、交換処理部2の動作1c説明する
。受信部α〜h(あるいは受信ff15a〜hを有する
回線制御ユニット)にはaから順番に査号(0,1,2
〜7)が付されている。第6図には、2進法表示の番号
會括弧内に示す。この場合、パケットのアドレス部7に
は受信部−の2進法懺示の番号100が配される。送信
部は上記セレクタと同様に、4本の出線會有し、その2
本が出線群GOに、他の2本が出線群G1に属する。ま
た、出線の選択に当っては上記セレクタと同様の動作t
するよう構成されている。
送信部Aは、アドレス部7の第1ビットα1;1”によ
pセレクタと同一のta能から、第1ステージS−1の
セレクタとして出線群G1の出線に接続されているセレ
クタ:ハ又は二の空いている方を捕捉する。この場合セ
レクタ:ハを捕捉したものとすると、セレクタ、ハはア
ドレス部7の第2ビットα2−“Onによp第2ステー
ジFl−2のセレクタ;1ノ又は力を捕捉し、同様にし
てアドレス部7の第6ピノトα、−“0″から受信部−
が捕捉される。
送信部Aは捕捉した複数のセレクタにより作られた″シ
気的接続金介して受イN部6が捕捉された事を知るとデ
ータ部8を伝送する。データ部8の伝送が終了すると、
パケットの終了を知らせかつ解放指示を行なうデータ9
が送出される。各セレクタおよび受信部はデータ9を内
容とする解放指示信号を受信すると解放される。
次にセレクタの構成例金さらに詳細に説明する。
第6図はセレクタの構成の詳細全示すブロック図である
。入線11〜I4はそれぞれ1目号線(データ伝送線)
 ZjQ+ l2or l5or Iso * 、1:
び制御線(制御信号線) 11I + 121 + 1
51 + 141から(葺成され、また出線01〜04
もそれぞれ信号線(データ伝送線) OIO+Owo+
 0sor O4o &よび制御線(制御信号M ) 
OI I r 021 r05+ + Oa+から構成
される。各入線の信号線I TO+ 120 +I、。
+ 140からデータおよび信号を受け、制御線111
゜b+ + Is+ + 141から制御信号を送出す
る。また各出線の信号線010 + 020 + □g
o l o4oにデータおよび信号を送出し、制御線0
++ + 02+ + Os+ + 04+から制御信
号全党ける。各入線11〜I4は前ステージの出IQ+
〜04に、出線01〜04は欠のステージの入線に、第
5図に示すように接続される。第8図に示すフローチャ
ー 1・を参照して説明を進めると、まずセレクタは当
初1安求待ち状態」にあp空きである。
入線の信号線I+a+ l2or I!o fたはI4
Ωのいずれかかう接続要求が、例えば該信号線がオフか
らオンになる事により伝えられると、捕捉要求選択装置
12は入線の信号線1+o + I2o + I3o 
+ I4oの内どの線が最初に捕捉要求を出したかを判
定し、その結果を入線選択ケート20及び上位側割#線
選択ゲート駆動装gisに通知するとともに状態1′埋
装置18にいずれかの入線からの要求を受けつけlメー
i≠を   ゛知らせる。状態′d埋装置18はこのセ
レクタを構成する各装置との間で1d′@を送受する蔵
をMするが、図には省略しである。入線選択ゲート20
は捕捉要求選択装置12により選択された入線の情報を
次ステージに伝えるために選択された入線をそのゲート
回路等によりその出力端20−0に接続する。上位側制
御線選択ゲート駆動装置15は制御線111゜121 
+ 151 + ’41のうち選択された入線に対応し
た制御線には、肯定応答信号(以下ACK信号と言う)
、それ以外には否定応答信@(以下NACK信号と百う
)を送出するとともに下位のセレクタからの制御線(0
++ + 02+ + Os+ + 041の向後に選
択するもの)情報を上位の制御線に伝えるために上位側
制御線選択ゲート10を駆動し、制御線IN + 12
1r I5+ r I41のうち選択された入線に対応
した制御線に、下位側制御線選択ゲート11の出力を接
続する。この場合ACK信号に例えばオン・オフのくシ
返し信号全送出し、NACK信号にオンの連続送出する
事ができる。又状態管理装置18は、捕捉要求選択装置
12からの要求を受けつけたことの通知を受け、第8図
に示すとおりこのセレクタが[−要求待ち状態ユから1
アドレス待ち状態」に入った事をセレクタ内の各装置に
通知する。「アドレス待ち状態」に入ると、アドレス受
信装置14は入線選択ゲート20を経て上位セレクタか
ら送られてくるアドレス情報を受信する体制をととのえ
る。例えば入線選択ケート20からは当初の接続要求時
のオンにひきつづく、スタートビットに、とリアドレス
情報を正確に受信する事が可能である。アドレス受信装
置14は、受信したアドレスに基き、出線選択ゲート2
1へ線L1を経て駆動信号を送る。また下位側制御線選
択ゲート11ヲ駆動する下位側制御線選択ゲート駆動装
置16へ受信したアドレスに関する情報を通知する。こ
の時、アドレス情報によシ出線群GoかG1が選択され
、更に選択された出線群の2つの出線のうち、使用中で
ない下位のセレクタに接続されている出線を選択する。
このため出線選択装置17は、常に出線の制御線(h+
 + 021 + Os+ + 04+全監視し下位セ
レクタの利用状況全把握している。
この情報も下位側制御線選択ゲート駆動装置16に通知
され下位側制御線選択ゲルト11を介して選択された出
線の制御線(OI+ + (’21 +υs++Oa+
のうちどれか)が、上位側制御線選択ゲート10′f:
介して、入線の制御線(111+ 121 + I51
 + ratのうちのどれが)につながれる。下位側制
御線選択ゲート駆動装置16は、空出線選択ゲート22
−0および22−1にネ」シても、下位セレクタの9閉
の情報にもとず〈ゲート駆動イM@を送る。また下位側
出線選択ゲート駆動装置16は、空いた出線を選択でき
た場合「AcK待ち状態」に移るために、状態管理装置
18に対して空線捕捉完了を通知する。出線選択ゲート
21および空出線選択ゲート22−0.22−1のゲー
トが動作した段階で上位セレクタからの信号が捕捉要求
として下位セレクタに伝っており、捕捉しようとする下
位セレクタへの出線の制御線がらのACK又はNACK
信号が下位側制御線選択ケート11を経て、制御線受信
装置19により受信される。
制御線受信装置19はJ ACK待ち状態」で受イdし
た情報がACK信号であれば、アドレス受信装置14へ
そのむね通知する。アドレス受信装置14は線22會介
して選択した出線に対して、アドレス全再送する。また
、状態管理装置18に[解放指示信号待ち状態」に入る
ためにその旨通知する。又、制御線受信装置19がHA
 CK信号全受信した場合は、上位セレクタの制御線に
対して送出してぃfc ACK信号f NACK信号に
切シ替るために上位側制御線選択ゲート駆動装置15へ
その旨通知する。下位側制御線選択ゲート駆動装置16
が空いた出線全選択できなかった場合は同様な通知が該
駆動装置16から行われる。
この場合上位側制御線選択ケート駆動装[15は、上位
セレクタに出していたACK倍号fiNAcK信号に切
多替えると、[′M解放指示信号ち状態」に入るために
状態管理装置18に対してその旨通知する。「解放指示
信号待ち状態」になれば、解放指示信号受信装置13が
、大勝選択ゲート2oの出力2O−07j−介して、上
位セレクタからの信号を監視する。
このセレクタは上位セレクタから送出される解放指示信
号により解放され元の「要求待ち状態」   ”にもど
る。
なお、r*p放指示信号待ち状態」においては、選択さ
れ九入線と出線の信号線およびそれに対応する制御線は
それぞれ電気的に導通状態となっている。
次に送信部(第2図の5.第6図のA−H)第1および
第2ステージS−1,fi−2のセレクタおよび受信部
(第2図の6.第6図のα〜h)の間の信号シーケンス
を説明スる。
第7図は交換処理部2における上記信号シーケンスを例
示した図である。
送信部から接続要求信号(1)t−第1ステージS−1
のセレクタに送出し、これに対して該セレクタは、AC
K信号(2)を返送し、送信部はACK信号(2)を受
けると、バクノドのアドレス部7の情報(3) ffi
 送出する。該セレクタは咳アドレス部7のff N 
(3)により指定される次の第2ステージのセレクタに
接続要求信号(1) ’t−送出して上記と同様にして
捕捉していく。そして上記アドレス部7の情報で指定さ
れた受信部まで接続されると、該受信部は接続要求信号
(1)を発した送信部に対して直接ACK信号(4)を
送出する。送信部はこのACK信号(4)を確認したら
パケットのデータ部8を内容とする信号0島−〔寥これ
に引きつづいて、セレクタおよび受信部の解放を指示す
るデータ部9を内容とする解放指示信号(7)を送出す
る。上記接続に使用されたセレクタ及び受信部はこの解
放指示信号(7)を受けると自己を復旧し次のパケット
転送にそなえる。解放指示信号(7)は例えば“011
11110”が使える。
上記において、送信部からFgT望のセレクタに対して
接続要求信号を送出する等の手段および受信部が接続要
求信号を受けて前のステージのセレクタに制御他号(A
CK’、 NACK債号)を送出する等の手段は上記の
セレクタの構成から容易に理解し得るので説明全省略す
る。
本発明は上記の実施例に限るものでなく、種々の変形が
可能である。セレクタのステーシバ、上記実施例に示さ
れた2段のものに限られず、交換機の規模に従って任意
に増減することが可能である。またセレクタの入線、出
線群、1つの出線群中の出線等の数も上記に限定されず
、変更し得る。
また、セレクタ内の出線選択の方法についても、上記実
施例のようにアドレスから直接選択する方法のほかに電
子通信学会論文誌、a o /2 + V oIt+、
HsB、 No、21−マイクロプロセッサによるピル
ディングブロック形通話路構成の検討」に見1りれるよ
うな出線選択アルゴリズム金セレクタ内にも一つことに
ょシセレクタ内の結線全簡単化し得る。
さらに、上記実施例において、セレクタは布線論理によ
り構成したが、マイクロプログラム!tilJ (4に
より構成し得ることは勿論である。
以上説明したように、本発明はバクノド交換処理を極度
に分散しているため、次の4つの、+t+ 点がおる。
第1に大容量の交換機全構成した場合でも、1つの素子
の障害に影響される範囲が限足さIシ、全体に波及する
ことがない。例えば、第5図においてセレクタ、イの障
害は、送信部A−Dから受信部α〜dへ転送されるパケ
ットの待ち時間が増加するのみである。
である。
第6に大容量から小容量まで、交換機規模とコストがほ
ぼ比例した交換機が実現できる。
第4に大容量から小容量まで2種類のモジー−ル(回線
制御ユニットおよびセレクタ)によって組み立てること
が可能でありコストパフォーマンスの向上が計れる。
【図面の簡単な説明】
第1図はパケット交換機の機能構成の説明図、と回線制
御ユニットとの接続構成を示す図、第4図は本発明の実
施例における交換機内を伝送されるパケットの形式を示
す図、第5図は本発明におけるセレクタの機能説明図、
第6図は本発明におけるセレクタの構成を示すブロック
図、第7図は本発明の実施例における信号シーケンスの
一例を示す図、第8図は本発明におけるセレクタの動作
   ゛フローチャートである。 1・・・回線制御ユニット、2・・・交換処理部、5・
・・回線、4・・・手順制御部、5.A−H・・・送信
部、6゜α〜ト・・受信部、イ〜り・・・セレクタ、s
−1・・・第1ステージ、S−2・・・第2ステージ、
7・・・パケットのアドレス部、8・・・バクノドのデ
ータ部、9・・・パケットの解放指示データ部、S・・
・セレクタ回路、11〜I4・・・セレクタノ入線、o
、No4・・・セレクタの出線s GO+G+・・・セ
レクタの出線群、1o°・°上位側制御線選択ゲート、
11・・・下位側制御線選択ゲート、12・・・捕捉要
求選択装置、16・・・解放指示信号受信装置、14・
・・アドレス受信装置、15・・・上位側制御線選択ゲ
ート駆動装置、16・・・下位側制御線選択ゲート駆動
装置、17・・・出線選択装置、18・・・状態管理装
置、19・・・制御線受信装置、  20・・・入線選
択ゲート、21・・・出線選択ゲート、22−0.22
−1・・・空線選択ゲート。 特許出願人 日本電信電話公社 代理 人弁理士玉蟲久五部 外6名 第1図 第2図 3   4         2

Claims (1)

    【特許請求の範囲】
  1. パケットの宛先アドレスの一部を解釈し出線を決定し、
    入線と出線を電気的に接続するディジタル回路で構成さ
    れた複数のセレクタを網状に多段構成した交換処理部を
    用い入線から出線へ段階的に接続を進めることによシパ
    ケット交換を行う事′f、%徴とするパケット交換方式
JP56105813A 1981-07-06 1981-07-06 パケツト交換方式 Pending JPS587953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56105813A JPS587953A (ja) 1981-07-06 1981-07-06 パケツト交換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56105813A JPS587953A (ja) 1981-07-06 1981-07-06 パケツト交換方式

Publications (1)

Publication Number Publication Date
JPS587953A true JPS587953A (ja) 1983-01-17

Family

ID=14417526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56105813A Pending JPS587953A (ja) 1981-07-06 1981-07-06 パケツト交換方式

Country Status (1)

Country Link
JP (1) JPS587953A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06197124A (ja) * 1992-09-17 1994-07-15 Internatl Business Mach Corp <Ibm> 確率増加多段ネットワーク
JPH0681154B2 (ja) * 1983-03-28 1994-10-12 アメリカン テレフオン アンド テレグラフ カムパニ− 自己方路指定交換ネツトワ−ク

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4995501A (ja) * 1973-01-12 1974-09-10
JPS51100604A (ja) * 1975-03-03 1976-09-06 Fujitsu Ltd

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4995501A (ja) * 1973-01-12 1974-09-10
JPS51100604A (ja) * 1975-03-03 1976-09-06 Fujitsu Ltd

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681154B2 (ja) * 1983-03-28 1994-10-12 アメリカン テレフオン アンド テレグラフ カムパニ− 自己方路指定交換ネツトワ−ク
JPH06197124A (ja) * 1992-09-17 1994-07-15 Internatl Business Mach Corp <Ibm> 確率増加多段ネットワーク

Similar Documents

Publication Publication Date Title
AU616858B2 (en) High throughout communication method and system for a digital mobile station when crossing a zone boundary during a session
US4750109A (en) Method and system for expediting multi-packet messages in a computer network
US5404461A (en) Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
US7729239B1 (en) Packet switching network end point controller
JPS6244668B2 (ja)
JP4455580B2 (ja) プロセッサアレイにおける通信
US6944173B1 (en) Method and system for transmitting data between a receiver and a transmitter
US4314233A (en) Four-wire speed independent arbiter switch for digital communication networks
EP0496390A2 (en) Connection hold control system
US4307378A (en) Four-wire speed independent selector switch for digital communication networks
JPS587953A (ja) パケツト交換方式
US6064647A (en) Method and system for sending frames around a head of line blocked frame in a connection fabric environment
EP0472867A2 (en) Recovery from a possible switching error in a computer I/O system
JP3389610B2 (ja) 並列処理システムとデータ転送方法
JPS58225756A (ja) 直列デ−タ通信装置
JPH0316343A (ja) フレーム選択受信方法
JP2750923B2 (ja) ネットワーク接続障害回避方式
JP2000244530A (ja) データ通信装置
JP2739789B2 (ja) データ送受信システム
JP2754816B2 (ja) フアクシミリダイヤリング方式
JPH0392046A (ja) 星状システムにおけるセンターのキュー管理方法
JPH0367380B2 (ja)
JPH03243038A (ja) パケット同報通信方式
JPS5824986B2 (ja) スイッチングマトリックスの割込制御方式
JPH04322538A (ja) パケット再送制御方式