JPH02174341A - パケット交換システム - Google Patents

パケット交換システム

Info

Publication number
JPH02174341A
JPH02174341A JP1288073A JP28807389A JPH02174341A JP H02174341 A JPH02174341 A JP H02174341A JP 1288073 A JP1288073 A JP 1288073A JP 28807389 A JP28807389 A JP 28807389A JP H02174341 A JPH02174341 A JP H02174341A
Authority
JP
Japan
Prior art keywords
packets
network
priority
output
destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1288073A
Other languages
English (en)
Other versions
JP2846369B2 (ja
Inventor
Alan Huang
アラン ファン
Scott C Knauer
スコット キャロル クナウァー
Sheng Ling Lin
シェン リン リン
J H O'neill
ジェイ ヘンリー オニール
Maurice Niel Ransom
マーリス ニール ランサム
Charles Wayne Rutledge
チャールズ ウエイン ルットレッジ
Ronald A Spanke
ロナルド アンソニー スパンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH02174341A publication Critical patent/JPH02174341A/ja
Application granted granted Critical
Publication of JP2846369B2 publication Critical patent/JP2846369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • H04L49/106ATM switching elements using space switching, e.g. crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1561Distribute and route fabrics, e.g. Batcher-Banyan
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649Cell delay or jitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651Priority, marking, classes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 魚用り丘旦且嶌 本発明は広帯酸交換システム、より詳細には、パケット
交換システムに関する。
電子及び光技術の進歩とともに、より多様な通信サービ
スに対する要求か着実に増加している。デジタル デー
タ伝送は、このアプローチの−・つの選択であり、産業
界においては、伝送及び交換の両方において、より広い
バンド幅能力を達成するための努力か日夜払われている
信号パケットにて情報を通信する方法は、デジタル通信
の一つの形式である。信号パケットは、そのパケットに
関する情報(例えば、パケットの宛先)並びに通信され
るべき情報な含むビットの集合である。こうして、デジ
タル信号パケットは、通常、“管理”情報を含む見出し
セクション及びデータを含む本体セクションを持つ、幾
つかの実施態様においては、信号パケットは、一つのト
レーラ−セクション、あるいは見出し及びトレーラ−セ
クションの両方を含む。見出しセクションは、通常、宛
先アドレス及びその他の情報ビット、例えば、そのパケ
ットか情報を含むか、そのパケットかブランつてあるか
、あるいはそのパケットか信号状データを含むかなどの
情報ビットを含む。
1985年5月7日に交付された合衆国特許第4,51
6,238号においては、広帯或パケット交換網が開示
される。これは、パケットか自分でそれらの要求される
宛先に向かうことを許す網要素を通じてのパケット交換
を遂行する。これら要素は集信網1選別網、トラップ網
、及びエクスパンターからなる。一つの実施態様におい
ては、所定の長さのパケットかこの集信網に同期的に加
えられる。パケット内の宛先アドレスとアクティビティ
状態か−1いに比較され、これら比較に基づいて、パケ
ットかこの集信器の出力ボートの所の信号が二つの隣接
したセット、つまり、アクティブ信号パケットのセット
及びブランクあるいはアクティブでない信号パケットの
セットを形成するようにルーティングされる。これに続
く選別網か集信器の出力の所でこのアクティブのパケッ
ト信号を宛先アドレスの順番に基づいて選別する。トラ
ップ網は、二つのパケットか同一のアドレスに向けられ
ないことを確保する。これは、この条件をこの一つのパ
ケット以外の全てのパケットを不能にしく従って破棄す
ることによって)確保する。最後に、エクスバンダー網
かトラップ網の所にこうして順番に置かれたパケットを
取り、それらの宛先アドレスに従って、正しい出力ボー
ト(宛先)にルーティングする。これは、−度に−・つ
のソースのみか一つの選択された宛先と通信することが
できるようなアプリケーションでは非常に効率的でコス
ト効率のよい設計である。従来の電話接続はこのアプリ
ケーションの一つである。
1984年9月18]1付けて交付された合衆国特許第
4,472,801号は1分散優先集信網を開示する。
この特許において開示されるシステムは通信チャネルを
通しての効率的なパケットの通信を目的とする。このチ
ャネルは全ての時間において全てのパケットを運ぶのに
要求される能力よりも小さな容驕を持つように、a15
目的に設計される。このチャネルかljえられる最大負
荷を処理するように設計された場合は、負荷の少ない時
間においては、このチャネルは十分に負荷されてない状
f島におかれ、コスト効率が悪くなる。伝送容績以1.
のパケットが伝送されることを求めた時に起こるボトル
ネック問題を解決する方法としては、チャネル入力の所
に、そのチャネルが扱うことができるだけのパケットを
前に送り、オーバーフロー パケットを遅延メモリーに
送る組合わせ網を提供する方法かある。このメモリーは
これらパケットなこの組合わせ網の人力の所に、これら
か再度伝送されるチャンスを′jえられるように置く、
また、時間スタンプ優先スキームを介して再循環された
パケットか伝送されるチャンスを高めるための手段か開
示される。このシステムは、トランクが許す限り出来る
たけ多くのパケットを送ることが要求されるが、しかし
、どのラインをパケットか流されるかはあまり重要とさ
れない電話トランク アプリケーションにおいては非常
に有効である。
こうして、先行技術は、一つの要求される宛先に同時に
送られるパケットを破棄する方法を示し、また、チャネ
ルか使用中である場合、パケットの送信をそのパケット
を再循環させる遅延メモリーの手段にて延期させる方法
を開示する。しかし、残念ながら、いずれの方法も、同
一・のユーザーに向けられた複数のパケ・シトか交換シ
ステム内にモ和的に共存できるための理想的な解決は提
供しない。
同一の宛先アドレスを持つ同時に到着する複数のパケッ
トを収容するための−・つの示唆されるアプローチは、
エクスバンダー網のサイズを大きくして、同一アトレス
の複数の“アピアランス°°かこのエクスパンターの出
力の所に現れるようにする方法である。この方法による
とあるアドレスにアドレスされた第一のパケットかその
エクスパンターのそのアドレスの第一のアとアランスに
送られ、第二のパケットがそのアドレスの第二のアピア
ランスに送られ、以下間しように送られる。勿論、ある
特定のアドレスに向けられたパケットの数かそのアドレ
スのアピアランスの数を越えるrf(能性が存在するか
、このような場合は、幾つかのパケットが破棄されるこ
ととなる。
9−用Ω員1 同時的に同一の宛先にアドレスされた複数のパケットの
発生が1本発明によるパケット交換機によって収容され
るが、この交換機は、再循環遅延手段、同一のアドレス
のある控え目の数のアピアランスを含むエクスパンダ−
1及びこれに続く、これら複数のアピアランスの所に送
られるバケ・シトを受は入れ、これらパケットを格納し
、これら格納されたパケットをユーザーに、−度に−・
つづく、セットの優先スキームに従って出力するメモリ
ーを含む。
χ墓1 第1図は本発明の原理を具現する交換網のブロック図を
示す、!刷胴lOは入り信号バケ・シトを受は入れ、こ
れらパケットを宛先、優先度、および時間スタンプに基
づいて選別する。
この時間スタンプは入りパケット内で(例えば、全てl
に)初期化することかてきる。第1図においては、水平
の矢印が選別網IO内に示される。この矢印は出力の選
別方向を示す。
つまり、矢印の元のところ(左側)で、この選別網は最
も低い宛先に向けられたパケットを出力し、これらパケ
ットは、最も高い優先度からJQlli#に並べられ2
次に最も古いパケットから時111Jスタンプの順番に
並べられる。続くパケットの宛先アドレスは、これより
高く、最後は、おそらく、宛先アドレスを持たないブラ
ンク パケットにて終端する0選別網lOの出力は組み
合わせ網20に接続される。
組み合わせ網20は信号パケットに対する別のソースを
持ち、このソースは遅延バケッファ30を再循環する。
バッファ30はまたその出力ライン付近に示されるか、
方向が選別網10の矢印とは反対の矢印を持つ、遅延バ
ッファ30の出力は示される矢印に従って選別され、し
たかって、組み合わせ網20の人力パケットは昇順およ
び降順の選別リストを形成する。
網20はこの二つのリストを組み合わせて。
この組み合わせられた結果を1組合わせ網の出力ライン
付近の矢印によって示されるように。
(宛先、優先度および時間スタンプによる)順番に出力
する1組合わせ網20の出力はトラップ網40に加えら
れる。
トラップ網40の機能は、4、ν定の宛先にアドレスさ
れた高い順位のパケットの幾つかの最大数がその宛先に
継続して送られることを許すことによりて木9.用の目
的を前進させることにある。より具体的には、このパケ
ットの最大数をNとすると、任意の特定のアドレスに向
けられた高い優先頂を持つNこのパケットかグループ化
され1通過のためにマークされ、これらアドレスに向け
られた残りのパケットは再循環のためにマークされる。
この機能は、網40内において、(最も低いアドレスか
ら開始するアドレス、優先度、そして時間スタンプによ
って選別された)選別されたセットの入りパケットを宛
先アドレスによって定義されるサラセット内て扱うこと
によって達成される。各のサブセクトに対して、$14
0はパケットをその最も左の空きの出力(第1図)に、
最大N個のパケットまで通過し、低い優先および時間ス
タンプの組合わせを持つ残りのパケットは網40の最も
右の空きの出力にシフトされる。右にシフト、あるいは
ブツシュされたパケ・シトはそのパケットの見出しの指
定されたアクティビティ タグビット内に11循環のた
めにマークされる。
トラップ網40の出力は、(1)左端から始まる“通過
(pass−Lhrough) ”パケットに向けられ
るべきパケット; (2)右端から始まる再循環される
べきパケット;および真ん中の変数幅の“ニュートラル
”ゾーンを形成する可変数の“ブランク′°パケットを
含む、これら二つのセットのパケットの間のニュートラ
ル ゾーンのサイズおよび位置は両方とも入りパケット
の特定のセットおよび入りパケットの経歴に完全に依存
する。
再び第1図に戻り、網40の出力ボートの選択された部
分か再循環バッファ30に接続される。本来、バッファ
30は各か中−のパケットを保持する中にセットのレジ
スターの1パケツト遅延である。メモリー30に接続さ
れるトラップ網40の出力の部分のサイズは完全に設計
トの選択であるが、この選択が網のコストと性俺を決定
することに注意すべきである1例えば、−時にM個の入
りパケットを扱うことな期待する場合は、選別網lOは
M個の入力およびM個の出力を持たなければならない、
第1図の網内に存在するパケットの゛1分以トか任意の
時間において同一アドレスにN個以内のパケットが向け
られるという条件を違反しないと確信される場合は、網
40のM個の出力をバッファ30に接続することは妥当
な選択である。これは、もちろん、選別網lOからのM
個パケットおよびバッファ30からのM個のパケットの
接続を可能とするために、$140を2M@にすること
を費求する。
前述のごとく、バ・ンファ30は、本来、遅延メモリー
である。π実、メモリー30はタッグビットにキーされ
た前処理段を含まなければならない、より具体的には、
バッファ30の人力の所に現る再循環のために向けられ
ないパケットは受は入れられるべきでなく、そして再循
環のために向けられたパケットはそのように条件付けさ
れるべきである。この前処理はトラップ網40の右側の
M個の出力か遅延30に接続されるか、遅延30に接続
することか必要とされるパケットの数は変動するために
必要となる。従って、そのパケットの見出し内の夕・ツ
クビットかfi延30にどのパケットか遅延されるべき
で、またどのパケットか破棄されるべきかを“通知(団
for■)”する機部を果たす。
トラップ網40の出力のフル セットが第1図において
はエクスパンダ−網50に接続される。勿論、これは、
設計上の選択である。網40の出力のフル セット以r
かエクスパンダ−50に加えられるようなシステムを採
用することも出来る。エクスパンター50の出力は網の
固定された宛先ポイントであり、これらは各かセットの
N個の出力に分割される。つまり、網50のN個の出力
の第一のセット(第1LAの最も左のセット)は宛先ア
ドレスOに対応し、第2のセットは宛先アドレスlに対
応し、以下同様な対応が与えられる。エクスパンター5
0の機走は、従って、再循環のために指定されない入り
バケ・シトを該当する出力宛先ボートに向けることであ
る。これは、エクスパンダー50は(]す循環されるべ
きバケ・シトを無視するために)入りパケットを事前に
処理し。
次に、これらパケットをN個の出力ボートか同一アドレ
スを持つという事実を認識するような特別な方法にて送
らなければならないことを意味する。
本発明によると、エクスパンダ−50の各のセットのN
個の出力がFIPO(先入優先先出し)メモリーと呼ば
れるメモリー60に接続される。メモリー60は、これ
かその中に含まれるパケット信号の優先に従ってアクセ
ス出来るという特徴を持つのみである。ある意味では、
メモリー60は内容アトレサブル メモリーであり、事
実、メモリー60はFIPOメモリーである必要はない
、ある時点においてN個のパケットの挿入を可能とし、
−・方、−時に−・つのパケットのみかアクセスされ、
バッファから削除されるようなバッファとして機能する
限りどのようなメモリーを採用することも出来る。
本発明のL記の記述は、各か特定の長所を持つ様々な異
なるハードウェア実施態様によって実現することかでき
る。以下ではこれらの一つについて説Illされるか、
この説明の目的−ヒ、信号パケットは第2図に71<さ
れるようなうのであり、パケットか見出し部分とデータ
部分を持つものと想定される。この見出し部分は−・っ
の2ビツト タック欄およびこれに続く複数ビット宛先
槽を含む、この宛先槽はパケットか向けられる出力ボー
トを指定する。この宛先槽に続いて、第2図のパケット
は優先欄及びこれに続く時間槽を含む。見出しは交換以
外の[1的のための追加の欄を持つことも出来、これら
その他の部分は、第2図においては、“見出しの残りの
パ欄として示される。そして、データ欄か最後に来る。
データを含むパケットは1例えば、タッグ欄の両方のビ
ット内に0”を含み、データを含まず(従って、宛先あ
るいは優先をもたない)パケットは、好ましくは、最初
のビット内にO”を含み、第2のビット内に” l ”
を含む、このようなパケットは“ブランク”パケットと
呼ばれる。
選別網IOは、例えば、1969年21118日付けで
バッチャ−(Batchcr )に交付された合衆国特
許節3,428,946号、あるいは1985年5月7
 fi付けでホーング(lluang )らに交付され
た合衆国特許節4.516,238号において開示され
る様な方法にて構成することができる。
第1図の網の目的に対しては、“宛先アドレス”は最も
好ましくは実際の宛先アドレスの市に来るタッグ ビッ
ト、あるいは少なくともその第二のタッグ ピット部分
を含む、また、つの特定の宛先に二つあるいはそれ以上
のパケットか接続を求めるような状態か許されることに
注意する。この状態に備えるために、パケットの選別の
前に優先欄も来るべきであり。
従って、第3IAの実施態様内の選別キーは、最も好ま
しくは、タック ピット、宛先、及び優先欄の連結され
たものであるべきである。たたし、後者は、高優先パケ
ットか(IrfI先欄内に)低優先パケットよりも低い
二進4tiを持つことを要求する。入りパケットの時間
スタンプ欄は全て“1”に初期化され、従って、このイ
1は重要てはなく、いずれにしても1選別網IOはその
選別キーから時間スタンプ欄な締め出すことかてきる。
組合わせJ!2120も選別網であり、これは選別網1
0とおおむね同一に411成てきる。たたし、一つ異な
る点は、前述のごとく1組合わせ網への入力はハイトニ
ック(昇順及び降順)てあり、少ない選別レベルにてこ
の組合わせ網か実現できることである。他の異なる点は
1選別キーにある。より具体的には、、1I120の選
別キーは(選別網lO内には含まれない)循環パケット
のS、fiな扱いを提供するための時間スタンプ欄を含
む、これは後により詳細に説171される。
組合わせ網20の動作は、第3UAの上側の二つのプロ
ットから説明することかてきるが、ここで、プロウド1
10は網20への人力てあり、プロット120は網20
の出力である。選別a410から受信されるプロット1
10の信5)部分は右側に向かって増加しくここで、こ
の信吟値は宛先アドレスを表わす)、モして&i″01
”(ブランク パケット)にてp:端し、・方、メモリ
ー30から受信される信号部分は“01” (ブランク
 パケット)から開始し、その後減少する。網20の出
力は、プロット120によって示される様に選別され、
右に向かって増加する。
第1図に戻り、トラップ網40は、一つの特定の宛先へ
の接続を求めるパケットを選択された数まで受は入れる
。これはこれらパケットをエクスバンダーへの伝送に指
定し、この選択された以上の数のパケットか存在する場
合は、これらを再循環に指定する。これは、第4図に示
される様に、比較器135の層によって達成される6組
合わせ網20の各の出力ボートは(最後のボート以外は
)それと関連する比較器135の品初の入力及び増加す
る選別キー値の方向(右方向)に隣接する組合わせ網2
0の出力と関連する比較器135の第二の人力に接続さ
れる。組合わせ1網20の最後の出力は、それと関連す
る比較器135のみに接続される。 M1合わせ網20
の第一の最も左の出力と関連する比較器も一つの入力の
みを持つ、他力の出力は、“0′°出力を保証するため
に仝て“t ”に固定される(勿論、” o ”出力は
比較器を使用することなくハート ワイヤーすることも
出来る)、この接続アプローチによると、例えば組合わ
せ41!120の第三の出力、ライン136はBとマー
クされた比較W135及びCとマークされた比較器13
5に接続される0組合わせ網20の第三の出力ボート、
ライン1376Cとマークされた比較器135に接続さ
れる。
各の比較器135の出力信号は°゛1″或は“0゛であ
る。比較器に加えられたパケットの宛先アドレスか同一
・の時は°゛l”であり、そうでない場合は“θパであ
る。比較器135は排他的ORゲート及びフリップ フ
ロップから構成することかてきる。こうして、以ドのセ
ットの宛先アドレス、つまり 0.0,2,5,6,7,7,7,7,7゜9.9,1
1,11,11.17 に応答して比較器は以ドの出力信号セット、つまり 0.1.0.O,O,0,1,l、1,1゜0、l、0
,1.l、l、0 を与える。
第4図のトラップ網内の第二の層はセクトのANDゲー
ト140及びバッファ145である。ここても、組合わ
せ網20の各の出力と関連したバッファ145iびに一
つの関連するANDゲート140か存在する。バッファ
135は組合わせ網20の出力を遅延し、また、AND
ゲート140にm:つのタッグ ピットを提供する。各
のゲート140はまたそれと関連する比較器及び固定数
の前に隣接する比較器に接続される。この固定数は、F
IPOメモリー60に同時的に加えることか許されるパ
ケットの計に等しい固定された数である。第4図におい
では、この数は4てあり、従って、各のANDゲート1
40はそれと関連する比較器及び(存在する場合)−1
つの前の比較器に接続される。例えば、Dとマークされ
るANDゲート140は比較器A、B、C,及びDに接
続される。バッファ145のサイズは比較器135内て
遂行され比較の完結と一致する様に設計される。この時
点において、ANDゲート140の出力は、タッグ ピ
ットか00(非フランク パケット)てあり、関連する
比較器に加えられた二つのアドレスか等しい時にのみ“
1″である。この信号は、バッファ145の出力の所の
パケット信号とともに論理回路150に加えられる。
上に採用されたセットの信号に対して、例えば、AND
ゲート140の出力は以ドの信号セットを生成する。
0.0,0.O,O,O,O,O,0,1゜o、o、o
、o、o、o、。
1−のセットの“l”のみか宛先“7”への接続を要求
する五番目のパケットと関連する。この五番[Iのバケ
・シトは再循環のために指定され、(Mかフロック30
の入力の数である場合は)遅延ブロック30への接続の
ため組合わせ網20のM個の最も右側の出力に向けて押
し出されなければならない。
この“押し出し″機1kを提供し、またメモリー30へ
の人力の所での正しい選別順番を確保するために、第4
t26の装置は、押し出すことを要求されるパケットの
選別キー欄内のピットを反転するための論理回路150
を含む(これは、タッグ ビ・シトを偵Oから値3に変
えるプロセスにおいて遂行される)、これは第5図に示
される様に、インバータ159.ADNゲート140の
諸島する出力を補足する様にクロ・シフされるフリップ
 フロップ151及び該当する信号選択を実行する様に
相W接続されたAND10R論理ゲート152,153
.及び154によって達成される。論理回路150の出
力の所の結果か第3r2Iに一例とし゛Cプロウド11
5にて示される。ここで、アドレス000011(この
011は求める宛先であり、00はタッグ ビットであ
る)を持つ複数のパケットか11100に変換され、ア
ドレス000101を持つ複数のパケットか11101
0に変換されることか分かる。
勿論、右に押し出されるべきパケットかM測具り存在す
る場合かあり、この様な場合は、Lに説明された構成に
おいては、幾つかのパケットか巾に失われることとなる
。」二に説明のごとく、再循環されるべきセットのパケ
ットの最大サイズの選択は設計との選択である。たたし
、失われるパケットの性格を吟味することが必要である
。Lの記述に従うと、トラップ網40の出力の所のパケ
ットは、アドレス順1次に優先順、そして最後に時間ス
タンプ順に並べられることとなる。それが存在する場合
、失われるパケットは、最も高い宛先アドレスを持つパ
ケット、時間スタンプの順番の逆の順番、逆の優先順、
そして次に低いアドレスのパケットということになる。
従って、潜在的に、特定のアドレスの全てのパケットか
次のアドレスの任意のパケットかカントされる前に破棄
されることとなる。この状況における問題は、あるアド
レスか他のアドレスより伝送フロップの高い確率を持つ
ということである。別の角度から見れば、ある宛先の非
常に低優先のパケットか別の宛先の非常に高い優先のパ
ケットより優遇されることとなる。これは容認できない
ことである。より好ましい状況は、低い優先のパケット
を最初に破棄し1次に非常に古いパケットを破棄し、そ
して最後に宛先に基づいてパケ・ソトな破棄する方法で
ある。これは、第5図の論理回路10によって示される
様に、再循環のために向けられるパケットの選別キー内
のこれら欄の順番をバッファ157及びセレクター回路
158にて反転することによって達成される。見出し内
の選別キー欄の結果としての順番は、タッグビ・シト、
優先欄、時間スタンプ欄、そして宛先欄の順番となる。
論理回路150の出力信号は、第4図においては、選別
網155に加えられる。網155は選別キー欄に従って
パケットを選別し、これは+1T循環のために指定され
たパケットをトラップ網40の最も41側の出力に押し
出す、この出力は第3図においてはプロット116によ
って示される。
タック ビット“11″”にてトラップ網を去るパケッ
トは遅延バッファ30に向けられる。
従って、バッファ30はこれらパケットを受は入れるべ
きであるか、他の全ての入りパケット(例えば、ブラン
ク パケット状!Eにセットされたパケット)を破棄す
べきである。これはバッファ30内において第6図に示
される論理回路160のf@プロセッサ検出層を通して
達成される。各の論理回路160は入り信号をインバー
タ161にて反転し、この人りパケットをそのタック 
ビットの直後の宛先欄を再挿入するために、バッファ1
62に入力する。この宛先欄の再挿入は、セレクター1
63及び該当するクロック信−;(CL3)によって達
成され、セレクター163の出力はセレクター164の
一つの人力に加えられる。セレクター164のもう−・
方の入力は、結果として、ブランク パケットを生成す
るクロック0吟な受信する。“00″タツグ ピッ ト
の状7fiはANDゲート165及びフリップ フリッ
プ166によって受信される。フリップ フロップ16
6はセレクター164かセレクター163の出力信号或
はブランク パ ケ ウ ト(CL、)のどろらかを選
択する様に制御する0選別キー欄のビットの反転及び宛
先欄のその正しい位tへの再挿入に加えて、各の論理回
路は時間スタンプ減分器167を含む、この減分器の目
的は、何回も再(fI環されたパケットか再度再循環さ
れるのてなくエクスパンダ−50に伝送されるために選
択される確率を高めることにある。より具体的には、こ
の様なパケットの確必と、少数回内循環されたパケット
の伝送の確率とをバランスする[1的を持つ。こうして
、アクティブ パケットかセレクター164を初めて去
る時は、この時間スタンプ欄は全て” l ”を含み、
これは、6ビツト欄の場合は、例えば、63に対応する
。減分憲167の後にこの値は62に減分され、従って
1時間スタンプ62を持つパケットか組合わせ網20の
出力の所で時間スタンプ63を持つパケットの左側に発
見される(選別キー内の全ての他の欄は等しい)。
最後に、遅延ツ【1ツク30の主要な機能である遅延を
提供する曲に、論理回路160の出力か選別網(例えば
、選別網155)に加えられ、これは、遅延要素に加え
られるパケットを宛先アドレスの順番に再選別する0選
別網の出力はソロツク30内で一つのパケット遅延に加
えられる。この遅延回路は、前述のとと<、?tiに、
各か一つのパケットを格納するセットのシフト レジス
ターである。バッファ ブロック30の信号の人力/出
力接続は、組合わせ網40の最も右側の出力かバッファ
30の最も右側の人力に接続される様な構成を持つ。
ついでながら、遅延ブロック30内の説明の選別は、そ
の方か好ましい場合は、トララブ網40内で遂行すこと
も出来る。
タック ビット”11″を持つトラップ網40を去るパ
ケットはバッファに向けられるが、タッグ ビット′0
0°”を持つトラップ網40を去るパケットのみか、本
当に、エクスパンダ−網50に向けられる。エクスパン
ダー50は、従って、前処理論理層を含まなければらな
い、ただし、このa能は、論理回路160の機1走より
幾分単純である。より具体的には、エクスバンダーの前
の論理回路170は、タッグ ビット“00″を持つパ
ケットを検出し、これをそのままバスし、他の全てのパ
ケットをフロック或はブロック状態にセットすることが
要求される。第7図は、論理回路170に対するーっの
単純な実現を示す。
これは、一体となって、“OO”タッグ ビット状態を
検出及び捕捉するフリップ ブロック171、ANDゲ
ート172及びフリップ フロップ173を含む、フリ
ップ フ ロ ツ プ173の出力は、エクスパンク−
50に向けられたアクティブのパケットのみの伝送を許
すセレクター174を制御する。
エクスパンター50は、前述の合衆国特許第4.516
,238号において開示されるエクスパンターの構造と
回しように構成することかてきるか、この方法によると
、クスバンダー内の宛先コントロールは宛先欄のみとさ
れる。このエクスバンダー設計の唯一の問題は、一つの
特定の宛先への接続を求めるH個の出力がこの宛先に向
けられる方法である。但し、この問題は、幾つかの前処
理回路によって解決することかM(能である。より具体
的には、この“多毛アピアランス(multiple 
appearances) ”問題を解決するために一
つのアプローチとして、この宛先アドレスにアドレス発
生の許容数を掛けて、この宛先アドレス(選別キー)に
宛先アドレスの各の発生に対して連続した番号を割当て
る低位のサラ欄を加える方法かある。つまり、この発生
の許容数か一二11の数1例えば4である場合は、この
宛先アドレスに4か掛けられ(アドレス内の二ビット 
シフト)、各のパケットに0から3の間のイ1を持つサ
ブ欄が加えられる。従って、例えば、アドレス17に対
して一つのパケットが存在する場合は、最初のパケット
の宛先アドレスかアドレス68に変換され(4x17+
O)、そして第二のパケットの宛先アドレスか69に変
換される。このサブ欄の生成を実現する回路か第8図に
示されるが、これは論理ブロック180の集合である。
第8図の回路への入力は、論理回路170の出力信号の
集合である。各の入力は、第4図の比較器層と本質的に
同一の比較器層に加えられる。唯一の違いは、第8UA
の比較器181の出力か第4図の比較器の出力と反転さ
れることである、この結果として、”t”と0゛°のシ
ーケンスか!jえられるか、ここで、′0”はある特定
の宛先アドレスの第一のアピアランスをマークし、“l
 ”は特定のアドレスの次のアピアランスを示す。
第8LAの論理セグメント180内の比較器181の出
力は、ANDケート182及び183、二進加算器18
4の一つの入力、及び統〈論理セクション180内のA
NDゲート182に接続される。ANDゲート182の
出力は加算器184の第二の入力に接続され、加算器1
84の出力は二進加算器185に接続される。ゲート1
83の出力は加算器185の第二の出力に接続される。
第8図の回路の動作を説明するために、比較器の出力の
所に、以下の入力セット 0.1.I、1゜ とともに最初の四つの論理セクション180が示される
。これは最も低い宛先アドレスの四つのアピアランスと
対応する。第一の比較器の” o ”出力は、り゛シー
及び第二のセクション180の一つの加TI器、第三の
セクション180の加算器184及び第四のセクション
180の加算器185に伝播する。加r1奏184の出
力は、 0、l、2,2゜ のセットを形成し、加算器185の出力は、0、l、2
,3゜ のセ・シトを形成する。これら出力セット・は加算器1
85の出力ラインの次のライン1751−に出現する現
存の選別キーとmlみ合わさオドC,ヒに小されたよう
に従来の方υ:で構成されたエクスバンダー網186に
加えられろ。
、:j47図には桟付実施態様が示される。これは人力
信号か四つのエクスパンダーに循環的に割当てられるよ
うに相ゲ接続されたN個の隣接する(この場合は四つの
)エクスパンダ−190を含む。つまり、第一・、第圧
、第九13..の入力か第一のエクスパンダ−に加えら
れ、第二、第六、弟子1.4.の人力か第一のエクスパ
ンターに加えられ、以F回様にされる。これらエクスバ
ングーの出力は、タルーブ化され、入力と同様に、各の
グループ内の出力はこの四つのエクスパンターから循環
的に派生される。つまり、四つのエクスパンターの第一
・の出力か第一のグループを派生し、この四つのエクス
パンターの第二の出力か第一のクループを派生し、以)
°同様にされる。各のクループ内の出力は循環的に優先
及び時間欄に基づいて選別される。この4−ワイド(f
our−wide)i合わせ網は優先を固定されたパタ
ーンにセットすることかできる。
エクスパンターJP150の出力は、第1図の実施態様
においては、FIPOメモリー60に加えられる。前述
のごとく、メモリー60は“先入優先出し”メモリーで
ある。これは幾つかの方法にて構成することかてきる。
一つのアプローチにおいては、1984年97J 18
 H付けでA、ホーンク(A、lluang )に交付
された合衆国特許第4,472,801号に開示される
回路に類似する優先化された集信機回路か使用される。
より14体的には、N+M個の入力を持つ選別網か使用
され、ここで、Nはメモリー60内の人力ボートの数を
表わし、Mはメモリー60か格納しようとするバケフト
の数を表わす、この網内の選別キー欄はパケットの優先
欄であり、従って、この選別網は、加えられたパケット
を最も高い優先のパケットを一端に、そして最も低い優
先のパケットを他端に出力する。最も高い優先の出力は
またFIPOメモリー60の出力てあり、一方1次のM
個の出力は各1パケツトd延要素(例えば、シフト レ
ジスター)に加えられる。このM個の遅延要素の出力は
選別網のM個の入力に接続され、選別網のN−1個の出
力は接続されないままにされる。これらはFIPOメモ
リーのオーバー フロー出力となる。もっと少しのハー
ドウェアを必要とする少し複雑な設計かF I POメ
モリー60に入るパケットを(優先に基づいて)選別す
ることによって実現てきるかこれは選別網の代わりに組
合わせ網を使用することをOf能とする。
【図面の簡単な説明】
第1図は本発明の原理を採用するパケット交換網の構造
を示し; 第2図は未発IIによる網を通って流れるバケットの編
成を示し7 第3図は本発明の網内で遂行される選別を1′2I解し
: 第4図はトラウプ、11$40のより詳細なフロック図
な示し; 第5図は論理回路150の一つの実現を示し; 第6図は′!1延ツロ・・ツク内の検出回路160のつ
の実現を示し; 第7 Lmはエクスバンダー網50内の検出回路170
の−・つの実現を示し。 第8図は特定の宛先の−・つ以上の発生を許すエクスパ
ンダ−50出力を展開するための一つのアプローチを1
図解し:そして 第9 [Aは特定の宛先の−・つ以上の発生を詐すエク
スパンター50出力を展開するためのもう−っのアプロ
ーチを1′A解する。 〔−1]要部分の符号の説明〕 10・・・・・・・・・選別網 20・・・・・・・・・組合わせ網 30・・・・・・・・・遅延 40・・・・・・・・・トラップ網 50・・・・・・・・・エクスバンダー網60・・・・
・・・・・メモリ FIG。 FIG、  3 日0. 2 FIG、  4 FIG。 FIG、 5 FTG、  9 FIG、 6

Claims (1)

  1. 【特許請求の範囲】 1、宛先指標及び優先指標を含むパケットをルーティン
    グするための網において、該網 が: 加えられた信号パケットに応答して一つの 選別されたセットのパケットを展開するための選別網; 該選別されたセットのパケット及び遅延さ れたセットのパケットに応答する組合わせ 網; 該組合わせ網の出力信号に応答して(a) パケットセットを一つの共通の宛先指標に て同定し、そして(b)該パケットセット の各を第一のサブセット及び第二のサブ セットに分離し、該第二のセット内のパケットの数が該
    第一のセット内のパケットの数が所定の数Nよりも小さ
    い限りゼロとなり、また該第一のサブセット内のパケッ
    トの優先指標が該第二のサブセット内のパケットの優先
    指標よりも高くなるようにするためのトラップ網; 該トラップ網の出力に応答し、該遅延さ れたセットのパケットを展開するための遅延網; 該トラップ網の出力信号に応答して、該第 一のサブセットのパケットを該送られたパ ケットの宛先アドレスに基づいてルーティングするため
    の各のアドレスのN個のアピアランスを持つエクスパン
    ダー網;及び 各が一つの出力及び該エクスパンダーの出 力の所で選択された宛先の該アピアランスに接続された
    N個の入力を持ち、前記パケットを該出力に配達するた
    めの複数のメモリー手段を含むことを特徴とする網。 2、該トラップ網が(a)パケットセットを一つの共通
    の宛先指標にて同定し、(b)該パケットセットの各々
    を第一のサブセット 及び第二のサブセットに、該第二のサブセット内のパケ
    ットの数が該第一のセット内のパケットの数が所定の数
    Nより小さい限りゼロとなり、また該第一のサブセット
    内のパケットの優先指標が該第二のサブセットのパケッ
    トの優先指標より高くなるように分離し、そして(c)
    該第二のサブセットのパケットを該トラップ網の出力の
    所でグループ化することを特徴とする請求項1に記載の
    網。 3、該トラップ網が該遅延網に向けられるパケットにタ
    ッグ指標を加えてタッグを持つパケットを形成するため
    の手段を含むことを特徴とする請求項1に記載の網。 4、該トラップ網が、さらに該タッグを持つパケットを
    優先度に基づいて選別するための手段を含むことを特徴
    とする請求項3に記載の網。 5、該トラップ綱が さらに選別されたタッグを持つパ
    ケットの中の選択された数の最も高い優先のパケットを
    同定するための手段及び該選択された数の最も高い優先
    パケットを宛先に息づいて選別するための手段を含むこ
    とを特徴とする請求項4に記載の網。 6、該遅延網が 該選別されたタッグを持つパケットの中の 選択された数の最も高い優先を持つパケットを受け入れ
    るための手段;及び 該選択された数の最も高い優先のパケット を宛先に基づいて選別するための手段を含むことを特徴
    とする請求項4に記載の網。 7、該遅延手段が、該遅延手段を通過する該パケットの
    選択された部分を時間スタンプ欄として同定し、該時間
    スタンプ欄の内容を該遅延手段を通過する該パケットの
    通過を示すように変更するための手段を含み;そして 該トラップ手段が、優先欄と時間スタンプ 欄とを組合わせて該パケットセットの各の 第一のサブセット及び第二のサブセットへの該分離を決
    定することを特徴とする請求項 1に記載の網。 8、該メモリー手段の各が該メモリー手段に提供された
    パケットの優先順位に基づいてパケットをその出力に配
    達することを特徴とする請求項1に記載の網。 9、可変優先入力データメッセージを複数の宛先の対応
    する一つに交換するための通信交換機において、該交換
    機が: 現在受信されているメッセージをそれらの 対応する宛先に送られなかった前に受信されたメッセー
    ジと総和して、セットの総和されたメッセージを形成す
    るための手段; 各の宛先に対して、該各の宛先を持つ該総 和されたメッセージの中から最も高い優先を持つ所定の
    数N個のメッセージを選択するための手段; 該選択するための手段によって選択されな かった該総和されたメッセージの中からもう一つの所定
    の数T個の最も高い優先メッセージを格納して、これに
    よって、後に該総和するための手段によって該格納され
    たメッセージが総和のために使用できるようにするため
    の手段;及び 該選択されたメッセージを優先の順番に対 応する宛先に伝送するための手段を含むことを特徴とす
    る通信交換機。
JP28807389A 1988-11-07 1989-11-07 パケット交換システム Expired - Fee Related JP2846369B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/267,606 US4891803A (en) 1988-11-07 1988-11-07 Packet switching network
US267,606 1988-11-07

Publications (2)

Publication Number Publication Date
JPH02174341A true JPH02174341A (ja) 1990-07-05
JP2846369B2 JP2846369B2 (ja) 1999-01-13

Family

ID=23019482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28807389A Expired - Fee Related JP2846369B2 (ja) 1988-11-07 1989-11-07 パケット交換システム

Country Status (5)

Country Link
US (1) US4891803A (ja)
EP (1) EP0368569B1 (ja)
JP (1) JP2846369B2 (ja)
CA (1) CA1320258C (ja)
DE (1) DE68923426T2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365519A (en) 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
US6330240B1 (en) * 1987-04-24 2001-12-11 Hitachi, Ltd. ATM cell switching system
JPH0758963B2 (ja) * 1989-01-27 1995-06-21 日本電気株式会社 セル交換装置
CA2012425C (en) * 1989-03-17 1996-12-24 Atsuo Itoh Packet switching system having arbitrative function for competing packets
US5148428A (en) * 1989-05-02 1992-09-15 Bell Communictions Research, Inc. Modular architecture for very large packet switch
JP2531275B2 (ja) * 1989-09-29 1996-09-04 日本電気株式会社 Atmセル転送方式
WO1992011718A1 (de) * 1990-12-24 1992-07-09 Siemens Aktiengesellschaft Verfahren zur vermittlung von nachrichten
US5253251A (en) * 1991-01-08 1993-10-12 Nec Corporation Switching system with time-stamped packet distribution input stage and packet sequencing output stage
ES2125881T3 (es) * 1992-03-27 1999-03-16 Cit Alcatel Dispositivo de generacion de paquetes de multidifusion para un sistema de telecomunicacion conmutador de paquetes.
US5305311A (en) * 1992-05-20 1994-04-19 Xerox Corporation Copy network providing multicast capabilities in a broadband ISDN fast packet switch suitable for use in a local area network
JPH0637797A (ja) * 1992-05-20 1994-02-10 Xerox Corp パケット交換網の予約リング機構
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch
US5416769A (en) * 1993-07-13 1995-05-16 At&T Corp. Controlled-feedback packet switching system
US5598581A (en) * 1993-08-06 1997-01-28 Cisco Sytems, Inc. Variable latency cut through bridge for forwarding packets in response to user's manual adjustment of variable latency threshold point while the bridge is operating
US5473607A (en) * 1993-08-09 1995-12-05 Grand Junction Networks, Inc. Packet filtering for data networks
FR2729040B1 (fr) * 1994-12-29 1997-01-31 Alcatel Nv Matrice de commutation photonique
GB9500696D0 (en) * 1995-01-13 1995-03-08 Plessey Telecomm In access to obscure and remote services
US5689508A (en) * 1995-12-21 1997-11-18 Xerox Corporation Reservation ring mechanism for providing fair queued access in a fast packet switch networks
US5841775A (en) * 1996-07-16 1998-11-24 Huang; Alan Scalable switching network
US6026092A (en) * 1996-12-31 2000-02-15 Northern Telecom Limited High performance fault tolerant switching system for multimedia satellite and terrestrial communications networks
KR100246627B1 (ko) * 1997-08-27 2000-03-15 정선종 트래픽 흐름제어 및 감시기능을 갖는 멀티채널 패킷 스위칭 장치
US20040042400A1 (en) * 1998-12-18 2004-03-04 Telefonaktiebolaget Lm Ericsson Connection admission control based on bandwidth and buffer usage
US20040190506A1 (en) * 2003-03-24 2004-09-30 International Business Machines Corp. Method and apparatus for performing complex pattern matching in a data stream within a computer network
US7899057B2 (en) * 2006-04-28 2011-03-01 Jds Uniphase Corporation Systems for ordering network packets
US8107822B2 (en) * 2005-05-20 2012-01-31 Finisar Corporation Protocols for out-of-band communication
US20070260728A1 (en) * 2006-05-08 2007-11-08 Finisar Corporation Systems and methods for generating network diagnostic statistics
US7823185B1 (en) 2005-06-08 2010-10-26 Federal Home Loan Mortgage Corporation System and method for edge management of grid environments
US7881258B2 (en) * 2006-03-22 2011-02-01 Sibeam, Inc. Mechanism for streaming media data over wideband wireless networks
US8213333B2 (en) * 2006-07-12 2012-07-03 Chip Greel Identifying and resolving problems in wireless device configurations
US8526821B2 (en) 2006-12-29 2013-09-03 Finisar Corporation Transceivers for testing networks and adapting to device changes
US20100241638A1 (en) * 2009-03-18 2010-09-23 O'sullivan Patrick Joseph Sorting contacts
US10523596B1 (en) * 2015-02-06 2019-12-31 Xilinx, Inc. Circuits for and methods of merging streams of data to generate sorted output data
US11748281B2 (en) 2020-10-30 2023-09-05 Hewlett Packard Enterprise Development Lp Remote memory access using memory address templates

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60500935A (ja) * 1983-03-28 1985-06-20 アメリカン テレフオン アンド テレグラフ カムパニ− 分布優先度集中機
JPS60500934A (ja) * 1983-03-28 1985-06-20 アメリカン テレフオン アンド テレグラフ カムパニ− 自己方路指定交換ネツトワ−ク

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3428946A (en) * 1965-08-26 1969-02-18 Goodyear Aerospace Corp Means for merging data
US4630258A (en) * 1984-10-18 1986-12-16 Hughes Aircraft Company Packet switched multiport memory NXM switch node and processing method
US4761780A (en) * 1986-12-22 1988-08-02 Bell Communications Research, Inc. Enhanced efficiency Batcher-Banyan packet switch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60500935A (ja) * 1983-03-28 1985-06-20 アメリカン テレフオン アンド テレグラフ カムパニ− 分布優先度集中機
JPS60500934A (ja) * 1983-03-28 1985-06-20 アメリカン テレフオン アンド テレグラフ カムパニ− 自己方路指定交換ネツトワ−ク

Also Published As

Publication number Publication date
DE68923426T2 (de) 1995-12-07
US4891803A (en) 1990-01-02
EP0368569A2 (en) 1990-05-16
EP0368569B1 (en) 1995-07-12
CA1320258C (en) 1993-07-13
DE68923426D1 (de) 1995-08-17
EP0368569A3 (en) 1991-07-24
JP2846369B2 (ja) 1999-01-13

Similar Documents

Publication Publication Date Title
JPH02174341A (ja) パケット交換システム
CA1207418A (en) Self-routing switching network
CA1258113A (en) Packet switching network with multiple packet destinations
JP2551451B2 (ja) ハイブリッド型時分割多重スイッチング装置
CA2255907A1 (en) Data packet router
WO1992017990A1 (en) Non-blocking multi-cast switching system
US20070192572A1 (en) Minimum processor instruction for implementing weighted fair queuing and other priority queuing
RU2105424C1 (ru) Трассировочно-логическое устройство для коммутационного элемента
CN113630347A (zh) 一种数据传输方法、系统、存储介质及设备
US6653929B1 (en) Method of determining network paths in a three stage switching matrix
US5537402A (en) ATM switch
US5890001A (en) Arbitration apparatus employing token ring for arbitrating between active jobs
US4651301A (en) Circuit arrangement for performing rapid sortation or selection according to rank
US3740480A (en) Time division multiplex switching system utilizing all time division techniques
US4685128A (en) Method and network for transmitting addressed signal samples from any network input to an addressed network output
US5034946A (en) Broadband concentrator for packet switch
Wah et al. A partitioning approach to the design of selection networks
US5946314A (en) Method of expanding the capacity of switching elements, and switching stage obtained by the method
Cam et al. Frames: a simple characterization of permutations realized by frequently used networks
GB1585891A (en) Tdm switching networks
KR0172508B1 (ko) 비트 시리얼 디지틀 정렬기
JP4311224B2 (ja) 移動通信システム、無線通信装置及びそれらに用いられるデータ選択回路
KR100329735B1 (ko) 비트시리얼디지틀정렬기
JPS63135039A (ja) 待ち合わせ形スイツチ網の経路選択制御方法
JPH08237255A (ja) セルスイッチおよびそれを用いたスイッチ網とatm交換網

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees