JP2848358B2 - Ａｔｍスイッチにおけるアドレス監視方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期転送モード
（ＡＴＭ）通信方式に用いられるＡＴＭスイッチに関
し、特に、共有バッファ型ＡＴＭスイッチのメモリアド
レス監視の実現方法に関する。

【０００２】

【従来の技術】一般的に、ＡＴＭスイッチにおいては、
セルを蓄積するためのセルバッファメモリが設けられて
おり、このセルバッファメモリの配備位置によっていく
つかの型式に分類されている。その中に、全ての出力ポ
ートによって単一のメモリ上で論理的な出力キュー（Ｆ
ＩＦＯ）が構成され、メモリ空間が出力ポート間で共有
して利用される共有バッファ型ＡＴＭスイッチがある。

【０００３】共有バッファ型ＡＴＭスイッチにおいて
は、メモリのアドレス空間が論理的に分割されることに
より複数のＦＩＦＯキューが構成され、しかもそれぞれ
のＦＩＦＯキューの最大長が、全てのＦＩＦＯキュー長
の合計がメモリのアドレス空間を超えない範囲で融通し
合うことができるため、メモリを効率的に使用すること
ができる。さらに、ＦＩＦＯキューをもっと細かい単
位、例えば出力ポートをさらに複数のサービスクラスに
分割した単位で構成し、サービスクラス間での出力優先
制御を行う場合においても、メモリを効率的に使用する
ことができる。

【０００４】図３は、従来のアドレス監視方式が適用さ
れたＡＴＭスイッチの一構成例を示すブロック図であ
る。

【０００５】本従来例は図３に示すように、入力ポート
を介して入力されるセルデータをセル多重するセル多重
部３１と、セル多重部３１においてセル多重されたセル
データが蓄積されるセルバッファメモリ３２と、セルバ
ッファメモリ３２のアドレス空間上に論理的なＦＩＦＯ
キューを構築するアドレス管理部となるメモリ制御部３
３と、セルバッファメモリ３２から出力されるセルデー
タを出力ポート毎に分離するセル分離部３４とから構成
されており、メモリ制御部３３には、セルバッファメモ
リ３２において使用されているアドレスが書き込まれる
出力キュー３３１と、セルバッファメモリ３２における
空きアドレスが書き込まれる空きアドレスキュー３３２
と、セルバッファメモリ３２のアドレス及び空きアドレ
スが出力キュー３３１及び空きアドレスキュー３３２に
それぞれ書き込まれる際にキューを識別するために出力
キュー３３１及び空きアドレスキュー３３２のキュー番
号が書き込まれ、また、アドレス及び空きアドレスが出
力キュー３３１及び空きアドレスキュー３３２からそれ
ぞれ読み出される際にキュー番号が読み出されるアドレ
ス監視テーブル３３３と、出力キュー３３１の読み出し
順序を制御する読み出しスケジュール部３３４とが設け
られている。なお、メモリ制御部３３において論理的な
ＦＩＦＯキューを構築する方法としては、ＦＩＦＯキュ
ーを構成するメモリアドレスのチェーン（出力順序）を
リンクドリスト形式（ポインタで次のデータ格納アドレ
スを示す）に表現する方法や、アドレスデータそのもの
を個別のＦＩＦＯキューメモリに蓄積する方法等があ
る。

【０００６】上記のように構成されたＡＴＭスイッチに
おけるアドレス監視においては、ＡＴＭスイッチに、あ
る出力ポート行きのセルが入力されてセルバッファメモ
リ３２に書き込まれる場合、空きアドレスキュー３３２
からセルバッファメモリ３２における空きアドレスが取
得され、セルバッファメモリ３２の該当するアドレスに
セルデータが書き込まれるとともに、出力キュー３３１
の該当ポートのキューにセルデータが書き込まれたアド
レスが書き込まれ、また、ＡＴＭスイッチからセルデー
タが読み出される場合は、セルバッファメモリ３２から
セルデータが読み出されるとともに、読み出されるセル
データが書き込まれているアドレスが出力キュー３３１
から読み出される。なお、通常、出力キュー３３１から
のアドレスの読み出しにおいては、読み出しスケジュー
ル部３３４の制御によりポートを巡回して行われてい
る。

【０００７】しかしながら、上述したようなアドレス管
理においては、アドレスを示すデータに誤りが発生した
場合、アドレスの重複が生じてしまう虞れがあり、この
場合、セルデータが誤って送出されたり、セルバッファ
メモリ３２の一部が使えなくなってしまう。そこで、こ
れを避けるために、従来より、メモリ制御部３３内にア
ドレス監視テーブル３３３を設け、アドレスの誤りを検
出する方法が採用されている。

【０００８】図４は、図３に示したアドレス監視テーブ
ル３３３の一構成例を示す図である。

【０００９】図４に示すようにアドレス監視テーブル３
３３においては、出力ポート毎や優先クラス毎すなわち
キュー毎に、セルバッファメモリ３２と同じサイズのア
ドレス空間を有するビットマップテーブルが設けられて
おり、セルバッファメモリ３２におけるアドレスが使用
される場合、すなわち出力キュー３３１にアドレスが書
き込まれる場合は、該当するアドレスのビットに、アド
レスが書き込まれる出力キュー３３１のキュー番号及び
“１”が書き込まれ、また、出力キュー３３１からアド
レスが読み出されて空きアドレスキュー３３２に書き込
まれた場合には、該当するアドレスのビットに、アドレ
スが書き込まれる空きアドレスキュー３３２のキュー番
号及び“０”が書き込まれる。このテーブルの状態がセ
ルバッファメモリ３２への書き込み前や読み出し前にチ
ェックされ、“１”が書き込まれているビットにおいて
は該当するアドレスが使用されていると判断され、
“０”が書き込まれているビットにおいては該当するア
ドレスが使用されていないと判断されることにより、各
アドレスの重複がないかが確認される（特開平４−２２
０８３４号公報参照）。

【００１０】また、ビットマップ形式ではなく、ポート
番号や優先クラス番号等のキュー番号が該当アドレスに
書き込まれるアドレス監視テーブルによる構成方法もあ
る（特開平７−３０５４９号公報参照）。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
たような従来のアドレス監視方式においては、アドレス
監視テーブルにおいて識別可能となるキュー間において
は、アドレスの重複を検出することができるが、同一の
キュー内や識別されていないキュー間における誤りにお
いては、検出することができなくなる虞れがあるという
問題点がある。

【００１２】例えば、特開平４−２２０８３４号公報に
開示されているように、空きアドレスとその他の出力キ
ューの識別のみを行う方法においては、アドレスが重複
している場合であっても、出力キューから重複している
アドレスの片方が読み出された後、それが空きアドレス
キューに戻され、もう一方のアドレスが出力キューから
読み出される前に再び空きアドレスキューからそのアド
レスが取り出された場合、正常に動作しているように誤
認されてしまう。

【００１３】上述したようなアドレスの重複状態はいず
れ検出されるにしても、検出されるまでの時間が長くな
ってしまうという問題がある。特に、優先度の低いセル
データにおいては、バッファ内のセル滞留時間が長いた
め、検出時間が長くなる虞れがある。

【００１４】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、アドレスの
重複等の故障状態を迅速にかつ確実に検出することがで
きる、ＡＴＭスイッチにおけるアドレス監視方式を提供
することを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に本発明は、複数の入力ポートを具備し、該入力ポート
を介して入力されるセルデータをセル多重するセル多重
部と、該セル多重部においてセル多重されたセルデータ
が蓄積されるセルバッファメモリと、該セルバッファメ
モリに対する前記セルデータの書き込み及び読み出し動
作を制御するメモリ制御部と、前記セルバッファメモリ
から出力されるセルデータを出力ポート毎に分離するセ
ル分離部とを有してなるＡＴＭスイッチにおけるアドレ
ス監視方式において、前記メモリ制御部は、前記セルバ
ッファメモリにおいて使用されているアドレスが書き込
まれる出力キューと、前記セルバッファメモリにおける
空きアドレスが書き込まれる空きアドレスキューと、前
記出力キューの読み出し順序を制御する読み出しスケジ
ュール部と、前記出力キュー及び前記空きアドレスキュ
ー毎に付加されるシーケンス番号を生成するシーケンス
番号生成カウンタと、前記セルバッファメモリと同じサ
イズのアドレス空間を具備し、前記セルバッファメモリ
に前記セルデータが書き込まれる際には、該当するアド
レスが書き込まれた出力キュー番号及び該出力キューに
付加された前記シーケンス番号が該当するアドレスに書
き込まれ、また、前記セルバッファメモリから前記セル
データが読み出される際には、該当するアドレスが書き
込まれた出力キュー番号及び該出力キューに付加された
前記シーケンス番号が該当するアドレスから読み出され
るとともに、該当するアドレスが書き込まれた空きアド
レスキュー番号及び該空きアドレスキューに付加された
前記シーケンス番号が該当するアドレスに書き込まれる
アドレス監視テーブルと、該アドレス監視テーブルから
読み出されたシーケンス番号を確認するシーケンス番号
確認カウンタとを有することを特徴とする。

【００１６】また、前記出力ポート毎に複数の優先クラ
スを有し、前記出力キューは、前記複数の優先クラスに
対応して設けられていることを特徴とする。

【００１７】また、前記出力キューは、Virtual Pathま
たはVirtual Channel毎に設けられていることを特徴と
する。

【００１８】（作用）上記のように構成された本発明に
おいては、アドレス監視テーブル内にシーケンス番号生
成カウンタ及びシーケンス番号確認カウンタが設けられ
ており、シーケンス番号生成カウンタにおいて、出力キ
ュー及び空きアドレスキュー毎にシリアル番号が生成さ
れており、セルデータがセルバッファメモリに書き込ま
れる際に、出力キューのキュー番号とともにその出力キ
ューに付加されたシーケンス番号がアドレス監視テーブ
ルの該当するアドレスに書き込まれ、その後、セルデー
タがセルバッファメモリから読み出される際に、アドレ
ス監視テーブルにおいて該当するアドレスからキュー番
号とシーケンス番号が読み出され、シーケンス番号確認
カウンタにおいて、キュー番号の正しさと、シーケンス
番号の連続性が確認されるので、アドレスの読み出し順
序における抜けや重複が検出される。

【００１９】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００２０】図１は、本発明のＡＴＭスイッチにおける
アドレス監視方式の実施の一形態を示すブロック図であ
る。

【００２１】本形態は図１に示すように、複数の入力ポ
ートを具備し、入力ポートを介して入力されるセルデー
タをセル多重するセル多重部１１と、セル多重部１１に
おいてセル多重されたセルデータが蓄積されるセルバッ
ファメモリ１２と、セルバッファメモリ１２のアドレス
空間上に論理的なＦＩＦＯキューを構築するアドレス管
理部となるメモリ制御部１３と、セルバッファメモリ１
２から出力されるセルデータを出力ポート毎に分離する
セル分離部１４とから構成されており、メモリ制御部１
３には、セルバッファメモリ１２において使用されてい
るアドレスが書き込まれる出力キュー１３１と、セルバ
ッファメモリ１２における空きアドレスが書き込まれる
空きアドレスキュー１３２と、出力キュー１３１の読み
出し順序を制御する読み出しスケジュール部１３４と、
出力キュー１３１及び空きアドレスキュー１３２毎に付
加されるシーケンス番号を生成するシーケンス番号生成
カウンタ１３５と、シーケンス番号生成カウンタ１３５
において生成された番号を確認するシーケンス番号確認
カウンタ１３５と、セルバッファメモリ１２と同じサイ
ズのアドレス空間を有し、セルバッファメモリ１２のア
ドレス及び空きアドレスが出力キュー１３１及び空きア
ドレスキュー１３２にそれぞれ書き込まれる際にキュー
を識別するための出力キュー１３１及び空きアドレスキ
ュー１３２のキュー番号及びシーケンス番号生成カウン
タ１３５において生成されたシーケンス番号が書き込ま
れ、アドレス及び空きアドレスが出力キュー１３１及び
空きアドレスキュー１３２からそれぞれ読み出される際
にキュー番号及びシーケンス番号が読み出されるアドレ
ス監視テーブル１３３とが設けられている。

【００２２】以下に、上記のように構成されたＡＴＭス
イッチにおけるアドレス監視方式の動作について説明す
る。

【００２３】セルデータがセル多重部１１に入力される
と、セル多重部１１においてセルデータが多重化され、
多重化されたセルデータがセルバッファメモリ１２に書
き込まれる。この際、空きアドレスキュー１３２によっ
て、セルデータがセルバッファメモリ１２のどのアドレ
スに書き込まれるかが決定されるが、空きアドレスキュ
ー１３２に書き込まれているアドレス、すなわち、セル
バッファメモリ３２において使用されていないアドレス
がセルデータを書き込むためのアドレスとして使用され
る。なお、空きアドレスキュー１３２は、セルバッファ
メモリ１２内の未使用アドレスを管理するＦＩＦＯであ
る。

【００２４】同時に、セルデータが書き込まれるアドレ
スが出力キュー１３１に書き込まれ、また、アドレス監
視テーブル１３３の該当するアドレスのビットに、アド
レスが書き込まれた出力キュー１３１のキュー番号及び
“１”が書き込まれる。

【００２５】その後、セルバッファメモリ１２からセル
データが読み出されると、セルデータが書き込まれてい
たアドレスが出力キュー１３１から読み出されて空きア
ドレスキュー１３２に戻され、また、アドレス監視テー
ブル１３３の該当するアドレスのビットに、アドレスが
書き込まれた空きアドレスキュー１３２のキュー番号及
び“０”が書き込まれる。

【００２６】ここで、出力キュー１３１は、セルバッフ
ァメモリ１２からセルデータを読み出す順序を管理する
ＦＩＦＯであり、セルバッファメモリ１２の格納アドレ
スが連結（順序付け）されている（CBA #x→CBA #y→・
・・→CBA #zのように）。

【００２７】なお、これらのセルバッファアドレスのチ
ェーン（出力順序）において、通常、アドレスは連続し
た値にはならず、ランダムになる。これは、同一のキュ
ー内におけるセル順序は一定に保たれるが、異なるキュ
ーの間におけるセル順序は必ずしも書き込まれた順に読
み出されるとは限らないからであり、使用されたアドレ
スが空きアドレスになるまでの時間がアドレス毎に異な
るためである。

【００２８】また、一般的に、ＦＩＦＯにセルデータが
書き込まれる際や、ＦＩＦＯからセルデータが読み出さ
れる際にデータエラーが発生すると、セルバッファアド
レスが複数のチェーン内に現れる状態（アドレスの重
複）となってしまう。すると逆に、元のアドレスが存在
しなくなる。

【００２９】そこで本形態においては、アドレス監視テ
ーブル１３３内にシーケンス番号生成カウンタ１３５及
びシーケンス番号確認カウンタ１３６が設けられてお
り、シーケンス番号生成カウンタ１３５において、キュ
ー毎にシリアル番号が生成されており、セルデータがセ
ルバッファメモリ１２に書き込まれる際に、出力キュー
１３１のキュー番号とともにその出力キュー１３１に付
加されたシーケンス番号がアドレス監視テーブル１３３
の該当するアドレスに書き込まれ、その後、セルデータ
がセルバッファメモリ１２から読み出される際に、アド
レス監視テーブル１３３において該当するアドレスから
キュー番号とシーケンス番号が読み出され、シーケンス
番号確認カウンタ１３６において、キュー番号の正しさ
と、シーケンス番号の連続性が確認される。

【００３０】また、読み出された後のアドレスが空きア
ドレスキュー１３２に戻される際には、アドレス監視テ
ーブル１３３の該当するアドレスのビットに、空きアド
レスキュー１３２のキュー番号及び“０”が書き込まれ
るとともに、空きアドレスキュー用のシーケンス番号が
書き込まれる。その後、空きアドレスを取得する場合、
アドレス監視テーブル１３３において該当するアドレス
が読み出され、該当するアドレスのビットに“０”が書
き込まれていることと、シーケンス番号の連続性が確認
される。

【００３１】図２は、図１に示したアドレス監視テーブ
ル１３３の一構成例を示す図である。

【００３２】シーケンス番号生成カウンタ１３５におい
て生成されるシーケンス番号においては図２に示すよう
に、アドレス順ではなく、出力キュー１３１及び空きア
ドレスキュー１３２のそれぞれにおいて使用されるキュ
ー毎に使用順に設定される。

【００３３】なお、出力ポート毎に複数の優先クラスを
設けた場合は、これに対応する出力キューを設定すれば
よい。

【００３４】また、優先クラスの概念をさらに押し進め
ていき、コネクションの単位であるＶＰ（Virtual Pat
h）またはＶＣ（Virtual Channel）毎に優先クラスを設
けた場合は、これらのコネクション単位に出力キューを
設定すればよい。

【００３５】

【発明の効果】以上説明したように本発明においては、
出力キュー及び空きアドレスキュー毎に付加されるシー
ケンス番号を生成するシーケンス番号生成カウンタと、
アドレス監視テーブルから読み出されたシーケンス番号
を確認するシーケンス番号確認カウンタとを設けたた
め、キュー番号の正しさと、シーケンス番号の連続性を
確認することができ、アドレスの読み出し順序における
抜けや重複を検出することができる。

【００３６】それにより、アドレスの重複等の故障状態
を迅速にかつ確実に検出することができる。

【図面の簡単な説明】

【図１】本発明のＡＴＭスイッチにおけるアドレス監視
方式の実施の一形態を示すブロック図である。

【図２】図１に示したアドレス監視テーブルの一構成例
を示す図である。

【図３】従来のアドレス監視方式が適用されたＡＴＭス
イッチの一構成例を示すブロック図である。

【図４】図３に示したアドレス監視テーブルの一構成例
を示す図である。

【符号の説明】

１１ セル多重部 １２ セルバッファメモリ １３ メモリ制御部 １４ セル分離部 １３１ 出力キュー １３２ 空きアドレスキュー １３３ アドレス監視テーブル １３４ 読み出しスケジュール １３５ シーケンス番号生成カウンタ １３６ シーケンス番号確認カウンタ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の入力ポートを具備し、該入力ポー
   トを介して入力されるセルデータをセル多重するセル多
   重部と、 該セル多重部においてセル多重されたセルデータが蓄積
   されるセルバッファメモリと、 該セルバッファメモリに対する前記セルデータの書き込
   み及び読み出し動作を制御するメモリ制御部と、 前記セルバッファメモリから出力されるセルデータを出
   力ポート毎に分離するセル分離部とを有してなるＡＴＭ
   スイッチにおけるアドレス監視方式において、 前記メモリ制御部は、 前記セルバッファメモリにおいて使用されているアドレ
   スが書き込まれる出力キューと、 前記セルバッファメモリにおける空きアドレスが書き込
   まれる空きアドレスキューと、 前記出力キューの読み出し順序を制御する読み出しスケ
   ジュール部と、 前記出力キュー及び前記空きアドレスキュー毎に付加さ
   れるシーケンス番号を生成するシーケンス番号生成カウ
   ンタと、 前記セルバッファメモリと同じサイズのアドレス空間を
   具備し、前記セルバッファメモリに前記セルデータが書
   き込まれる際には、該当するアドレスが書き込まれた出
   力キュー番号及び該出力キューに付加された前記シーケ
   ンス番号が該当するアドレスに書き込まれ、また、前記
   セルバッファメモリから前記セルデータが読み出される
   際には、該当するアドレスが書き込まれた出力キュー番
   号及び該出力キューに付加された前記シーケンス番号が
   該当するアドレスから読み出されるとともに、該当する
   アドレスが書き込まれた空きアドレスキュー番号及び該
   空きアドレスキューに付加された前記シーケンス番号が
   該当するアドレスに書き込まれるアドレス監視テーブル
   と、 該アドレス監視テーブルから読み出されたシーケンス番
   号を確認するシーケンス番号確認カウンタとを有するこ
   とを特徴とするＡＴＭスイッチにおけるアドレス監視方
   式。
2. 【請求項２】 請求項１に記載のＡＴＭスイッチにおけ
   るアドレス監視方式において、 前記出力ポート毎に複数の優先クラスを有し、 前記出力キューは、前記複数の優先クラスに対応して設
   けられていることを特徴とするＡＴＭスイッチにおける
   アドレス監視方式。
3. 【請求項３】 請求項１に記載のＡＴＭスイッチにおけ
   るアドレス監視方式において、 前記出力キューは、Virtual PathまたはVirtual Channe
   l毎に設けられていることを特徴とするＡＴＭスイッチ
   におけるアドレス監視方式。