JPH10112713A - 共有型バッファアドレス監視回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＭスイッチの動作速度に影響を与えずに
主信号バッファ回路のアドレス監視を行う。 【解決手段】 主信号バッファ回路１の未使用アドレス
を管理する未使用アドレス管理回路２０の未使用アドレ
スに対し対応する監視パターンを保持する監視パターン
保持回路４と、監視パターンを生成する監視パターン発
生回路５１と、監視パターンを照合するための比較パタ
ーンを生成する比較パターン発生回路５２と、警報検出
回路６とを設け、警報検出回路は上記未使用アドレスの
読出時に監視パターン保持回路の出力と比較パターン発
生回路の出力とを比較照合することにより未使用アドレ
スの重複及び欠落を検出し、これらが検出された場合は
警報出力を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共有型バッファア
ドレス監視回路に関し、特にＡＴＭ装置における共有型
バッファアドレス監視回路に関する。

【０００２】

【従来の技術】この種の共有型バッファアドレス監視回
路に関するものとしては、例えば特開平４−２２０８３
４号公報に開示されたものがある。この共有型バッファ
アドレス監視回路は、ＡＴＭスイッチの重複／欠落等の
障害を検出するために用いられる。ここで、ＡＴＭスイ
ッチには、主信号が伝送される入力ｎ本，出力ｎ本のハ
イウェイが設けられ、図５に示す共有型バッファである
主信号バッファ回路１は、入力される主信号データセル
をアドレス信号に従って書き込みまたは読み出しを行
う。

【０００３】未使用アドレス管理回路２０は、ＦＩＦＯ
（ファーストイン・ファーストアウト）で構成され、主
信号バッファ回路１の未使用アドレスを出力ハイウェイ
単位に保持し管理する。バッファアドレス管理回路２１
〜２ｎはそれそれＦＩＦＯで構成され、主信号バッファ
回路１の使用アドレスを出力ハイウェイ単位に保持し管
理する。書込制御回路３１は、該当ハイウェイに対応す
るバッファアドレス管理回路２１〜２ｎ及び主信号バッ
ファ回路１に書込アドレスを出力する。読出制御回路３
２は、該当ハイウェイに対応するバッファアドレス管理
回路２１〜２ｎから読出アドレスを入力し主信号バッフ
ァ回路１及び未使用アドレス管理回路２０に出力する。

【０００４】使用アドレステーブル制御回路７は、書込
制御回路３１及び読出制御回路３２からの書込／読出情
報を入力し使用アドレステーブル回路８１〜８ｎの制御
を行う。使用アドレステーブル回路８１〜８ｎはＲＡＭ
で構成され、主信号バッファ回路１のアドレスの使用／
未使用をバッファアドレス管理回路２１〜２ｎ単位に保
持する。アドレス検証回路９は使用アドレステーブル回
路８１〜８ｎから使用アドレス状態信号を入力しアドレ
ス使用の正常性を監視する。

【０００５】次にこのように構成された共有型バッファ
アドレス監視回路の動作について説明する。入力した主
信号データは、未使用アドレス管理回路２０から出力さ
れる書込アドレスで主信号バッファ回路１に書込保持さ
れる。このとき、この書込アドレスはセルヘッダ情報に
基づき書込制御回路３１によって選択されたバッファア
ドレス管理回路２１〜２ｎの何れか１つ（これを、バッ
ファアドレス管理回路２ｘとする）に出力する。選択さ
れたバッファアドレス管理回路２ｘは入力された書込ア
ドレスをＦＩＦＯ形式で保持する。

【０００６】また、使用アドレステーブル制御回路７
は、書込アドレスとバッファアドレス管理回路の選択情
報を書込制御回路３１から入力し、使用アドレステーブ
ル回路８１〜８ｎの中からバッファアドレス管理回路２
ｘに対応する使用アドレステーブル回路８ｘを選択す
る。選択された使用アドレステーブル回路８ｘは書込ア
ドレスで主信号バッファ使用フラグとして「１」を書込
保持する。一方、主信号バッファ回路１からの主信号デ
ータセル読出時には、読出制御回路３２によって時分割
に選択されたバッファアドレス管理回路２１〜２ｎの何
れか１つ（これを、バッファアドレス管理回路２ｙとす
る）から読出アドレスを出力し、このアドレスで主信号
バッファ回路１から読出を行う。

【０００７】このとき、読出アドレスは未使用アドレス
管理回路２０に保持される。また、使用アドレステーブ
ル制御回路７は、読出アドレスとバッファアドレス管理
回路の選択情報を読出制御回路３２から入力し、使用ア
ドレステーブル回路８１〜８ｎの中からバッファアドレ
ス管理回路２ｙに対応する使用アドレステーブル回路８
ｙを選択する。選択された使用アドレステーブル回路８
ｙは、読出アドレスで主信号バッファ未使用フラグとし
て「０」を書込保持する。使用アドレス検証回路９は、
各テーブルからの読出値である使用アドレス状態信号を
入力しこれを検証する。

【０００８】そして、主信号バッファアドレスが正常に
運用されている場合は、使用アドレステーブル回路８１
〜８ｎから出力される各使用アドレス状態信号のうちの
１つのみが必ず「１」となり、その他は「０」になる。
従って、前記使用アドレス検証回路９は複数の使用アド
レス状態信号が「１」になっている場合はアドレス重複
として、また、使用アドレス状態信号が全て「０」にな
っている場合はアドレス欠落として、アドレス監視警報
を発する。これにより、主信号バッファ回路１のアドレ
スの重複／欠落を監視することができる。

【０００９】

【発明が解決しようとする課題】従来のバッファアドレ
ス監視回路は、アドレスの使用状況を確認するものであ
るため、使用アドレステーブルから使用／未使用のフラ
グを読み出す時間が主信号バッファ回路への書込／読出
時間とは別のタイミングで必要になることから、ＡＴＭ
スイッチの動作速度に遅延を生じ、この結果、ＡＴＭス
イッチの高速なスイッチング動作が困難となり、特に大
規模な容量を有するＡＴＭスイッチではアドレス監視が
実現が困難となるという問題があった。また、バッファ
アドレス管理回路と同数の使用アドレステーブル回路が
必要になり、その結果、ＡＴＭスイッチの入出力ハイウ
ェイ数や、各ハイウェイ内の優先処理クラス数等が増加
すると、これに比例してハードウェア規模が増大すると
いう問題もあった。従って本発明は、ＡＴＭスイッチの
動作速度に影響を与えないようにアドレス監視を行うこ
とを目的とする。また、ハードウェア規模が増大しない
ようにアドレス監視を行うことを目的とする。

【００１０】

【課題を解決するための手段】このような課題を解決す
るために本発明は、主信号を記憶する共有型バッファで
ある主信号バッファ回路と、主信号バッファ回路の使用
アドレスの管理を行うバッファアドレス管理回路と、主
信号バッファ回路への主信号の書込制御を行う書込制御
回路と、主信号バッファ回路から主信号の読出制御を行
う読出制御回路と、主信号バッファ回路の未使用アドレ
スを管理する未使用アドレス管理回路とからなるＡＴＭ
装置において、未使用アドレスに対し対応する監視パタ
ーンを保持する監視パターン保持回路と、監視パターン
を生成する監視パターン発生回路と、監視パターンを照
合するための比較パターンを生成する比較パターン発生
回路と、監視パターン保持回路の出力と比較パターン生
成回路の出力とを照合する警報検出回路とを設けたもの
である。従って、未使用アドレスに監視パターンを関連
づけて保持し、警報検出回路が未使用アドレスの読出時
に未使用アドレスの重複を検出すると、主信号バッファ
回路のアドレスであるバッファアドレスの重複及び欠落
を示す警報を出力する。また、比較パターン発生回路と
して、監視パターン発生回路の出力値から未使用アドレ
ス管理回路の保持するアドレス数を減算して出力する比
較パターン算出回路を設けたものである。

【００１１】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明の第１の実施の形態を示す
共有型バッファアドレス監視回路の構成を示すブロック
図である。同図において、図５に示す従来回路と同一部
分は同一符号を付してその説明を省略する。

【００１２】図１において、４は監視パターン保持回路
であり、監視パターン保持回路４は書込制御回路３１及
び読出制御回路３２に接続されて監視パターン信号を保
持するものである。また、５１は監視パターン発生回路
であり、監視パターン発生回路５１は監視パターン保持
回路４に接続され、カウンタ動作により上記の監視パタ
ーン信号を生成し監視パターン保持回路４に出力するも
のである。また、５２は比較パターン発生回路であり、
比較パターン発生回路５２は監視パターン保持回路４と
同様に構成されると共に、カウンタ動作により比較用パ
ターン信号を生成し出力するものである。また、６は警
報検出回路であり、警報検出回路６は、監視パターン保
持回路４の出力と比較パターン発生回路５２の出力に接
続されて、監視パターン信号と比較用パターン信号の値
を比較しアドレス監視警報を出力するものである。

【００１３】さて以上のように構成された共有型バッフ
ァアドレス監視回路において、主信号データセルの読出
時には、各バッファアドレス管理回路２０〜２ｎのう
ち、読出制御回路３２によって選択された例えばバッフ
ァアドレス管理回路（この管理回路を２ｘとする）から
出力された読出アドレスを未使用アドレス管理回路２０
が入力して保持する。そしてこのとき、監視パターン保
持回路４は上記の読出アドレスで監視パターン発生回路
５１からの監視パターンを保持する。ここで、監視パタ
ーン発生回路５１は未使用アドレス管理回路２０の書込
動作と同期して監視パターンのカウントアップを行う。

【００１４】次に、主信号データセルの書込時には、バ
ッファアドレス管理回路２１〜２ｎのうち書込制御回路
３１によって選択されたバッファアドレス管理回路（こ
の管理回路を２ｙとする）に、未使用アドレス管理回路
２０から出力された書込アドレスを保持する。このと
き、この書込アドレスで監視パターン保持回路４からデ
ータの読み出しを行う。警報検出回路６は、比較パター
ン発生回路５２からの後述するカウンタ値と監視パター
ン保持回路４から読み出されたデータ（即ち、監視パタ
ーン）との照合を行う。ここで、比較パターン発生回路
５２は、未使用アドレス管理回路２０の読出動作と同期
して比較パターンのカウントアップを行い警報検出回路
６へ出力している。

【００１５】ところで、アドレス値の保持状態が異常に
なる状態とは、或るアドレス値がバッファアドレス管理
回路に保持されている状態のときに他のアドレス値に変
化してしまう状態のことであり、このことはバッファア
ドレス管理回路及び未使用アドレス管理回路で構成され
るアドレスのループの中に同一アドレスが存在すること
を意味する。

【００１６】このようなアドレス異常動作が発生する
と、監視パターン保持回路４で、重複したアドレスに保
持されている監視パターンをその読出前に再度上書きし
て書き換えてしまうため、例えば監視パターンを１つづ
つカウントするカウンタ値とした場合、上記の重複箇所
ではカウント値が飛んでしまうことになる。従って、本
監視回路では、警報検出回路６でこうした状態を検出し
てアドレス監視警報として出力することができる。

【００１７】次に図２は、本監視回路における主信号デ
ータセルの読出時及び書込時の動作状況を示す説明図で
ある。図２（ａ）に示す主信号のデータセルの読出時
に、主信号バッファ回路１の読出アドレス「７」が未使
用アドレス管理回路２０に保持されたとする。このとき
監視パターン保持回路４のアドレス「７」に監視パター
ン発生回路５１からのカウンタ値「６」がデータとして
書込保持される。

【００１８】一方、図２（ｂ）に示す主信号のデータセ
ルの書込時に、未使用アドレス管理回路２０から書込ア
ドレス「４」が出力されたとする。すると、この書込ア
ドレス「４」は書込制御回路３１へ出力され、例えばバ
ッファアドレス管理回路２ｘで保持される。そしてこの
とき監視パターン保持回路４のアドレス「４」からデー
タの読出が行われ、データとして「１」が出力される。
この場合、比較パターン発生回路５２からの出力「１」
と監視パターン保持回路４の出力「１」とが一致してい
るため、警報検出回路６からは正常値「０」が出力さ
れ、アドレス監視警報は出力されない。

【００１９】次に、図３（ａ）は、アドレス正常動作時
の未使用アドレス管理回路２０，監視パターン保持回路
４，及び比較パターン発生回路５２の各メモリ内の状況
を示す図である。アドレス正常動作時には、未使用アド
レス管理回路２０の保持しているアドレス値の順に監視
パターン保持回路４のアドレスを並べると、監視パター
ン保持回路４の保持データは１つづつ増加するカウンタ
値となり、比較パターン発生回路５２の出力データと一
致することが分かる。

【００２０】次に図３（ｂ）は、アドレス異常動作時の
未使用アドレス管理回路２０，監視パターン保持回路
４，及び比較パターン発生回路５２の各メモリ内の状況
を示す図である。ここで、本来未使用アドレス管理回路
２０に書き込まれるアドレス値「１」が何らかの理由で
エラーが発生し、値「２」となってしまった場合、未使
用アドレス管理回路２０には、アドレス値「２」が２個
保持されてしまい、また監視パターン保持回路４のアド
レス「２」には先に保持されたデータ値「４」が「９」
に書き換えられてしまう。

【００２１】ここで、未使用アドレス管理回路２０の保
持しているアドレス値の順に並べると、監視パターン保
持回路４の保持データは、「１」→「２」→「３」→
「９」となってしまい、１つづつ増加する比較パターン
発生回路５２の出力値とは異なる。従って、警報検出回
路６はこれらの各出力値の相違を検出することによりア
ドレス監視警報を出力することができる。

【００２２】次に図４は本バッファアドレス監視回路の
他の実施の形態を示すブロック図である。この実施の形
態は、第１の実施の形態に対し、比較パターン発生回路
５２の代わりに比較パターン算出回路５３を設けたもの
である。ここで、図１に示す比較パターン発生回路５２
を１つづつカウントアップするカウンタ回路で構成した
場合、比較パターン発生回路５２は、監視パターン発生
回路５１から未使用アドレス数だけ遅れた場合の動作と
同一の動作を行う。

【００２３】このため、比較パターンは監視パターンの
発生毎にカウントアップする監視パターン発生回路５１
と同様のカウント回路を用いて出力できることになる。
そして、監視パターン発生回路５１の出力値から、未使
用アドレス管理回路２０に保持されているアドレス数を
減算することにより比較パターンを算出することが可能
になる。こうした動作を、新たに設けた比較パターン算
出回路５３が行うことにより、この比較パターン算出回
路５３は図１の第１の実施の形態に示す比較パターン発
生回路５２と同等の機能を有することになる。

【００２４】通常、ＡＴＭスイッチでは、バッファ読出
制御の判定を行うために各ハイウェイ及び各優先クラス
毎にセル滞留数のカウントを行っている。このことは、
アドレス管理回路の保持アドレス数をカウントしている
ことと同等である。よって、未使用アドレス管理回路２
０のアドレス保持数の情報は、新たな回路を付加するこ
となく取得可能となる。従って、図４に示す第２の実施
の形態は、図１の第１の実施の形態と比較してカウンタ
回路を上述の機能を有する減算回路に置き換えることに
よりさらに回路の小規模化を図ることが可能になる。

【００２５】このように、バッファアドレスを監視する
場合、未使用アドレスの管理部への書込及び同管理部か
らの読出の際に監視パターンを付与することにより、ア
ドレスの重複検出が可能となり、従来のようなＡＴＭス
イッチのスイッチング動作と別個のタイミングでのアド
レス監視を不要にできることから、本監視回路を大容量
かつ高速動作を行うＡＴＭ装置に適用することができ
る。また、未使用アドレスに付加される監視パターンの
量及び監視パターンを保持する回路の規模を主信号バッ
ファ回路１の全体容量に依存するようにしたため、回路
規模がＡＴＭ装置の入出力ハイウェイ数及び優先処理ク
ラス等に無関係になり、この結果、多入出力及び多優先
処理クラスを実現する高機能のＡＴＭ装置に対しても適
用可能になる。

【００２６】

【発明の効果】以上説明したように本発明によれば、主
信号バッファ回路の未使用アドレスに監視パターンを関
連づけて保持する監視パターン保持回路と、比較パター
ン発生回路とを備え、上記未使用アドレスの読出時に警
報検出回路が監視パターン保持回路の出力と比較パター
ン発生回路の出力とを比較照合することにより未使用ア
ドレスの重複及び欠落を検出するようにしたので、ＡＴ
Ｍスイッチのスイッチング動作と別個のタイミングでの
アドレス監視を不要にできることから、大容量かつ高速
動作を行うＡＴＭ装置に適用することができる。また、
本監視回路の規模は主信号バッファ回路の全体容量に依
存することから、回路規模がＡＴＭ装置の入出力ハイウ
ェイ数及び優先処理クラス等に無関係になり、この結
果、多入出力及び多優先処理クラスを実現する高機能の
ＡＴＭ装置に対しても本発明は適用可能になる。また、
比較パターン発生回路として、監視パターン発生回路の
出力値から未使用アドレス管理回路の保持するアドレス
数を減算して出力する比較パターン算出回路を設けたの
で、監視回路の規模をより小型に構成できる。

【図面の簡単な説明】

【図１】 本発明に係る共有型バッファアドレス監視回
路の構成を示すブロック図である。

【図２】 上記監視回路の読出動作及び書込動作を説明
する説明図である。のシステムを構成する従局のブロッ
ク図である。

【図３】 上記監視回路のアドレス正常時及びアドレス
異常時の各動作を説明する説明図である。

【図４】 上記監視回路の他の実施の形態を示すブロッ
ク図である。

【図５】 従来の共有型バッファアドレス監視回路の構
成を示すブロック図である。

【符号の説明】

１…主信号バッファ回路、４…監視パターン保持回路、
６…警報検出回路、２０…未使用アドレス管理回路、２
１〜２ｎ…バッファアドレス管理回路、３１…書込制御
回路、３２…読出制御回路、５１…監視パターン発生回
路、５２…比較パターン発生回路、５３…比較パターン
算出回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 主信号を記憶する共有型バッファである
   主信号バッファ回路と、主信号バッファ回路の使用アド
   レスの管理を行うバッファアドレス管理回路と、主信号
   バッファ回路への主信号の書込制御を行う書込制御回路
   と、主信号バッファ回路から主信号の読出制御を行う読
   出制御回路と、主信号バッファ回路の未使用アドレスを
   管理する未使用アドレス管理回路とからなるＡＴＭ装置
   において、 未使用アドレスに対し対応する監視パターンを保持する
   監視パターン保持回路と、監視パターンを生成する監視
   パターン発生回路と、監視パターンを照合するための比
   較パターンを生成する比較パターン発生回路と、監視パ
   ターン保持回路の出力と比較パターン生成回路の出力と
   を照合する警報検出回路とを設け、未使用アドレスに前
   記監視パターンを関連づけて保持すると共に、未使用ア
   ドレスの読出時に未使用アドレスの重複を検出すること
   により、前記主信号バッファ回路のアドレスであるバッ
   ファアドレスの重複及び欠落を示す警報を出力すること
   を特徴とする共有型バッファアドレス監視回路。
2. 【請求項２】 請求項１において、 前記比較パターン発生回路として、前記監視パターン発
   生回路の出力値から前記未使用アドレス管理回路の保持
   するアドレス数を減算して出力する比較パターン算出回
   路を設けたことを特徴とする共有型バッファアドレス監
   視回路。