JPH043237A - 主記憶装置保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、中央処理装置が障害時に、誤ったブタが主記
憶装置に書き込みれることにより、主記憶装置内の正常
なデータが破壊されることを防止するための主記憶装置
保護方式に関する。

［従来の技術］ 従来、コンピュータシステムにおいて、中央処理装置が
障害を起こした場合、主記憶装置に記憶されたデータを
保証するために、次のような２つの方法が用いられてい
た。

（イ）中央処理装置の障害によって、出力された誤った
データが主記憶装置に書き込まれないようにするため、
中央処理装置から主記憶装置に対してデータの書き込み
動作か行われる際に、中央処理装置に付加された誤り検
出回路から誤り通知信号を送出することにより、主記憶
装置にデータがラッチされることを禁止する方法である
。

（ロ）中央処理装置の障害によって、出力された誤った
データが主記憶装置に書き込まれることは許容するが、
あるチエツクポイント毎に主記憶装置内データを二次記
憶装置（ファイルメモリ等）に退避させておくことによ
り、二次記憶装置内のデータの正常性を保証する方法で
ある。

これら（イ）（ロ）の方法は、例えば、「情報処理ハン
ドブックＪ昭和４７年５月３０日（株）オーム社発行、
ｐｐ、　５−４２〜５〜４９に記載されている。

［発明が解決しようとする課題］ しかしながら、前述の２つの方法では、以下に示すよう
な問題点が生じていた。

（イ）前者の方法では、高速なグロックに同期して動作
する中央処理装置では、中央処理装置内の障害を検出し
てからデータの書き込みを阻止するまでに遅延時間が生
じてしまうため、書き込みサイクルを延長する処置をと
らなくてはならず、その結果、システムの性能低下を招
いてしまう。

（ロン後者の方法では、障害検出後の再開処理において
、チエツクポイントから障害が発生した時点までに処理
されたデータが失なわれてしまうとともに、二次記憶装
置から主記憶装置にデータ転送するための時間が余分に
かかってしまう。

本発明の目的は、これら従来の課題を解決し、システム
の性能を低下させず、かつ障害発生直前までのデータを
保証し、再開処理に要する時間を短縮できる主記憶装置
保護方式を提供することにある。

［課題を解決するための手段］ 上記目的を達成するため、本発明の主記憶装置保護方式
は、中央処理装置に、この中央処理装置から出力される
データと、そのデータの格納位置を示すアドレスと、主
記憶装置へのデータの書き込みに要する制御信号の誤り
を検出する誤り検出回路を付加するとともに、中央処理
装置と主記憶装置の間ないし主記憶装置内に、書き込み
データを一時保留するためのバッファメモリを設け、さ
らに誤り検出回路で検出した出力データの誤りをバッフ
ァメモリに通知するための誤り通知信号線を設け、バッ
ファメモリは、中央処理装置からのデータの書き込み時
に該デ〜りを一時保留して、誤り検出回路から誤り通知
を受けた場合には、保留していたデータを廃棄すること
により、誤ったデータの主記憶装置への書き込みを防止
することに特徴がある。

［作　　用］ 本発明においては、データが主記憶装置に書き込まれる
前に、そのデータを一時保留するためのバッファメモリ
を設け、中央処理装置に付加した誤り検出回路から誤り
通知信号が送出されることにより、その誤り通知信号を
受は取って、バッファメモリ内の誤まったデータを廃棄
する。これにより、中央処理装置に対して書き込みサイ
クルへの影響を意識させないで済むため、システムの性
能低下がなく、主記憶装置の書き込み動作の開始前に誤
まったデータを廃棄することが可能である。

【実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示すコンピュータシステ
ムのブロック図である。第１図では、中央処理装置およ
び主記憶装置が単一のシステムとして稼動している場合
に、本発明を適用したシステムを示している。

第１図において、１は種々の仕様を実行する中央処理装
置、２は中央処理装置１に付加された誤り検出回路、３
はデータバスおよびバッファを介して中央処理装置１に
接続されている主記憶装置、４はデータバスを介して中
央処理装置１に接続されたバッファメモリ、５はデータ
バス、６は誤り検出回路２からの誤り通知信号をバッフ
ァメモリ４に転送する誤り通知信号線である。なお、バ
ッファメモリ４は、第１図の場合、主記憶装置３と中央
処理装置１の間に設けられているが、主記憶装置３内に
これを設けても差し支えない。

中央処理装置ｌに付加された誤り検出回路２としては、
二重系照合方式等の機構が考えられる。

二重系照合方式とは、二重化した中央処理装置１゜２′
を同期運転させ、一方の中央処理装置が主記憶装置１と
のデータの送受信を行い、他方の中央処理装置２′を監
視系として用い、両方の中央処理装置ｌ、２′の出力を
照合回路で比較することにより、中央処理装置１に発生
した障害を検出する。

いま、中央処理装置１から主記憶装置３への書き込み処
理において、中央処理装置１から出力されたデータは一
旦バッファメモリ４に取り込まれる。誤り検出回路２は
、中央処理装置１の処理の結果を常に監視している。そ
の結果、正常であった場合には、バッファメモリ４に保
留されているデータを、あるタイミングをもって出力し
、主記憶装置３への書き込みを行う。一方、中央処理装
置１における誤りが検出された場合には、誤り検出回路
２から誤り通知信号線６を介してバッファメモリ４に誤
り通知信号を送出する。バッファメモリ４では、誤り通
知信号を受は取ると、バッファ内に保留されているデー
タを廃棄する。バッファ内にデータを保留している時間
は、誤り検出回路２が中央処理装置］の誤りを検出し、
その結果である誤り通知信号がバッファメモリ４に到着
して、バッファメモリ４内のデータが廃棄されるまでに
要する遅延時間により決定される。

第３図は、第１図において、バッファを２面で構成して
いる場合の誤り通知信号送出タイミングとデータ廃棄の
タイミングチャートである。

バッファメモリ４は、中央処理装置１のデータ書き込み
の発生頻度、主記憶装置３の書き込み時間等により、１
面のみで構成される場合もあり、また複数面必要となる
場合もある。ここでは、バッファ４が２面で構成されて
いる場合を考える。

中央処理装置１の書き込みデータは、順次、バッファメ
モリ４に送出される。バッファ４はバッファ（１）とバ
ッファ（２）から構成されており、バッファ（１）およ
びバッファ（２）に到着した書き込みデータは、主記憶
装置３への書き込み開始時点で、誤り通知信号が送出さ
れていない場合には、正常に書き込みが続行される。ま
た、誤り通知信号が送出されている場合には、書き込み
が阻止され、データは廃棄される。

第３図において、データ１ライトサイクルは、Ｔｌでバ
ッファ（１）に格納され、そのバッファ（１）内のデー
タ１ライトサイクル情報がＴ２でバッファ（２）に格納
される。ここでは、バッファ（］）内のデータ１ライト
サイクルは、Ｔ２の後、次のデータ２ライトサイクルを
ラッチするＴ３まで保持されているが、実質的には、バ
ッファ（２）に格納された段階で、バッファ（１）内の
情報は不要となる。

同じようにして、この場合のデータ２ライトサイクルは
、書き込み阻止を行うＴ４において、バッファ（１）に
保持されたままとしている。上述したように、この段階
ではバッファ（１）内の情報は無意味ではあるが、一応
、データの廃棄はバッファ（１）、バッファ（２）の両
方で行うものとする。

なお、ここで、ライトサイクルを格納することは、デー
タ、アドレス、および制御信号を、通常のライトサイク
ル内のタイミングの関係を維持した状態で、各々個別の
バッファに格納することを意味している。従って、第３
図において、ライトサイクルがバッファに格納されるタ
イミングは１ポイントではなく、ライトサイクル内のタ
イミング規定によっては信号毎に異なっている場合があ
る。

なお、このような方法は、バッファ面数が３面以上の場
合も動作可能である。すなわち、バッファ４かもの書き
込みタイミングに合わせて、対応するデータに対する誤
り通知信号を送出することにより、データを廃棄するこ
とができる。

第２図は、本発明の他の実施例を示すデュプレックスシ
ステムのブロック図である。すなわち、第２図では、デ
ュプレックスシステムにおいて、主記憶装置への二重書
き込みを行っている場合に、その予備系に対して本発明
を適用した場合を示している。

第２図では、１０が動作系コンピュータ、２０が予備系
コンピュータ、■、７が中央処理装置、２．８が誤り検
出回路、３，９が主記憶装置、４がバッファメモリ、５
がデータバス、６が誤り通知信号線である。

本実施例では、予備系の主記憶装置９のデータ入力部に
バッファ４を設けて、動作系の誤り検出回路２からの誤
り通知信号を入力として、データの廃棄制御を行う。す
なわち、動作系の中央処理装置１から出力されたデータ
は、動作系の主記憶装置３にそのまま書き込まれるが、
予備系の主記憶装置９に対しては、−旦バッファ４に取
り込まれる。

動作系の中央処理装置ｌに障害が発生した場合、動作系
の主記憶装置３には誤ったデータが書き込まれてしまう
が、予備系の主記憶装置９に対してはデータが廃棄され
るので、その内部のデータの正常性が保証される。従っ
て、障害検出後、予備系に切り替わった場合には、予備
系の主記憶装置９のデータを用いて開始処理を行うこと
が可能である。

このように、本発明の方式を用いると、中央処理装置１
の障害により誤ったデータが出力される場合、そのデー
タが主記憶装置に書き込まれる前に、−旦バッファに保
留されることにより、中央処理装置に付加された誤り検
出回路からの誤り通知信号を用いて誤ったデータは廃棄
される。その結果、主記憶装置３内のデータの破壊を防
止することが可能である。

また、従来のようなチエツクポイント毎に主記憶装置内
のデータを二次記憶装置に退避する場合に生じていたデ
ータの損失と時間の遅れ、つまり障害検出後の再開処理
におけるチエツクポイントから障害発生時までのデータ
の損失、および二次記憶装置から主記憶装置へのデータ
転送のための再開処理時間の遅れは、本発明の方式の適
用によりなくすことができるので、障害発生直向までの
データが保証されるとともに、再開処理に要する時間も
短縮することができる。

［発明の効果］ 以上説明したように、本発明によれば、中央処理装置に
対して書き込みサイクルへの影響を意識させないので、
システムの性能低下を招くことがなく、また、障害発生
直前までのデータが保証され、かつ再開処理に必要な時
間も従来より短縮することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す単一システムのブロッ
ク図、第２図は本発明の他の実施例を示す二重書き込み
システムのブロック図、第３図は第】図における誤り通
知信号の送出およびデータ廃棄のタイミングチャートで
ある。 １：中央処理装置（動作系）、２：誤り検出回路（動作
系）、３．主記憶装置（動作系）、４：バツファメモｌ
ハ　５：データパス、６：誤り通知信号線、７・中央処
理装置（予備系）、８：誤り検出回路（予備系）、９：
主記憶装置（予備系）。 第 図

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置と主記憶装置とを備えたコンピュー
   タシステムにおいて、上記中央処理装置に、該中央処理
   装置から出力されるデータと、該データの格納位置を示
   すアドレスと、主記憶装置へのデータの書き込みに要す
   る制御信号の誤りを検出する誤り検出回路を付加すると
   ともに、該中央処理装置と上記主記憶装置の間ないし該
   主記憶装置内に、書き込みデータを一時保留するための
   バッファメモリを設け、さらに上記誤り検出回路で検出
   した出力データの誤りを上記バッファメモリに通知する
   ための誤り通知信号線を設け、該バッファメモリは、該
   中央処理装置からのデータの書き込み時に該データを一
   時保留して、上記誤り検出回路から誤り通知を受けた場
   合には、保留していた上記データを廃棄することを特徴
   とする主記憶装置保護方式。