JPH07262151A - 並列プロセッサシステムおよびそれに適したパケット廃棄方法 - Google Patents

並列プロセッサシステムおよびそれに適したパケット廃棄方法

Info

Publication number
JPH07262151A
JPH07262151A JP5340694A JP5340694A JPH07262151A JP H07262151 A JPH07262151 A JP H07262151A JP 5340694 A JP5340694 A JP 5340694A JP 5340694 A JP5340694 A JP 5340694A JP H07262151 A JPH07262151 A JP H07262151A
Authority
JP
Japan
Prior art keywords
packet
reception
instruction
discard
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5340694A
Other languages
English (en)
Other versions
JP3641834B2 (ja
Inventor
Junji Nakakoshi
順二 中越
Tatsuo Higuchi
達雄 樋口
Shinichi Kato
信一 加藤
Toshimitsu Ando
利光 安藤
Masaaki Iwasaki
正明 岩嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05340694A priority Critical patent/JP3641834B2/ja
Priority to US08/407,853 priority patent/US5594868A/en
Publication of JPH07262151A publication Critical patent/JPH07262151A/ja
Application granted granted Critical
Publication of JP3641834B2 publication Critical patent/JP3641834B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Storage Device Security (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 受信バッファ領域に空き領域がない場合に、
多数のプロセッサユニット間のパケット転送が妨げられ
ないようにする。 【構成】 パケットを受信した場合に受信バッファ領域
vに書き込むためのアドレスを生成し、また受信バッフ
ァ領域150に空き領域がないことを検出する受信バッ
ファポインタ制御135、命令プロセッサ111からセ
ット/リセットが行なえる廃棄指示ビット139、廃棄
指示ビット139と受信バッファポインタ制御135か
ら受信したパケットを受信バッファ領域150に書き込
むか、書き込みを待たせるか、あるいは廃棄するかを判
定する受信パケット廃棄判定140、および受信したパ
ケットを受信パケット廃棄判定140に従い、受信バッ
ファ領域150に書き込む制御を行なう受信制御141
を設ける。 【効果】 受信したパケットを格納する受信バッファ領
域に空き領域がない場合や、受信プロセッサユニットで
障害が発生し、パケットを受信できない場合に、受信プ
ロセッサユニットで受信パケットの廃棄ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は並列プロセッサシステム
に関わり、特にプロセッサユニット間パケット転送の受
信制御において受信バッファに空き領域がない場合に、
他のパケット転送を妨げないように制御可能な受信制御
に好適な並列プロセッサシステムに関する。
【0002】
【従来の技術】一般に並列プロセッサシステムのネット
ワークにおいては、完全クロスバスイッチネットワーク
で構成すれば最小のスイッチ段数で任意のプロセッサユ
ニット間で転送が可能であるが、プロセッサユニット数
が増えてくれば完全クロスバスイッチネットワークを構
成するのは困難になる。このため多段スイッチネットワ
ークで構成される場合が多い。
【0003】ネットワーク内のルーティング方式では、
電子情報通信学会論文誌DーI VOL.J75ーDー
I No.8の”並列計算機AP1000における相互
結合網のルーチング方式”、第600ページから第60
6ページに記載されているように、ストアアンドフォワ
ードに比較し、レイテンシィが小さいワームホールルー
ティングを採用される場合が多い。このワームホームル
ーティングは、転送に先だって全ての経路を確保しな
い。ある経路(スイッチ)においてパケットの先頭から
パケットの終りが通り抜ける間だけ、経路を確保する。
【0004】並列プロセッサシステムのパケット受信制
御方式では、情報処理学会論文誌VOL.34 No.
4の”高速メッセージハンドリング機構”、第638ペ
ージから第646ページに記載されている。ここでは、
各プロセッサユニットにリングバッファを構成し、非同
期的なメッセージ受信に対応している。このリングバッ
ファはベースレジスタ(BASE)、ライトポインタ
(WTP)、リードポインタ(RDP)で管理する。B
SAEはリングバッファの先頭アドレスを示す。WTP
は次に受信されるデータが書き込まれるアドレスを示
す。RDPはCPUが現在アクセス中のアドレスを示
す。CPUはRDPに対して任意の値を書き込むことが
できる。
【0005】リングバッファに空き領域がないことは、
WTPとRDPが同じ値であることで判別する。もし同
じ値であった場合、CPUに割り込みを発生し、リング
バッファに空き領域ができるまで受信を停止する。
【0006】
【発明が解決しようとする課題】上記従来技術では、リ
ングバッファに空き領域がない場合、CPUに割り込み
を発生し、リングバッファに空き領域ができるまで受信
を停止する。受信を停止した以降、そのプロセッサユニ
ットに到着したパケット処理については言及されていな
い。しかし受信の停止が到着したパケットをプロセッサ
ユニットの入り口で待たす場合、パケットはネットワー
クに滞留したままになる。またワームホールルーティン
グではそのパケットが経路を確保したまま待たされる。
【0007】従来技術では上記の点について配慮がされ
ておらず、他のプロセッサユニット間のパケットを転送
する場合で、かつそのパケットの経路が受信の停止のた
めに滞留したパケットの経路を使用する場合では経路が
使用できない。このため経路が使用できるまで、他のプ
ロセッサユニット間のパケットはその経路の入り口で待
たされる。パケット転送が頻繁に行なわれる状況では、
これにより多数のプロセッサユニット間転送が妨げられ
るという問題がある。
【0008】また受信したパケットを受信バッファに書
き込む場合において、その書き込みに関係する回路およ
びソフトウェア処理などに障害が発生し、パケットの書
き込みができなくなった場合でも、そのパケットが使用
する経路は他のパケット転送で使用できなくなる。この
場合においても多数のプロセッサユニット間転送が妨げ
られるという問題がある。
【0009】本発明の目的は、受信バッファの空き領域
が直に確保されない場合に、長時間受信を保留するのを
防ぐデータ受信方法、およびそれに適した並列プロセッ
サシステムを提供することにある。
【0010】また本発明の目的は、受信処理において障
害発生によりパケット受信ができない場合に、多数のプ
ロセッサユニット間のパケット転送が妨げられないよう
に動作できる並列プロセッサシステムを提供することに
ある。
【0011】
【課題を解決するための手段】上記目的は、受信バッフ
ァに空き領域がない場合に、それ以降にそのプロセッサ
ユニットに到着したパケットを廃棄するように動作させ
ることにより達成される。受信パケットの廃棄指示は、
受信バッファ領域に空き領域がない場合はソフトウェア
で、障害を検出した場合はハードウェアで行なう。廃棄
指示が行なわれた場合の動作は、それ以降に受信したパ
ケットが対応する受信バッファ領域に受信されるパケッ
トである場合に、そのパケット全てについて廃棄する。
また受信バッファ領域の空き領域が確保できた場合はソ
フトウェアにより廃棄指示の取消を行なう。
【0012】このため各プロセッサユニットのネットワ
ーク受信処理を行なう受信制御ユニットにおいて、主記
憶上に構成される受信バッファ領域を管理するための、
受信バッファ領域の先頭アドレスを示すベースレジスタ
(RBR)、受信バッファ領域の未使用領域の先頭を示
し、受信したパケットを書き込むアドレスを示すヘッダ
ポインタレジスタ(RHPR)、受信バッファ領域の未
使用領域の終端を示すテイルポインタレジスタ(RTP
R)、受信バッファ領域のサイズを示すサイズレジスタ
(RSR)、RBR、RHPR、RTPR、RSRを管
理し、パケットを受信した場合に受信バッファ領域に書
き込むためのアドレスを生成し、また受信バッファ領域
に空き領域がないことを検出する受信バッファポインタ
制御、命令を実行する命令プロセッサから受信制御ユニ
ットをアクセスする場合のアクセス制御や受信処理に関
係する割り込み生成を行なう命令プロセッサアクセス制
御、ネットワークから届いたパケットを一時的に格納す
るFIFO、FIFOの読みだし/書き込み制御を行な
うFIFO制御、命令プロセッサからセット/リセット
が行なえる廃棄指示ビット(SC)、廃棄指示ビットと
受信バッファポインタ制御から受信したパケットを受信
バッファ領域に書き込むか、書き込みを待たせるか、あ
るいは廃棄するかを判定する受信パケット廃棄判定、お
よび受信したパケットを受信バッファ領域に書き込む制
御を行なう受信制御を設ける。
【0013】
【作用】主記憶上に構成される受信バッファ領域を管理
するためのRBR、RHPR、RTPR、RSRは命令
プロセッサアクセス制御を介して命令プロセッサにより
初期化される。ネットワークから送られてきたパケット
はFIFO制御に従い、FIFOに格納される。FIF
O制御はFIFOにデータが入っていることを受信制御
に報告する。
【0014】受信パケット廃棄判定では、廃棄指示ビッ
トで保持されている内容と、受信バッファポインタ制御
から受信バッファ領域に空きがあるか否かの内容によ
り、次のように判定し、受信制御に指示する。廃棄指示
ビットが廃棄を指示しているのならば、受信したパケッ
トを受信バッファ領域に書き込まず、受信したパケット
を廃棄することを指示する。廃棄指示ビットが廃棄を指
示していないならば、受信バッファ領域に空きがあるか
を判定し、空きがあれば受信したパケットを受信バッフ
ァ領域に書き込みが可能であることを指示する。また空
きがなければ受信バッファ領域に書き込まず、受信した
状態のまま待つことを指示する。さらに障害を検出した
場合は、受信したパケットを廃棄することを指示する。
【0015】受信制御ではFIFO制御からパケットを
受信したことの報告を受けると、まず受信パケット廃棄
判定の指示に従う。受信バッファ領域に書き込み可能で
あることを指示している場合は、受信制御がパケットを
書き込むための受信バッファアドレスを受信バッファポ
インタ制御から読み出す。受信制御ではパケットヘッダ
をFIFOからパケットを読み出す。そのパケットヘッ
ダで示される転送データ長に従い、転送データをFIF
Oから読み出しながら、そのパケットを主記憶上に構成
される受信バッファ領域に書き込む。受信したパケット
の受信バッファ領域への書き込みが終了すれば、受信制
御は受信バッファポインタ制御に報告する。
【0016】受信バッファポインタ制御では受信パケッ
トの書き込み終了の報告があると、RHPRを更新し、
受信バッファ領域に空き領域があるかないかをチェック
する。もし受信バッファ領域に空き領域がなければ命令
プロセッサアクセス制御を介して命令プロセッサに割り
込みを発生する。また受信パケット廃棄判定にも報告す
る。
【0017】受信パケット廃棄判定が受信した状態のま
ま待つことを指示している場合は、受信制御ではパケッ
トが到着しても受信処理を行なわない。即ち到着したパ
ケットは受信処理が行なわれず、ネットワークに滞留し
たままになる。
【0018】受信パケット廃棄判定が受信したパケット
を廃棄することを指示している場合は、受信制御ではF
IFO制御を介してFIFOからパケットを読みだし、
パケットヘッダに示されている転送データ長に従い、転
送データ長分だけ転送データをどこにも書き込まず、読
み捨てる。即ちこの処理では命令プロセッサで実行され
ているソフトウェアからはパケットが受信されていない
ようにみえる。
【0019】これにより受信バッファ領域に空き領域が
ない場合に、ソフトウェアの指示でそれ以降にそのプロ
セッサユニットに到着したパケットを廃棄することがで
き、ネットワーク上の他プロセッサユニット間のパケッ
ト転送が妨げない。
【0020】
【実施例】以下、本発明の一実施例を図1を用いて説明
する。図1は本発明の並列プロセッサシステムの構成の
一実施例である。ここでの並列プロセッサシステムは複
数のプロセッサユニット101(以下PUと呼ぶ)が任
意のプロセッサユニット間でデータ転送が可能なネット
ワーク102に接続される。尚、本図ではPUは2台の
み示し、その他は省略している。
【0021】PU101は、命令を実行する命令プロセ
ッサ(以下命令プロセッサと呼ぶ)111、命令プロセ
ッサ111の指示によりパケットを生成しネットワーク
102にパケットを送信する送信制御ユニット112、
ネットワーク102から到着したパケットの受信処理を
行なう受信制御ユニット113、命令プロセッサ11
1、送信制御ユニット112、受信制御ユニット113
からの要求に応じて主記憶115のアクセス制御を行な
う主記憶制御ユニット114、および命令プロセッサが
実行する命令やデータを記憶する主記憶115から構成
される。
【0022】また受信制御ユニット113は、主記憶1
15上に構成される受信バッファ領域150を管理する
ためのベースレジスタ131(RBR)、ヘッダポイン
タレジスタ132(RHPR)、テイルポインタレジス
タ133(RTPR)、サイズレジスタ134(RS
R)、RBR131、RHPR132、RTPR13
3、RSR134を管理し、パケットを受信した場合に
受信バッファ領域150に書き込むためのアドレスを生
成し、また受信バッファ領域150に空き領域がないこ
とを検出する受信バッファポインタ制御135、命令プ
ロセッサ111から受信制御ユニット113をアクセス
する場合のアクセス制御や受信処理に関係する割り込み
生成を信号165を介して行なう命令プロセッサアクセ
ス制御136、ネットワーク102から届いたパケット
を一時的に格納するデータレジスタ群であるFIFO1
37、FIFO137の読みだし/書き込みアドレスの
制御を行なうFIFO制御138、命令プロセッサアク
セス制御136を介して命令プロセッサ111からセッ
ト/リセットが行なえる廃棄指示ビット(SCと呼ぶ)
139、SC139と受信バッファポインタ制御135
から受信したパケットを受信バッファ領域150に書き
込むか否か、あるいは廃棄するかを判定する受信パケッ
ト廃棄判定140、および受信したパケットを受信バッ
ファ領域150に書き込むための制御を行なう受信制御
141から構成される。
【0023】ここで主記憶115上に構成される受信バ
ッファ領域150の構成例を図3に示す。ベースレジス
タ131(RBR)は受信バッファ領域150の先頭ア
ドレスを示す。ヘッダポインタレジスタ132(RHP
R)は、受信バッファ領域150の未使用領域の先頭を
示し、受信したパケットの書き込むアドレスを示す。ま
たRHPR132はパケットを受信する毎に受信バッフ
ァポインタ制御135が更新される。テイルポインタレ
ジスタ133(RTPR)は受信バッファ領域150の
未使用領域の終端を示し、命令プロセッサにより任意の
値が書き込まれる。サイズレジスタ134(RSR)は
受信バッファ領域150のサイズを示す。
【0024】また受信バッファポインタ制御135の構
成例を図16に示す。受信バッファポインタ制御135
は、RHPR132の出力とRTPR133の出力を比
較し、受信バッファ領域150に空き領域がないことを
検出する空き領域チェック回路1601、RHPR13
2の出力とパケット長を加算し、次の受信バッファ領域
を決定するRHPR加算器1602、RBR131の出
力とRSR134の出力を加算し、受信バッファ領域の
最終端を求める再終端加算器1603、再終端加算器の
出力1610とRHPR132の出力を比較し、RHP
R132で保持するアドレスが受信バッファの再終端に
あることをチェックするRHPRラップアラウンドチェ
ック回路1604、命令プロセッサアクセス制御136
および受信制御141からのRHPR132の更新要求
に従い、セレクタ1607を制御し、RHPR132の
更新データを決定するRHPR更新制御回路1605、
および命令プロセッサアクセス制御136からの更新要
求に従い、RBR131、RTPR133、RSR13
4の更新を行なう受信バッファ領域レジスタ更新制御回
路1606から構成される。本発明においては送受信処
理を行なう前にOSがRBR131、RHPR132、
RTPR133、RSR134の初期設定を行なう。具
体的には命令プロセッサ111が信号線165を介して
命令プロセッサアクセス制御136に要求する。命令プ
ロセッサアクセス制御136は、その要求を解読し、信
号線1611を介してRHPR更新回路1605あるい
は受信バッファ領域更新制御回路1606に要求する。
それぞれの回路ではその要求に従い、対応するレジスタ
を更新する。また受信制御141からのRHPR132
の更新要求は信号228を介して行なわれ、RHPR更
新回路1605がRHPRラップアラウンドチェック回
路1604の出力である信号1613によりセレクタ1
607を制御し、更新する。RHPR更新回路1605
では信号1614がRHPR132で保持するアドレス
が受信バッファの再終端にあることを示している場合は
RBR131の出力をセレクタ1607により選択し、
それをRHPR132に設定する。一方、再終端でない
ことを示している場合はRHPR加算器1602の出力
をセレクタ1607により選択し、それをRHPR13
2に設定する。またRHPR更新回路1605ではRH
PR132を更新した後、空き領域チェック回路160
1の出力である信号1615が空き領域がないことを示
している場合は信号1620により命令プロセッサアク
セス制御136を介して命令プロセッサ111に割り込
みを発生する。尚、本発明においてはパケットサイズは
任意のサイズでよいが説明を簡単にするために、ここで
はパケットサイズを固定値としている。
【0025】次にソフトウェアの送受信処理の動作につ
いて説明する。まず本発明における基本的なプロセッサ
ユニット間のパケット転送の送受信方法の一実施例を図
10を用いて説明する。本発明では、送信PUで動作す
る送信ユーザアプリケーション1000が送信要求を行
なうと、オペレーティングシステム(以下OSと呼ぶ)
1001はOS空間内の送信バッファ領域1002にユ
ーザアプリケーションから指定された送信データ100
3をコピーする。そしてOS1001はコピーした送信
バッファ領域1002のアドレスを送信制御ユニット1
12に渡す。送信制御ユニット112は、与えられた送
信バッファ領域150のアドレスから転送データを読み
だし、パケットを生成し、ネットワーク102に送出す
る。ネットワーク102ではパケットを目的の受信PU
に転送する。受信PUの受信制御ユニット113はパケ
ットを受信すると、そのパケットをOS空間内の受信バ
ッファ領域150に書き込む。一方、受信ユーザアプリ
ケーション1004では受信データを要求すると、受信
PUのOS1005が受信バッファ領域150を検索
し、受信ユーザアプリケーション1004が要求する受
信データが届いている場合は受信ユーザアプリケーショ
ン1004の受信領域1006にコピーする。以上のよ
うにユーザアプリケーションの送受信領域からOS空間
内の送受信バッファ領域を介して送受信処理が行なわれ
る。
【0026】次に送信処理について図11を用いて説明
する。送信PUで動作するユーザアプリケーションが送
信を行なう場合は、受信PU番号、送信データアドレス
によりOSに送信要求を行なう(1100)。OSはそ
の要求に従い、OS空間内の送信バッファ領域1002
にユーザアプリケーションから指定された送信データ1
003をコピーする(1101)。そしてOSは、受信
PU番号と、コピーした送信バッファ領域1002のア
ドレスを送信制御ユニット112に渡す(1102)。
そしてOSはOS空間内に送信完了待ちキューを構成
し、そのキューに送信要求が行なわれた受信PU番号と
送信バッファ領域アドレスを登録し、送信処理を終え、
ユーザアプリケーションに制御を戻す(1103)。こ
こで送信完了待ちキューは、受信PUが転送データを受
信したことの報告(以下、ACKパケットと呼ぶ)があ
った時に、そのキューから削除される。
【0027】次に受信処理について図12を用いて説明
する。受信PUで動作するユーザアプリケーションが受
信を行なう場合は、送信PU番号、受信領域アドレスに
よりOSに受信要求を行なう(1201)。OSはその
要求に従い、OS空間内の受信バッファ領域150を検
索(1202)し、ユーザアプリケーションから指定さ
れた送信PU番号に対応するパケットが届いているかを
チェックする(1203)。チェックの結果、未だ届い
ていないならばOSが管理する受信待ちキューにユーザ
アプリケーションから指定された送信PU番号、受信領
域アドレスを登録する(1209)。そして受信要求を
行なったユーザアプリケーションとは異なる他のユーザ
アプリケーションに制御を渡す(1210)。この受信
待ちキューは、他のプロセッサユニットから転送データ
を受信した場合に、OSが検索し、受信待ちキューに登
録されているパケットを受信した場合は、OSがその受
信待ちキューの受信領域アドレスに従い、受信領域10
06に書き込むために用いる。詳細は後述する。
【0028】またユーザアプリケーションから指定され
た送信PU番号に対応するパケットが届いているならば
OS空間内の受信バッファ領域に格納されたパケットを
ユーザアプリケーションの受信領域にコピーする(12
04)。そしてユーザアプリケーションが受信したこと
を送信側に報告するために、転送データ内に格納されて
いる送信PU番号をもとにACKパケットを生成し、送
信PUに転送する(1205)。またOS空間内の受信
バッファ領域150からユーザアプリケーションの受信
領域1006にコピーが行なわれたOS空間内の受信バ
ッファ領域アドレスを記憶する(1206)。これはO
S空間内の受信バッファ領域150に空き領域がない場
合に、記憶したアドレスを受信バッファ領域150とし
て利用するために行なう。OSは受信バッファ領域15
0に空き領域を作成するために、コピーした受信バッフ
ァ領域150までRTPR133を更新する(120
7)。
【0029】OSが受信バッファ領域150に空きがな
く、受信制御ユニット113に対して廃棄指示を行なっ
ているかをチェックする(1208)。もし廃棄指示を
行なっているならば、廃棄指示ビットを廃棄とせず、受
信するように設定し(1209)、ユーザアプリケーシ
ョンに制御を渡す。またもし廃棄指示を行なっていない
ならば、そのままユーザアプリケーションに制御を渡
す。
【0030】尚、本実施例では、受信した各パケットは
受信バッファ領域150内のアドレスが連続した領域に
書き込まれるような、受信バッファ領域150が構成さ
れている。このためOSが受信バッファ領域150に空
き領域を作成するために、コピーした受信バッファ領域
150までRTPR133を更新する(1207)場合
では、上記処理においてユーザアプリケーションの受信
領域1006にコピーが行なわれたOS空間内の受信バ
ッファ領域アドレスが、RTPR133に連続するアド
レスであった場合のみ更新するように処理する。
【0031】次にOSのパケット受信処理について図1
3を用いて説明する。OSがパケットの到着を割り込み
により知ると、まずRHPR132で示されるアドレス
を読み出し、そのアドレスの1つ手前の受信バッファ領
域から受信したパケットを読み出す(1300)。読み
出したパケットが受信確認用のACKパケットであるか
を判定する(1301)。この確認にはたとえばパケッ
ト内の転送データ405にACKパケットであることの
情報を付加し、それにより確認すればよい。ACKパケ
ットであるならば、読み出したパケットの送信PU番号
から送信待ちキューに登録されている送信PU番号と送
信バッファ領域アドレスを削除する(1302)。そし
てOSは、受信バッファ領域150からACKパケット
を読み出したアドレスを記憶し(1303)、ユーザア
プリケーションに制御を渡す。これはOS空間内の受信
バッファ領域150に空き領域がない場合に、記憶した
アドレスを受信バッファ領域150として利用するため
に行なう。
【0032】また読み出したACKパケットでなけれ
ば、読み出したパケットの送信PU番号から受信待ちキ
ューに保持されている送信PU番号を検索し(130
4)、受信待ちキュー内に対応する送信PU番号がある
かをチェックする(1305)。検索した結果、対応す
る送信PU番号がないならばユーザアプリケーションに
制御を渡す。また対応する送信PU番号があるならば、
読み出したパケットを受信待ちキューで指定される受信
領域にコピーする(1306)。読み出したパケットで
保持されている送信PUに従い、そのPUに対してパケ
ットを受信したことを伝えるためにACKパケットを送
り返す(1307)。次にOSは、受信バッファ領域1
50からコピーしたアドレスを記憶する(1308)。
そして読み出したパケットの送信PU番号に対応する受
信待ちキューに登録されている送信PU番号と受信領域
アドレスを削除する(1309)。そしてOSは、受信
領域にコピーしたユーザアプリケーションに制御を渡
す。以上のようにしてユーザアプリケーションおよびO
Sは送受信処理を行なう。
【0033】次にプロセッサユニット間のパケット転送
のハードウェア動作について図を用いて説明する。図1
においてパケットの送信処理では、命令プロセッサ11
1が送信制御ユニット112に対して信号線163を介
して受信PU番号と送信バッファ領域アドレスを渡す。
送信制御ユニット112はパケットを生成し、信号線1
61を介してネットワーク102に送信する。ここで送
信制御ユニット112は、例えば図4に示すようなパケ
ットを生成する。ここでのパケットはパケットを受信す
るプロセッサユニットを示す受信PU番号401、パケ
ットで転送するデータの長さを示す転送データ長40
2、パケットを送信したプロセッサユニットを示す送信
PU番号403、転送されたパケットの種別を示すパケ
ットタイプ404、および転送データ405から構成さ
れる。ネットワーク102では、パケットのヘッダに従
い、目的のPU101にパケットを転送する。
【0034】一方、受信処理においては、ネットワーク
が目的のPU101にパケットを転送する場合、まずパ
ケットを信号162を介してFIFO137に格納す
る。このときFIFO制御138はFIFO137の読
み出しアドレスと書き込みアドレスを制御し、FIFO
137にデータがあり、それ以上書き込めないことをチ
ェックする。もし書き込めない場合は、ネットワークに
信号162を介して伝える。この場合ネットワークはF
IFO制御138から上記書き込めることの報告がある
まで待つことになる。ここでFIFO137に書き込め
なくなってから、書き込めるようになるには受信制御1
41がFIFO137に格納されているパケットを読み
出すことにより行なわれる。
【0035】そしてFIFO制御138はFIFO13
7にデータが入っていることを信号線221を介して受
信制御141に報告することにより受信制御ユニット1
13が受信処理を開始する。この受信処理において、ま
ず受信パケット廃棄判定140が、図15に示すように
SC139で保持されている内容と、受信バッファポイ
ンタ制御135から受信バッファ領域150に空きがあ
るか否かの内容により、以下のように信号を出力する。
即ち受信パケット廃棄判定140では、(1)SC13
9の出力信号171が廃棄を指示していないならば、受
信バッファ領域150に空きがあるかを判定し、空きが
あれば受信したパケットを受信バッファ領域150に書
き込みが可能である場合は信号226をアサートする。
(2)また空きがなく、受信した状態のまま待つ場合は
信号227をアサートする。(3)SC139の出力信
号171が廃棄を指示しているのならば、受信したパケ
ットを受信バッファ領域150に書き込まず、受信した
パケットを廃棄する場合は信号225をアサートする。
【0036】以下、受信パケット廃棄判定140の指示
(1)〜(3)についての受信処理方法を以下に説明す
る。ここで受信処理を行なう前には、受信バッファ領域
150を管理するためのRBR131、RHPR13
2、RTPR133、RSR134が命令プロセッサ1
11により初期化されている。
【0037】(1)受信パケット廃棄判定140が受信
バッファ領域150に書き込み可能であることを指示し
ている場合について説明する。
【0038】ネットワーク102から送られてきたパケ
ットはFIFO制御138に従い、FIFO137に格
納される。ただしFIFO137の容量によりパケット
全てのデータがFIFO137に格納されるとは限らな
い。FIFO137に入り切らない場合はネットワーク
101にパケットの残りが存在する。FIFO制御13
8はFIFO137にデータが入っていることを信号線
221を介して受信制御141に報告する。
【0039】受信制御141では図2に示すように、ま
ずレジスタ書き込み制御201は、FIFO制御138
からFIFO137にデータが入っていることを信号2
21により報告を受けると、信号224によりデータを
読み出し、パケットヘッダレジスタ203に格納する。
【0040】パケットヘッダレジスタ203に設定を終
えると、レジスタ書き込み制御回路201は信号253
によりパケット書き込み保留回路260に報告する。そ
の報告によりパケット書き込み保留回路260では、受
信バッファ領域150に書き込み可能であることを指示
し、空きがなく受信した状態のまま待つことを示してな
いことにより、受信パケット廃棄判定140の出力信号
227がアサートされないため、主記憶書き込みリクエ
スト生成回路202に対して信号261を介して、受信
したパケットを主記憶に書き込むことの開始指示を行な
う。
【0041】主記憶書き込みリクエスト生成回路202
では、受信バッファポインタ制御135が出力する信号
228を介してパケットを書き込むための受信バッファ
アドレスを読み出し、信号232によりバッファアドレ
スレジスタ207に設定する。また主記憶書き込みリク
エスト生成回路202は、パケットヘッダレジスタ20
3に格納された転送データ長を信号線234を介して読
み出す。そして信号線233によりセレクタ209を制
御し、転送データ長レジスタ210に設定する。
【0042】次に主記憶書き込みリクエスト生成回路2
02ではバッファアドレスレジスタ207に従い、まず
パケットヘッダレジスタ203に格納されている内容を
主記憶115に書き込む。この書き込みにおいて主記憶
書き込みリクエスト生成回路202では、信号236に
より主記憶115の書き込みデータ231として、パケ
ットヘッダレジスタ203の出力をセレクタ205で選
択する。主記憶115への書き込みアドレス229は、
バッファアドレスレジスタ207の内容が出力される。
また主記憶書き込みリクエスト生成回路202は、主記
憶制御ユニット114へのリクエスト信号230を信号
252によりアドレス229/データ231と同時に出
力する。ここでAND回路251は、受信バッファ領域
150に書き込み可能であることを指示していることに
より、受信パケット廃棄判定140の出力信号225が
アサートされないため主記憶書き込みリクエスト信号2
52をそのまま主記憶制御ユニット114にリクエスト
信号230として出力する。
【0043】リクエスト信号230を主記憶制御ユニッ
ト114へ出力すると主記憶書き込みリクエスト生成回
路202は、バッファアドレスレジスタ207を信号2
32を介してパケットヘッダの大きさ分だけ加算器20
8により更新する。ここではパケットヘッダの受信PU
番号、転送データ長などはそれぞれ4バイトで構成さ
れ、加算器208によりバッファアドレスレジスタ20
7の内容に4が4回加算される。主記憶制御ユニット1
14には、その回数分だけ主記憶アドレス229、主記
憶リクエスト230および主記憶データ231が生成さ
れる。
【0044】次に主記憶書き込みリクエスト生成回路2
02では更新されたバッファアドレスレジスタ207に
従い、転送データを主記憶115に書き込む。この書き
込みにおいて主記憶書き込みリクエスト生成回路202
ではパケット書き込み保留回路260、レジスタ書き込
み制御回路201を介して信号224によりデータを読
み出し、データレジスタ204に格納する。そして主記
憶書き込みリクエスト生成回路202は、セレクタ20
5を信号線236によりデータレジスタ204の出力2
35を選択し、転送データレジスタ204の内容は主記
憶書き込みデータ231として、主記憶書き込みリクエ
スト230および主記憶アドレス229と共に主記憶制
御ユニット114に出力する。ここでAND回路251
は、受信バッファ領域150に書き込み可能であること
を指示していることにより、受信パケット廃棄判定14
0の出力信号225がアサートされないため、主記憶書
き込みリクエスト信号252をそのまま主記憶制御ユニ
ット114に信号230により出力する。
【0045】ここでは転送データは4バイト単位で送信
PUから送信され、主記憶書き込みリクエスト生成回路
202が主記憶制御ユニット114に主記憶書き込みリ
クエスト252を出力する毎に、主記憶書き込みリクエ
スト生成回路202がバッファアドレスレジスタ207
を4づつ加算器208により加算する。また同様に転送
データ長レジスタ210を4づつ減算器211により減
算する。主記憶書き込みリクエスト生成回路202は、
転送データ長レジスタ210が0になるまで上記処理を
繰り返す。転送データ長レジスタ210が0であるか
は、0比較212が検出する。
【0046】主記憶書き込みリクエスト生成回路202
では、0比較212により受信したパケットについて転
送データ全てを主記憶に書き込んだことを認識する。ま
た受信バッファアドレス更新リクエスト回路350は、
受信バッファ領域150に書き込み可能であることを指
示していることにより、受信パケット廃棄判定140の
出力信号226がアサートされているため、0比較21
2が0になったことで信号228により受信バッファポ
インタ制御135に1つのパケットの受信処理を終えた
ことを報告する。
【0047】受信バッファポインタ制御135では、信
号228によりRHPR132を更新する。そして受信
バッファ領域150に空き領域があるかないかをチェッ
クする。もし受信バッファ領域150に空き領域がある
のであれば、受信パケット廃棄判定140に報告する。
もし受信バッファ領域150に空き領域がなければ信号
1520を介して命令プロセッサアクセス制御136に
報告する。命令プロセッサアクセス制御136は、信号
165を介して命令プロセッサ111に割り込みを発生
する。また同時に信号1512を介して受信パケット廃
棄判定140にも報告する。
【0048】(2)受信パケット廃棄判定140がSC
139の出力信号171が廃棄を指示されてなく、受信
バッファ領域150に空きがなく受信した状態のまま待
つことを指示している場合について説明する。
【0049】まずレジスタ書き込み制御回路201は、
FIFO制御138からFIFO137にデータが入っ
ていることを信号221により報告を受けると、受信パ
ケット廃棄判定140が受信バッファ領域150に書き
込み可能であることを指示している場合と同様に、FI
FO制御138を介して信号224によりデータを読み
出し、パケットヘッダレジスタ203に格納する。
【0050】パケットヘッダレジスタ203に設定を終
えると、レジスタ書き込み制御回路201は信号253
によりパケット書き込み保留回路260に報告する。そ
の報告によりパケット書き込み保留回路260では、空
きがなく受信した状態のまま待つことを示していること
により受信パケット廃棄判定140の出力信号227が
アサートされているため、主記憶書き込みリクエスト生
成回路202に対して信号261を介して、受信したパ
ケットを主記憶に書き込むことの開始指示を行なわな
い。
【0051】この主記憶書き込みリクエスト生成回路2
02では、パケット書き込み保留回路260が書き込み
開始指示を行なわないため何も動作しない。パケット書
き込み保留回路260ではこの状態で、命令プロセッサ
111からの指示があるまでまで待つ。これは予め受信
バッファポインタ制御135が受信バッファ領域150
に空き領域がなく、命令プロセッサアクセス制御136
を介して命令プロセッサ111に割り込みを発生し、命
令プロセッサ111で動作するOSからの受信パケット
処理の指示を待つ場合である。
【0052】受信バッファ領域150に空き領域がない
場合、OSでは図14に示すように受信バッファ領域1
50に空き領域がないためSC139を廃棄を示すよう
に設定する(1400)。
【0053】尚、本発明では、受信バッファ領域150
に空き領域がないことによる割り込みでOSは直ちに廃
棄を指示するが、直ちに廃棄を指示しなくてもよい。例
えばこの割り込みで、廃棄指示を行なわず、タイマを設
定し、ユーザアプリケーションに制御を渡す。そしてそ
のタイマによる一定期間までユーザアプリケーションが
受信処理を行なうまで待ち、一定期間を過ぎてもユーザ
アプリケーションが受信処理を行なわなければ、廃棄の
指示を行なうこともできる。
【0054】(3)図14で示すようにOSが受信バッ
ファ領域150に空き領域がないことによる割り込みに
よりSC139を廃棄を示すように設定する(140
0)。受信パケット廃棄判定140ではそれに従い、受
信バッファ領域150に書き込まず、受信したパケット
を廃棄することを受信制御141に指示する。
【0055】受信制御141では、受信パケット廃棄判
定140が受信バッファ領域150に書き込まず、受信
したパケットを廃棄することを指示していることによ
り、以下の処理を行なう。まずパケット書き込み保留回
路260では、受信バッファ領域150に書き込まず、
受信したパケットを廃棄することを指示していることに
より、受信パケット廃棄判定140の出力信号227が
アサートされないため、主記憶書き込みリクエスト生成
回路202に対して信号261を介して、受信したパケ
ットを主記憶に書き込むことの開始指示を行なう。
【0056】主記憶書き込みリクエスト生成回路202
では、パケット書き込み保留回路260から開始指示が
行なわれると、受信バッファポインタ制御135が出力
する信号228を介してパケットを書き込むための受信
バッファアドレスを読み出し、信号232によりバッフ
ァアドレスレジスタ207に設定する。そして主記憶書
き込みリクエスト生成回路202ではパケットヘッダレ
ジスタ203に格納されている内容を主記憶115に書
き込まず、その内容を廃棄する。この廃棄では受信バッ
ファ領域150に書き込まず、受信したパケットを廃棄
することを指示していることにより、受信パケット廃棄
判定140の出力信号225がアサートされているた
め、AND回路251が主記憶制御ユニット114への
リクエスト信号230を抑止することにより行なわれ
る。主記憶制御ユニット114へのアドレス信号229
およびデータ信号230は何でもよい。
【0057】次に主記憶書き込みリクエスト生成回路2
02では転送データを廃棄する。この廃棄では、主記憶
書き込みリクエスト生成回路202がレジスタ書き込み
制御回路201を介して信号224によりデータを読み
出し、転送データレジスタ204に格納する。主記憶書
き込みリクエスト生成回路202は、セレクタ205を
信号線236によりデータレジスタ204の出力235
を選択し、転送データレジスタ204の内容は主記憶書
き込みデータ231として、主記憶書き込みリクエスト
230および主記憶アドレス229と共に主記憶制御ユ
ニット114に出力する。ここでAND回路251は、
受信バッファ領域150に書き込まず、受信したパケッ
トを廃棄することを指示していることにより、受信パケ
ット廃棄判定140の出力信号225がアサートされて
いるため、主記憶書き込みリクエスト信号252を抑止
し、主記憶制御ユニット114にリクエスト信号230
を出力しない。
【0058】また主記憶書き込みリクエスト生成回路2
02では転送データをFIFO137から読み出し、デ
ータレジスタ204に設定する。また主記憶書き込みリ
クエスト生成回路202は転送データ長レジスタ210
を4づつ減算器211により減算する。転送データの廃
棄においては、主記憶書き込みリクエスト生成回路20
2が転送データ長レジスタ210の内容が0になるまで
上記処理が繰り返す。転送データ長レジスタ210が0
であるかは、0比較212が検出する。主記憶書き込み
リクエスト生成回路202では0比較212により受信
したパケットについて転送データ全てを廃棄したことを
認識すると、1つのパケットの受信処理を終えたことに
なる。
【0059】一方、受信バッファ更新リクエスト回路2
50では受信バッファ領域150に書き込まず、受信し
たパケットを廃棄することを指示していることにより、
受信パケット廃棄判定140の出力信号226がアサー
トされていないため、受信バッファポインタ制御135
に1つのパケットの受信処理を終えたことは報告しな
い。これにより受信バッファポインタ制御135は、R
HPR132を更新しない。
【0060】またパケット書き込み保留回路260は、
レジスタ書き込み制御回路201からパケットを受信し
たことを信号253により報告を受けた時点で、既に受
信パケット廃棄判定140が受信バッファ領域150に
書き込まず、受信したパケットを廃棄することを指示し
ている場合では、命令プロセッサ111からの指示を待
つことなく、前述した廃棄処理を直に行なうために、主
記憶書き込みリクエスト生成回路202に対して信号2
61を介して受信したパケットを主記憶に書き込むこと
の開始指示を行なう。
【0061】一方、廃棄指示ビットを廃棄するように設
定したOSでは、図12に示すようにユーザアプリケー
ションが受信を行なうまで待ち、ユーザアプリケーショ
ンが受信を行ない、受信バッファ領域として利用できる
アドレスができた場合は、RTPR133を更新し、S
C139を廃棄しないように設定する(1209)。こ
れにより受信パケット廃棄判定140では受信したパケ
ットを受信バッファ領域に書き込むことを受信制御14
1に指示する。それ以降の処理は(1)で説明した動作
と同じである。
【0062】また送信PUのOSは、図11で示した送
信待ちキューに保持された受信PU番号と送信バッファ
領域アドレスに従い再送処理を行なうことにより、廃棄
されたパケットを受信PUにパケットを送ることができ
る。このOSの再送処理では、送信要求毎にタイマ監視
を行ない、ある一定期間の間に受信PUからパケットを
受信したことを報告するACKパケットが返らないこと
で、再送を行なえばよい。
【0063】これにより受信バッファ領域150に空き
領域がない場合に、OSの指示でそれ以降にそのプロセ
ッサユニットに到着したパケットを廃棄することができ
る。
【0064】これまでの説明では、各PU101の受信
制御ユニット113で管理する受信バッファ領域が一面
の場合を示した。しかし一面であるとユーザユーザアプ
リケーションプログラムなどが送信する一般的なパケッ
ト(以下、一般パケットと呼ぶ)と、並列プロセッサシ
ステムシステム全体の制御を行なうためのパケット(以
下、制御パケットと呼ぶ)が同一のネットワークを用い
てパケット転送を行なう場合、両方のパケットが廃棄さ
れることになる。しかし制御パケットは並列プロセッサ
システムシステム全体の制御などに関わるため、制御パ
ケットが廃棄されることは好ましくない。このため制御
パケット用のネットワークと、一般パケット用のネット
ワークの2種類のネットワークを構成する必要がある。
しかしこのためにはゲート数などの増えるため好ましく
ない。
【0065】このため図5に示すように受信バッファを
二面化して構成し、一方の受信バッファ領域を一般パケ
ット転送に、もう一方を制御パケット転送に割り当て
る。そして一般パケット転送による受信バッファ領域の
空き領域不足の要因で、制御パケットが廃棄されないよ
うにする。図5では、各PUの受信制御ユニット401
のみを示す。その他の構成は図1と同じである。
【0066】本図の受信制御ユニット501において、
主記憶115上に構成される受信バッファ領域150を
管理するための各レジスタは、受信バッファ領域対応に
二面化される。本図では受信バッファ領域0と1とし
て、それぞれに対応して各レジスタの名称の語尾に0と
1を付けて区別する。受信バッファ領域0に対応して
は、RBR0511、RHPR0512、RTPR05
13、RSR0514、および受信バッファ0ポインタ
制御515で管理される。受信バッファ領域1に対応し
ては、RBR1521、RHPR1522、RTPR1
523、RSR1524、および受信バッファ1ポイン
タ制御525で管理される。これらの機能は図1と同じ
である。
【0067】また受信バッファ領域0に対応して命令プ
ロセッサ111からセット/リセットが行なえる廃棄指
示ビット0(以下SC0と呼ぶ)536、受信バッファ
領域1に対応して命令プロセッサ111からセット/リ
セットが行なえる廃棄指示ビット1(以下SC1と呼
ぶ)535を設ける。
【0068】また主記憶115上に構成される受信バッ
ファ領域0と受信バッファ領域1の構成例を図7に示
す。各レジスタの機能は図3で説明した内容と同じであ
る。
【0069】次に各プロセッサユニット間のパケット転
送の動作について説明する。パケットの送信処理では、
命令プロセッサ111が送信制御ユニット112を起動
することにより行なわれる。送信制御ユニット112は
パケットを生成し、ネットワーク102に送信する。こ
こで送信制御ユニット112は、例えば図8に示すよう
なパケットを生成する。ここでのパケットはパケットを
受信すべきプロセッサユニットを示す受信PU番号30
1、パケットで転送するデータの長さを示す転送データ
長302、多面化された受信バッファ領域のどの受信バ
ッファ領域にパケットを書き込むかを指定する受信バッ
ファタイプ801、パケットを送信したプロセッサユニ
ットを示す送信PU番号303、転送されたパケットの
種別を示すパケットタイプ304、および転送データ3
05から構成される。
【0070】またネットワーク102では、パケットの
ヘッダの受信PU番号に従い、目的のPU101にパケ
ットを転送する。これらの処理については従来技術と同
様でよい。
【0071】一方、受信処理において受信パケット廃棄
判定0537は、図15と同様にSC0536で保持さ
れている内容と、受信バッファ0ポインタ制御515か
らの受信バッファ領域0に空きがあるか否かの内容によ
り、以下のように信号をアサートする。受信パケット廃
棄判定0537では、(1)SC0536が廃棄を指示
していないならば、受信バッファ領域0に空きがあるか
を判定し、空きがあれば受信したパケットを受信バッフ
ァ領域0に書き込みが可能である場合は、信号571を
アサートする。(2)また空きがなければ受信した状態
のまま待つ場合は、信号572をアサートする。(3)
SC0536が廃棄を指示しているのならば、受信した
パケットを受信バッファ領域0に書き込まず、受信した
パケットを廃棄する場合は、信号570をアサートす
る。
【0072】また受信パケット廃棄判定1538は、S
C1535で保持されている内容と、受信バッファ1ポ
インタ制御525からの受信バッファ領域1に空きがあ
るか否かの内容により、受信パケット廃棄判定0537
と同様に判定する。
【0073】受信パケット廃棄判定0537および受信
パケット廃棄判定1538のそれぞれのパケットの受信
処理については、下記に示す以外、図1の動作と同様で
ある。
【0074】受信制御539では図6に示すように、ま
ずレジスタ書き込み制御601は、FIFO制御138
からFIFO137にデータが入っていることを信号2
21により報告を受けると、信号224によりデータを
読み出し、パケットヘッダレジスタ603に格納する。
パケットヘッダレジスタ603に設定を終えると、レジ
スタ書き込み制御回路601は信号253によりパケッ
ト憶書き込み保留回路260に報告する。
【0075】またレジスタ書き込み制御601では、信
号234を介してパケットヘッダレジスタ603に格納
されているバッファタイプを読み出し、それに従い信号
693によりセレクタ690、セレクタ691、および
セレクタ692を制御する。バッファタイプが受信バッ
ファ領域0を示している場合は、それぞれのセレクタで
受信パケット廃棄判定0537の出力である信号67
0、671、672を選択する。一方バッファタイプが
受信バッファ領域1を示している場合は、受信パケット
廃棄判定1538の出力である信号680、681、6
82を選択する。
【0076】パケット書き込み保留回路260では、レ
ジスタ書き込み制御回路601からの報告により、受信
パケット廃棄判定140の出力信号227に従い、主記
憶書き込みリクエスト生成回路202に対して信号26
1を介して開始指示を行なう。
【0077】以下、パケット憶書き込み保留回路260
と主記憶書き込みリクエスト生成回路202による主記
憶書き込み動作は図1の場合と同じである。また受信バ
ッファアドレス更新リクエスト回路650の動作も受信
パケット廃棄判定140の出力信号226に従う。そし
て受信バッファ領域150に書き込みを示し、受信パケ
ット廃棄判定140の出力信号226がアサートされて
いる場合は、0比較212が0になったことで信号69
3により対応する受信バッファポインタ制御に、信号6
10あるいは信号611を介して1つのパケットの受信
処理を終えたことを報告する。
【0078】ここで受信バッファ領域1に空き領域がな
く、受信パケット廃棄判定1538が受信したパケット
を廃棄することを指示し、かつ受信バッファ領域0には
空き領域があり、受信パケット廃棄判定0537が受信
したパケットを受信バッファ領域0に書き込みが可能で
あることを指示している場合で、パケットのバッファタ
イプが受信バッファ領域1のパケットと、それに引続き
受信バッファ領域0のパケットを受信した場合について
説明する。
【0079】FIFO制御138からFIFO137に
データが入っていることを信号221により報告を受け
ると、信号224によりデータを読み出し、パケットヘ
ッダレジスタ603に格納する。パケットヘッダレジス
タ603に設定を終えると、レジスタ書き込み制御回路
601は信号253によりパケット書き込み保留回路2
60に報告する。またレジスタ書き込み制御回路601
では、パケットヘッダレジスタ603に格納されている
バッファタイプに従い、セレクタ690、セレクタ69
1、セレクタ692を制御する。ここではバッファタイ
プが受信バッファ領域1を示しているため、信号693
により受信パケット廃棄判定1538の出力である信号
を選択する。具体的にはセレクタ690は信号580、
セレクタ691は信号581、およびセレクタ692は
信号582を選択する。
【0080】パケット書き込み保留回路260では、レ
ジスタ書き込み制御回路601からの報告により、受信
したパケットを廃棄することを指示し、セレクタ692
の出力信号227がアサートされていないため、主記憶
書き込みリクエスト生成回路202に対して信号261
を介して開始指示を行なう。
【0081】主記憶書き込みリクエスト生成回路202
では、図1の動作と同様に受信したパケットのヘッダお
よび転送データ全てについて主記憶リクエストを生成す
る。主記憶書き込みリクエスト生成回路202は、主記
憶制御ユニット114へのリクエスト信号230を信号
252によりアドレス229/データ231と同時に出
力する。一方AND回路251は、受信バッファ領域1
50に空きがなく、廃棄を指示していることにより、セ
レクタ690の出力信号225がアサートされているた
め主記憶書き込みリクエスト信号252を抑止し、主記
憶制御ユニット114にリクエスト信号230を出力し
ない。また受信バッファ更新リクエスト回路650では
受信バッファ領域150に書き込まず、受信したパケッ
トを廃棄することを指示していることにより、セレクタ
691の出力信号226がアサートされていないため、
受信バッファポインタ制御525に1つのパケットの受
信処理を終えたことは報告しない。
【0082】一方FIFO制御534では、バッファタ
イプが受信バッファ領域1をもつパケットに引き続いて
受信バッファ領域0をもつパケットがFIFOに格納さ
れており、レジスタ書き込み制御回路601に対してF
IFO533にデータが入っていることを信号221に
より報告する。
【0083】レジスタ書き込み制御回路601は、FI
FO制御534からFIFO533にデータが入ってい
ることを信号221により報告を受けると、上記と同様
にパケットヘッダレジスタ603に格納する。レジスタ
書き込み制御回路601では、パケットヘッダレジスタ
603に格納されているバッファタイプに従い、セレク
タ690、セレクタ691、セレクタ692を制御す
る。ここではバッファタイプが受信バッファ領域0を示
しているため、信号693により受信パケット廃棄判定
0537の出力である信号を選択する。具体的にはセレ
クタ690は信号570、セレクタ691は信号57
1、およびセレクタ692は信号572を選択する。
【0084】パケット書き込み保留回路260では、レ
ジスタ書き込み制御回路601からの報告により、受信
バッファ領域0に空き領域があり、受信パケット廃棄判
定0537が受信したパケットを受信バッファ領域0に
書き込みが可能であることを指示し、セレクタ692の
出力信号227がアサートされていないため、主記憶書
き込みリクエスト生成回路202に対して信号261を
介して開始指示を行なう。
【0085】主記憶書き込みリクエスト生成回路202
では、図1の動作と同様に受信したパケットのヘッダお
よび転送データ全てについて主記憶リクエスト信号23
0を生成する。主記憶書き込みリクエスト生成回路20
2は、主記憶制御ユニット114へのリクエスト信号2
30を信号252によりアドレス229/データ231
と同時に出力する。
【0086】AND回路251は、受信バッファ領域1
50に書き込み可能であることを指示していることによ
り、セレクタ690の出力信号225がアサートされて
いないため主記憶書き込みリクエスト信号252を抑止
せず、主記憶制御ユニット114にリクエスト信号23
0を出力する。また受信バッファ更新リクエスト回路6
50では受信バッファ領域150に書き込まず、受信バ
ッファ領域150に書き込み可能であることにより、セ
レクタ691の出力信号226がアサートされているた
め、受信バッファポインタ制御515に1つのパケット
の受信処理を終えたことは報告する。
【0087】上記のように受信バッファ領域を多面化
し、それぞれの受信バッファ領域について廃棄ができる
ので、並列プロセッサシステムシステム全体の制御など
に関わる制御パケットについては廃棄されず、また制御
パケット用のネットワークと一般パケット用のネットワ
ークを個別に設ける必要がない。
【0088】尚、本発明では1つのパケットが1つのメ
ッセージを構成し、1つのパケットを受信する毎に受信
割り込みが発生する場合を示したが、1つのメッセージ
を複数のパケットに分割し、1つのメッセージの最後を
示すパケットだけが割り込む場合にも上記の処理と同様
に行なえる。
【0089】これまでの説明では、命令プロセッサ11
1の指示による廃棄を示した。一方OSが正常に動作で
きず、割り込みを受け付けられない状態や主記憶制御ユ
ニットに障害が発生し、受信パケットの主記憶書き込み
ができない状態が発生した場合では、受信処理が行なえ
ず、パケットはネットワークに滞留したままになり、他
のデータ転送を妨げる可能性がある。
【0090】具体的にはOSが正常に動作できない状態
で他のデータ転送を妨げる場合は、受信バッファ領域に
空き領域がなく、命令プロセッサに割り込みを発生し、
OSからの受信パケット処理の指示を待っている場合
で、OSからの指示が全くない場合である。また主記憶
制御ユニットに障害が発生し、他のデータ転送を妨げる
場合は、受信パケット書き込み制御が主記憶への書き込
みリクエストを主記憶制御ユニットに送っても受け付け
られず、受信したパケットを主記憶に書き込めない場合
である。
【0091】これらを解決するために図9に示すよう
に、受信パケット廃棄判定901、命令プロセッサ監視
タイマ902、主記憶制御障害検出903を設ける。そ
れ以外は図1と同じ構成である。
【0092】受信パケット廃棄判定901では、SC1
39で保持されている内容と、受信バッファポインタ制
御135から受信バッファ領域に空きがあるか否かの内
容、命令プロセッサ監視タイマ902によるOS異常を
示す信号911、および主記憶制御障害検出903によ
る主記憶制御ユニット障害を示す信号912により、以
下のように判定する。受信パケット廃棄判定901で
は、(1)SC139が廃棄を指示していない、かつ信
号911がOS異常を示していない、かつ信号912が
主記憶制御ユニット障害を示していないならば、受信バ
ッファ領域に空きがあるかを判定し、空きがあれば受信
したパケットを受信バッファ領域に書き込みが可能であ
ることを指示する。(2)また上記の条件で空きがなけ
れば受信した状態のまま待つことを指示する。(3)S
C139が廃棄を指示している、あるいは信号911が
OS異常を示している、あるいは信号912が主記憶制
御ユニット障害を示しているならば、受信したパケット
を受信バッファ領域に書き込まず、受信したパケットを
廃棄することを受信制御141に対して指示する。
【0093】命令プロセッサ監視タイマ902は、OS
から設定された値をある一定間隔でマイナス1づつ行な
うタイマである。このタイマに設定された値が0になっ
た時にOSが正常に動作できないと判断し、信号911
をOS異常として示す。このためOSは命令プロセッサ
監視タイマ902に設定した値が0になる前に、新たに
命令プロセッサ監視タイマ902に設定する。この動作
でOSが正常に動作していると判断する。
【0094】主記憶制御障害検出903は、受信制御1
41が主記憶制御ユニット114に対してパケットデー
タを書き込むためのリクエストが送られてから、主記憶
制御ユニット114がそのリクエストを受け付けるまで
の間を時間監視する。主記憶制御障害検出903は、予
めシステムにより決められた値を保持し、受信制御11
4が主記憶制御ユニット114に対してパケットデータ
を書き込むためのリクエストを送くると、システムによ
り決められた値をタイマに設定し、その値をある一定間
隔でマイナス1づつ行なう。このタイマに設定された値
が0になった時に主記憶制御ユニット114に障害が発
生したと判断し、信号912を主記憶制御ユニット障害
として示す。一方主記憶制御ユニット114がリクエス
トを受け付けると、そのタイマは停止し、新たなリクエ
ストに備える。
【0095】また命令プロセッサ監視タイマ902、主
記憶制御障害検出903では、それぞれでOS異常ある
いは主記憶制御ユニット障害を検出した場合は、命令プ
ロセッサ111に信号910を介して割り込みを発生す
る。
【0096】これによりOSが正常に動作できず、割り
込みを受け付けられない状態や主記憶制御ユニットに障
害が発生し、受信パケットの主記憶書き込みができない
状態が発生した場合でも、他のデータ転送を妨げない。
【0097】
【発明の効果】受信したパケットを格納する受信バッフ
ァ領域に空き領域がない場合や、受信プロセッサユニッ
トで障害が発生し、パケットを受信できない場合に、受
信プロセッサユニットで受信パケットの廃棄ができるの
で、他の多数のプロセッサユニット間のパケット転送が
妨げられないようにできる。
【図面の簡単な説明】
【図1】本発明による並列プロセッサシステムの一実施
例を示す構成図。
【図2】本発明による受信制御の一実施例を示す構成
図。
【図3】本発明による受信バッファの一実施例を示す構
成図。
【図4】本発明によるパケットフォーマットの一実施例
を示す構成図。
【図5】本発明による受信バッファを多面化した場合の
受信制御ユニットの一実施例を示す構成図。
【図6】本発明による受信バッファを多面化した場合の
受信制御の一実施例を示す構成図。
【図7】本発明による多面化した受信バッファの一実施
例を示す構成図。
【図8】本発明による受信バッファを多面化した場合の
パケットフォーマットの一実施例を示す構成図。
【図9】本発明による並列プロセッサシステムの一実施
例を示す構成図。
【図10】本発明によるパケット送受信処理フローを示
す図。
【図11】本発明によるソフトウェアの送信処理フロー
を示す図。
【図12】本発明によるソフトウェアの受信処理フロー
を示す図。
【図13】本発明によるソフトウェアの受信割り込み処
理フローを示す図。
【図14】本発明によるソフトウェアの受信バッファ領
域に空き領域がない場合の処理フローを示す図。
【図15】本発明による受信パケット廃棄判定の一実施
例を示す図。
【図16】本発明による受信バッファポインタ制御の一
実施例を示す構成図。
【符号の説明】
101…プロセッサユニット、102…ネットワーク、
111…命令プロセッサ、112…送信制御ユニット、
113…受信制御ユニット、114…主記憶制御ユニッ
ト、115…主記憶、131…受信バッファの先頭アド
レスを示すベースレジスタ、132…受信バッファの未
使用領域の先頭を示すヘッダポインタレジスタ、133
…受信バッファの未使用領域の終端を示すテイルポイン
タレジスタ、134…受信バッファのサイズを示すサイ
ズレジスタ、135…受信バッファポインタ制御、13
6…命令プロセッサアクセス制御、137…FIFO、
138…FIFO制御、139…廃棄指示ビット、14
0…受信パケット廃棄判定、141…受信制御、150
…受信バッファ領域、201…レジスタ書き込み制御回
路、260…パケット書き込み保留回路、202…主記
憶書き込みリクエスト生成回路、250…受信バッファ
アドレス更新リクエスト回路、251…AND回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 利光 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 岩嵜 正明 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサユニットと、 該複数のプロセッサユニットを相互に接続し、それらの
    間でデータを転送するネットワークとを有し、 各プロセッサユニットは、 命令を実行する命令プロセッサと、 命令とデータを格納する主記憶と、 該命令プロセッサの指示により該主記憶からデータを読
    みだし、該ネットワークにそのデータ及びパケットヘッ
    ダからなるパケットを転送する送信ユニットと、 該ネットワークから送られてきたパケットを受信して、
    主記憶上に設けられた受信バッファに書き込む受信ユニ
    ットとを有し、 該受信ユニットは、 主記憶上に構成された受信バッファ領域に、該受信した
    パケットを保持するに必要な空き領域があるか否かを判
    定する受信バッファ制御と、 受信したパケット内のデータを格納する大きさの空き領
    域が該受信バッファにないと該受信バッファ制御により
    判断されたとき、該受信したパケット内のデータを該受
    信バッファ領域に書き込まず、廃棄するパケット廃棄回
    路を有する並列プロセッサシステム。
  2. 【請求項2】該受信ユニットは、外部から設定可能な、
    廃棄の可否の指示を保持する手段をさらに有し、 該パケット廃棄回路は、該保持手段に保持された指示が
    廃棄を指示しているときに、該受信したパケットの廃棄
    を行なう回路からなる請求項1記載の並列プロセッサシ
    ステム。
  3. 【請求項3】該廃棄の可否の指示は、該命令プロセッサ
    により設定可能である請求項2記載の並列プロセッサシ
    ステム。
  4. 【請求項4】該廃棄の可否の指示は、該命令プロセッサ
    を制御しているOSが発行する命令に応答して該命令プ
    ロセッサにより設定可能である請求項3記載の並列プロ
    セッサシステム。
  5. 【請求項5】該受信ユニットは、受信したパケット内の
    データを格納する大きさの空き領域が該受信バッファに
    ないと該受信バッファ制御により判断されたとき、該O
    Sに割り込み信号を発生する回路をさらに有し、 該パケット廃棄回路は、該OSが該割り込み信号に応答
    してパケット廃棄の指示を出力したことに応答して、該
    受信したパケットの廃棄を行なう回路とよりなる請求項
    1記載の並列プロセッサシステム。
  6. 【請求項6】該受信ユニットは、受信したパケット内の
    データを格納する大きさの空き領域が該受信バッファに
    ないと該受信バッファ制御により判断されたとき、該保
    持された廃棄指示が廃棄でないことを示している場合、
    該受信バッファに空きが発生するまで、該受信したパケ
    ット内のデータを保持し、その空きが発生した時点で該
    パケット内のデータを該主記憶へ書き込むパケット書き
    込み保留回路をさらに有する請求項2記載の並列プロセ
    ッサシステム。
  7. 【請求項7】該受信ユニットは、受信したパケット内の
    データを格納する大きさの空き領域が該受信バッファに
    ないと該受信バッファ制御により判断されたとき、該O
    Sに対する割り込み信号を発生する回路をさらに有し、 該パケット廃棄回路は、該OSが該割り込み信号に応答
    してパケット廃棄の指示を出力したことに応答して、該
    受信したパケットの廃棄を行なう回路とよりなり、 該パケット書き込み保留回路は、該OSに対する割り込
    み信号が発生された後から該OSがパケット廃棄もしく
    は非廃棄の指示を出力するまでの間該受信したパケット
    のデータの書き込みを保留し、該OSが該割り込み信号
    に応答してパケット廃棄の指示を出力した場合、該書き
    込みの保留を解除し、該OSが該割り込み信号に応答し
    てパケット非廃棄の指示を出力した場合、該書き込みの
    保留を継続する回路からなる請求項2記載の並列プロセ
    ッサシステム。
  8. 【請求項8】該受信ユニットは、受信したパケット内の
    データを格納する大きさの空き領域が該受信バッファあ
    ると該受信バッファ制御により判断されたとき、該保持
    された廃棄指示が廃棄でないことを示している場合、該
    受信バッファに空きが発生するまで、該受信したパケッ
    ト内のデータを保持し、その空きが発生した時点で該パ
    ケット内のデータを該主記憶へ書き込むパケット書き込
    み保留回路をさらに有する請求項2から5のいずれか一
    つに記載の並列プロセッサシステム。
  9. 【請求項9】該主記憶は、異なる種類のパケットを区別
    して保持するための複数の受信バッファを含み、 該受信ユニットは、 受信したパケットの種類を判別して、該複数の受信バッ
    ファの内、受信されたパケットを格納すべき一つの受信
    バッファを選択する手段と、 各受信バッファ領域に対応して設けられ、その受信バッ
    ファが受信したパケットを保持する受信バッファとして
    該選択手段により選択されたときに、その受信バッファ
    にその受信されたパケットを保持するに必要な空き領域
    があるか否かを判定する受信バッファ制御と、 該受信したパケット内のデータを格納する大きさの空き
    領域が該選択された受信バッファにないと該受信バッフ
    ァ制御により判断されたとき、該受信したパケット内の
    データを該選択された受信バッファ領域に書き込まず、
    廃棄するパケット廃棄回路と、 該パケット廃棄を行なうか否かを該選択された受信バッ
    ファに依存して制御する回路とを有する請求項1記載の
    並列プロセッサシステム。
  10. 【請求項10】該制御回路は、 受信したパケット内のデータを格納する大きさの空き領
    域が該選択された受信バッファにないと該受信バッファ
    制御により判断されたとき、該OSに割り込み信号を発
    生する回路と、 該OSが該割り込み信号に応答して出力したパケット廃
    棄もしくは非廃棄の指示を該パケット廃棄回路に供給す
    る回路よりなる請求項9記載の並列プロセッサシステ
    ム。
  11. 【請求項11】複数のプロセッサユニットと、 これらを接続し、任意のプロセッサユニットとの間でデ
    ータの転送が行なえるネットワークとを有し、 各プロセッサは、 命令を実行する命令プロセッサと、 命令、データを格納する主記憶と、 命令プロセッサの指示により主記憶からデータを読みだ
    し、ネットワークにパケットを転送する送信ユニット
    と、 ネットワークから送られてきたパケットを主記憶に書き
    込む受信ユニットからなり、 各プロセッサユニットの上記受信ユニットは、 命令プロセッサから設定可能な廃棄指示ビットと、 受信したパケットを主記憶上に構成された受信バッファ
    領域に書き込むための受信バッファアドレスを管理し、
    受信バッファ領域に受信したパケットを書き込むための
    空き領域があるかを判定する受信バッファポインタ制御
    と、 廃棄指示ビットと受信バッファポインタ制御からの受信
    バッファ領域に空き領域があるか否かを入力し、廃棄指
    示ビットが廃棄でないことを示し、かつ受信バッファ領
    域に空き領域があれば受信したパケットを受信バッファ
    領域に書き込み可能であることを示し、廃棄指示ビット
    が廃棄でないことを示し、かつ受信バッファ領域に空き
    領域がなければ主記憶に書き込まず、受信した状態のま
    ま待つことを示し、廃棄指示ビットが廃棄であることを
    示すならば、受信したパケットを受信バッファ領域に書
    き込まず、廃棄することを示す受信パケット廃棄判定
    と、 該受信パケット廃棄判定に従い、受信したパケットの受
    信処理を行なう回路とを有することを特徴とする並列プ
    ロセッサシステム。
  12. 【請求項12】送信ユニットは、送信するパケット内に
    受信バッファタイプを付加する手段を有し、 受信ユニットは、 受信バッファタイプ毎に設けた複数の受信バッファポイ
    ンタ制御と、 受信バッファタイプ毎に設けた複数の廃棄指示ビット
    と、 受信バッファタイプ毎に設けた複数の受信パケット廃棄
    判定回路と、 受信したパケットの受信バッファタイプから受信バッフ
    ァタイプに対応する受信パケット廃棄判定回路を選択す
    る回路と、 選択された受信パケット廃棄判定回路に従い、受信した
    パケットの受信処理を行なう回路とを有する請求項11
    記載の並列プロセッサシステム。
  13. 【請求項13】各プロセッサユニットの受信ユニットに
    受信処理が正常にできないことを検出する受信処理障害
    検出回路を設け、受信処理障害検出回路が障害を検出し
    た場合は、受信したパケットを受信バッファ領域に書き
    込まず、廃棄することを示す受信パケット廃棄判定回路
    を設けた請求項11記載の並列プロセッサシステム。
  14. 【請求項14】複数のプロセッサユニットを接続し、任
    意のプロセッサユニットとの間でデータの転送が行なえ
    るネットワークと、 各プロセッサユニットに命令を実行する命令プロセッサ
    と、 命令、データを格納する主記憶と、 命令プロセッサの指示により主記憶からデータを読みだ
    し、ネットワークにパケットを転送する送信ユニット
    と、ネットワークから送られてきたパケットを主記憶に
    書き込む受信ユニットからなる並列プロセッサシステム
    において、 各プロセッサユニットの受信ユニットに受信処理が正常
    にできないことを検出する受信処理障害検出回路と、 受信処理障害検出回路が障害を検出した場合は、受信し
    たパケットを主記憶に書き込まず、受信したパケットを
    廃棄する回路を設けた並列プロセッサシステム。
  15. 【請求項15】複数のプロセッサユニットと、 該複数のプロセッサユニットを相互に接続し、それらの
    間でデータを転送するネットワークとを有し、 各プロセッサユニットは、 命令を実行する命令プロセッサと、 命令とデータを格納する主記憶と、 該命令プロセッサの指示により該主記憶からデータを読
    みだし、該ネットワークにそのデータ及びパケットヘッ
    ダからなるパケットを転送する送信ユニットと、 該ネットワークから送られてきたパケットを受信し、該
    主記憶に設けられた受信バッファに書き込む受信ユニッ
    トとを有する並列プロセッサシステムにおいて、 送信元プロセッサユニットから転送されたパケットを受
    信側プロセッサユニットにて受信し、 受信されたパケット内のデータを格納する空き領域が該
    受信側プロセッサユニットの空き領域にあるか否かを判
    別し、 空き領域がないと判別されたとき、該該受信側プロセッ
    サユニッを制御するOSに割り込み、 該OSにおいて、該受信されたパケットを廃棄すべきか
    いなかを判別し、 該OSにより廃棄すべきと判別されたときに、該パケッ
    トを廃棄するパケット廃棄方法。
  16. 【請求項16】該OSは、受信されたパケットが予め定
    めたパケット廃棄条件を満たすか否かを判別し、 その判別結果に基づいて、該受信されたパケットを廃棄
    すべきかいなかを判別する請求項15記載のパケット廃
    棄方法。
  17. 【請求項17】該予め定めたパケット廃棄条件は該受信
    したパケットの種類に関する条件を含む請求項15記載
    のパケット廃棄方法。
  18. 【請求項18】該OSにより廃棄すべきでないと判別さ
    れたときに、空き領域が生じるまで該パケットを該受信
    側プロセッサユニットの該受信ユニットに保持する請求
    項15記載のパケット廃棄方法。
JP05340694A 1994-03-24 1994-03-24 並列プロセッサシステムおよびそれに適したパケット廃棄方法 Expired - Fee Related JP3641834B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05340694A JP3641834B2 (ja) 1994-03-24 1994-03-24 並列プロセッサシステムおよびそれに適したパケット廃棄方法
US08/407,853 US5594868A (en) 1994-03-24 1995-03-21 Processor unit for a parallel processor system discards a received packet when a reception buffer has insufficient space for storing the packet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05340694A JP3641834B2 (ja) 1994-03-24 1994-03-24 並列プロセッサシステムおよびそれに適したパケット廃棄方法

Publications (2)

Publication Number Publication Date
JPH07262151A true JPH07262151A (ja) 1995-10-13
JP3641834B2 JP3641834B2 (ja) 2005-04-27

Family

ID=12941951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05340694A Expired - Fee Related JP3641834B2 (ja) 1994-03-24 1994-03-24 並列プロセッサシステムおよびそれに適したパケット廃棄方法

Country Status (2)

Country Link
US (1) US5594868A (ja)
JP (1) JP3641834B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729713A (en) * 1995-03-27 1998-03-17 Texas Instruments Incorporated Data processing with first level cache bypassing after a data transfer becomes excessively long
ES2155498T3 (es) * 1995-10-06 2001-05-16 Cit Alcatel Metodo y aparato para dar forma y multiplexar trafico a rafagas.
JP2002271389A (ja) * 2001-03-07 2002-09-20 Hitachi Telecom Technol Ltd パケット処理装置およびパケット処理方法
EP1430666B1 (en) * 2001-09-27 2005-08-31 Matsushita Electric Industrial Co., Ltd. Transmission method, sending device and receiving device
DE10157103A1 (de) * 2001-11-21 2003-05-28 Sel Alcatel Ag Verfahren und Steuergerät zur Zuteilung von variablen Zeitschlitzen für eine Datenübertragung in einem paketorientierten Datennetzwerk
US7289509B2 (en) * 2002-02-14 2007-10-30 International Business Machines Corporation Apparatus and method of splitting a data stream over multiple transport control protocol/internet protocol (TCP/IP) connections
US7296101B2 (en) * 2004-02-17 2007-11-13 Intel Corporation Method and system for using a patch module to process non-posted request cycles and to control completions returned to requesting device
US8559443B2 (en) 2005-07-22 2013-10-15 Marvell International Ltd. Efficient message switching in a switching apparatus
US7822891B2 (en) * 2006-06-13 2010-10-26 Broadcom Corporation System and method for transferring a multidimensional array of data to a non-contiguous buffer
US10802754B2 (en) * 2018-03-12 2020-10-13 Micron Technology, Inc. Hardware-based power management integrated circuit register file write protection
CN112235268B (zh) * 2020-09-29 2023-01-24 北京智芯微电子科技有限公司 安全通信方法、系统及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280498A (en) * 1989-06-29 1994-01-18 Symbol Technologies, Inc. Packet data communication system
JP2791146B2 (ja) * 1989-11-15 1998-08-27 株式会社日立製作所 データ処理装置
US5184347A (en) * 1991-07-09 1993-02-02 At&T Bell Laboratories Adaptive synchronization arrangement
US5319638A (en) * 1991-09-12 1994-06-07 Bell Communications Research, Inc. Link-by-link congestion control for packet transmission systems
US5390299A (en) * 1991-12-27 1995-02-14 Digital Equipment Corporation System for using three different methods to report buffer memory occupancy information regarding fullness-related and/or packet discard-related information
US5459723A (en) * 1994-03-08 1995-10-17 Advanced Micro Devices Packet management device for fast-packet network

Also Published As

Publication number Publication date
US5594868A (en) 1997-01-14
JP3641834B2 (ja) 2005-04-27

Similar Documents

Publication Publication Date Title
US6181705B1 (en) System and method for management a communications buffer
US5020020A (en) Computer interconnect system with transmit-abort function
US5187780A (en) Dual-path computer interconnect system with zone manager for packet memory
EP0391583B1 (en) Dual-path computer interconnect system with four-ported packet memory control
JP3365705B2 (ja) 分散型データ処理システム
US5630059A (en) Expedited message transfer in a multi-nodal data processing system
KR100268565B1 (ko) 다중 처리 시스템에서 타스크를 큐잉하기 위한 시스템 및 방법
US4930069A (en) Mechanism and method for transferring data between bus units having varying master and slave DMA capabilities
US20020116535A1 (en) Method and apparatus for managing the flow of data within a switching device
US6715055B1 (en) Apparatus and method for allocating buffer space
US5293377A (en) Network control information without reserved bandwidth
JP2006074797A (ja) 独立したエラー回復機能を有するスレーブ装置
JPH06261052A (ja) 共用バスのフロー制御装置
JPH0944424A (ja) 遠隔情報処理システム間のメッセージ伝送方法
JPH07262151A (ja) 並列プロセッサシステムおよびそれに適したパケット廃棄方法
JPH065524B2 (ja) 記憶装置管理方法
JPH02178755A (ja) 多重プロセッサ負荷シェアリング方法及び装置
JP3825692B2 (ja) コンピュータシステム内に存在しないプロセッサに対する無効化要求を処理する方法及び装置
JP3057591B2 (ja) マルチプロセッサシステム
KR100298961B1 (ko) 메시지도착통지를위한소스및수신지개시인터럽트시스템
US5706443A (en) Method and apparatus for enabling pipelining of buffered data
JP2001325212A (ja) マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置
JP3663569B2 (ja) 二重化システム
JP2715815B2 (ja) デ−タ書き込み方法
JP2848370B2 (ja) 通信回線監視装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050117

LAPS Cancellation because of no payment of annual fees