JP2006074797A - 独立したエラー回復機能を有するスレーブ装置 - Google Patents
独立したエラー回復機能を有するスレーブ装置 Download PDFInfo
- Publication number
- JP2006074797A JP2006074797A JP2005256229A JP2005256229A JP2006074797A JP 2006074797 A JP2006074797 A JP 2006074797A JP 2005256229 A JP2005256229 A JP 2005256229A JP 2005256229 A JP2005256229 A JP 2005256229A JP 2006074797 A JP2006074797 A JP 2006074797A
- Authority
- JP
- Japan
- Prior art keywords
- data
- master
- error
- recovery operation
- master processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 95
- 238000004891 communication Methods 0.000 claims abstract description 30
- 230000004044 response Effects 0.000 claims abstract description 14
- 239000004744 fabric Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 230000007246 mechanism Effects 0.000 claims description 5
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims 4
- 238000012545 processing Methods 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 abstract description 2
- 239000000872 buffer Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Small-Scale Networks (AREA)
- Hardware Redundancy (AREA)
Abstract
【解決手段】 エラーハンドラ38と通信コントローラ36とを備え、マスタープロセッサ32に結合するように適応されたスレーブ装置34。エラーハンドラ38は、スレーブ装置内部のエラーを検出し、エラーの検出に応じて、マスタープロセッサから独立して検出したエラーに基づきエラー回復操作を選択し、選択したエラー回復操作を開始し実行する。通信コントローラは、マスター/スレーブプロトコルに従ってマスタープロセッサと通信し、エラーハンドラが選択したエラー回復操作を実行している間にマスター/スレーブプロトコルを維持する。
【選択図】 図2
Description
32 マスターCPU
34 スレーブ装置
36 通信コントローラ
38 エラーハンドラ
Claims (10)
- マスタープロセッサに結合するようにされたスレーブ装置であって、
前記スレーブ装置内部のエラーを検出するように構成され、エラーを少なくとも1つ検出するのに応じて、前記マスタープロセッサから独立して、少なくとも1つの検出したエラーに基づきエラー回復操作を選択するように構成され、前記選択したエラー回復操作を開始して実行するように構成されたエラーハンドラと、
マスター/スレーブプロトコルに従って前記マスタープロセッサと通信するように構成され、前記エラーハンドラが前記選択したエラー回復操作を実行している間に前記マスター/スレーブプロトコルを維持するように構成された通信コントローラと
を備えてなるスレーブ装置。 - 前記通信コントローラが、前記マスター/スレーブプロトコルに従って前記マスタープロセッサによってデータトランザクションを実行するように構成され、各トランザクションが所定のデータ量を含み、前記通信コントローラは、前記エラーハンドラが前記選択したエラー回復操作を開始したときに前記マスタープロセッサにより進行中のトランザクションを完了するように構成されている、請求項1に記載のスレーブ装置。
- 前記スレーブ装置はパケットルーティング装置を含み、該パケットルーティング装置は、
該パケットルーティング装置内部のエラーを検出するように構成され、エラーを少なくとも1つ検出するのに応じて、前記マスタープロセッサから独立して、少なくとも1つの前記検出したエラーに基づきエラー回復操作を選択するように構成され、前記選択したエラー回復操作を開始し実行するように構成されたエラーハンドラと、
マスタープロセッサとネットワークファブリックとに結合するようにされた通信コントローラであって、通信プロトコルに従って前記マスタープロセッサと前記ネットワークファブリックの間でデータパケットを転送するように構成され、前記エラーハンドラによって前記選択したエラー回復操作が実行されている間に前記通信プロトコルを維持するように構成された通信コントローラと
を含む、請求項1に記載のスレーブ装置。 - 前記通信コントローラが、前記通信プロトコルに従って一連のデータトランザクションにより前記マスタープロセッサとパケットルーティング装置との間でデータパケットを転送するように構成され、各データトランザクションが所定のデータ量を含み、前記通信コントローラは、前記エラーハンドラが前記選択したエラー回復操作を開始しそれにより前記マスター/スレーブプロトコルを維持するときに、前記マスタープロセッサにより進行中データトランザクションを完了するように構成されている、請求項3に記載のスレーブ装置。
- 前記通信コントローラは、前記エラーハンドラが前記選択したエラー回復操作を開始した後で前記スレーブ装置から前記マスタープロセッサへの進行中データトランザクションを完了するのに必要な量のデータを作成し提供するように構成され、前記作成されたデータの量が、前記所定のデータ量と、前記選択したエラー回復操作の前記開始前に前記スレーブ装置から前記マスタープロセッサによって受け取ったデータの量との間の差を含む、請求項1または4に記載のスレーブ装置。
- 前記通信コントローラが、前記通信コントローラと前記マスタープロセッサとの間でデータトランザクションが進行している間に開始された選択したエラー回復操作の完了後に、前記マスタープロセッサにリセット信号を提供するように構成され、前記リセット信号が、前記マスタープロセッサにチェックポイントリトライを実行させる、請求項1または4に記載のスレーブ装置。
- 前記通信コントローラが阻止機構をさらに含み、
前記通信コントローラは、前記通信コントローラが前記パケットルーティング装置と前記マスタープロセッサとの間でデータを転送している間に前記選択したエラー回復操作が開始されたときに、前記パケットルーティング装置から前記ネットワークファブリックに潜在的に破損したデータパケットが転送されるのを防ぐように前記阻止機構を設定し、前記阻止機構が前記マスタープロセッサによってリセットされるように構成される、請求項3に記載のスレーブ装置。 - マスタープロセッサに結合するようにされたスレーブ装置を操作する方法であって、
マスター/スレーブプロトコルに従って前記マスタープロセッサと通信するステップと、
前記スレーブ装置の内部エラーを少なくとも1つ検出するステップと、
少なくとも1つの前記検出した内部エラーに基づきエラー回復操作を選択するステップと、
前記選択したエラー回復操作を前記マスタープロセッサから独立に開始し実行するステップと、
前記選択したエラー回復操作の実行中に前記マスタープロセッサによって前記マスター/スレーブプロトコルを維持するステップと
を有することを特徴とする方法。 - 前記マスタープロセッサと通信するステップが、前記マスター/スレーブプロトコルに従って前記マスタープロセッサによってデータトランザクションを実行するステップをさらに含み、各トランザクションが所定量のデータを含んでおり、
前記マスター/スレーブプロトコルを維持するステップが、前記選択したエラー回復操作を開始したときに前記マスタープロセッサによって進行中データトランザクションを完了するステップをさらに含む、請求項8に記載の方法。 - データトランザクションを完了するステップが、前記選択したエラー回復操作を開始した後で前記スレーブ装置から前記マスタープロセッサに進行中データトランザクションを完了するのに必要な量のデータを作成するステップをさらに含み、
前記作成するデータの量が、前記所定のデータ量と、前記選択したエラー回復操作の前記開始前に前記マスタープロセッサが前記進行中データトランザクションの一部として前記スレーブ装置から受け取ったデータの量との差を含む、請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/933,750 US7526676B2 (en) | 2004-09-03 | 2004-09-03 | Slave device having independent error recovery |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006074797A true JP2006074797A (ja) | 2006-03-16 |
JP4664159B2 JP4664159B2 (ja) | 2011-04-06 |
Family
ID=34983659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005256229A Expired - Fee Related JP4664159B2 (ja) | 2004-09-03 | 2005-09-05 | 独立したエラー回復機能を有するスレーブ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7526676B2 (ja) |
JP (1) | JP4664159B2 (ja) |
GB (1) | GB2417802B (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070174695A1 (en) * | 2006-01-18 | 2007-07-26 | Srinidhi Varadarajan | Log-based rollback-recovery |
US7953907B1 (en) | 2006-08-22 | 2011-05-31 | Marvell International Ltd. | Concurrent input/output control and integrated error management in FIFO |
WO2009062280A1 (en) * | 2007-11-15 | 2009-05-22 | Mosaid Technologies Incorporated | Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices |
JP2010134251A (ja) * | 2008-12-05 | 2010-06-17 | Sanyo Electric Co Ltd | 映像表示装置およびその制御方法 |
US8386594B2 (en) * | 2010-02-11 | 2013-02-26 | Intel Corporation | Network controller circuitry to initiate, at least in part, one or more checkpoints |
US8495422B2 (en) * | 2010-02-12 | 2013-07-23 | Research In Motion Limited | Method and system for resetting a subsystem of a communication device |
US9467297B2 (en) | 2013-08-06 | 2016-10-11 | Bedrock Automation Platforms Inc. | Industrial control system redundant communications/control modules authentication |
US10834094B2 (en) | 2013-08-06 | 2020-11-10 | Bedrock Automation Platforms Inc. | Operator action authentication in an industrial control system |
US10834820B2 (en) | 2013-08-06 | 2020-11-10 | Bedrock Automation Platforms Inc. | Industrial control system cable |
US9727511B2 (en) | 2011-12-30 | 2017-08-08 | Bedrock Automation Platforms Inc. | Input/output module with multi-channel switching capability |
US11144630B2 (en) | 2011-12-30 | 2021-10-12 | Bedrock Automation Platforms Inc. | Image capture devices for a secure industrial control system |
US8868813B2 (en) | 2011-12-30 | 2014-10-21 | Bedrock Automation Platforms Inc. | Communications control system with a serial communications interface and a parallel communications interface |
US9437967B2 (en) | 2011-12-30 | 2016-09-06 | Bedrock Automation Platforms, Inc. | Electromagnetic connector for an industrial control system |
US9600434B1 (en) | 2011-12-30 | 2017-03-21 | Bedrock Automation Platforms, Inc. | Switch fabric having a serial communications interface and a parallel communications interface |
US12061685B2 (en) | 2011-12-30 | 2024-08-13 | Analog Devices, Inc. | Image capture devices for a secure industrial control system |
US9191203B2 (en) | 2013-08-06 | 2015-11-17 | Bedrock Automation Platforms Inc. | Secure industrial control system |
US8971072B2 (en) | 2011-12-30 | 2015-03-03 | Bedrock Automation Platforms Inc. | Electromagnetic connector for an industrial control system |
US11314854B2 (en) | 2011-12-30 | 2022-04-26 | Bedrock Automation Platforms Inc. | Image capture devices for a secure industrial control system |
US8862802B2 (en) | 2011-12-30 | 2014-10-14 | Bedrock Automation Platforms Inc. | Switch fabric having a serial communications interface and a parallel communications interface |
US11967839B2 (en) | 2011-12-30 | 2024-04-23 | Analog Devices, Inc. | Electromagnetic connector for an industrial control system |
US9218236B2 (en) * | 2012-10-29 | 2015-12-22 | Infineon Technologies Ag | Error signal handling unit, device and method for outputting an error condition signal |
US10613567B2 (en) | 2013-08-06 | 2020-04-07 | Bedrock Automation Platforms Inc. | Secure power supply for an industrial control system |
US9858151B1 (en) | 2016-10-03 | 2018-01-02 | International Business Machines Corporation | Replaying processing of a restarted application |
US11656945B2 (en) * | 2020-12-24 | 2023-05-23 | Advanced Micro Devices, Inc. | Method and apparatus to support instruction replay for executing idempotent code in dependent processing in memory devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06119303A (ja) * | 1992-10-06 | 1994-04-28 | Toshiba Corp | 疎結合マルチプロセッサシステム |
JP2003158541A (ja) * | 2001-11-21 | 2003-05-30 | Mitsubishi Electric Corp | ルーティング制御装置、及び、ルーティング制御方法 |
JP2004129218A (ja) * | 2002-08-05 | 2004-04-22 | Canon Inc | デジタルカメラおよびプリンタ |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57114954A (en) | 1981-01-05 | 1982-07-17 | Nec Corp | Error recovery system for logical device |
JPS58501695A (ja) | 1981-10-05 | 1983-10-06 | デイジタル イクイプメント コ−ポレ−シヨン | ドライブとコントロ−ラの間で直列通信を使用する二次記憶装置 |
IT1151351B (it) * | 1982-01-19 | 1986-12-17 | Italtel Spa | Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave |
US4553236A (en) * | 1983-01-25 | 1985-11-12 | Storage Technology Partners | System for detecting and correcting errors in a CMOS computer system |
US4665520A (en) * | 1985-02-01 | 1987-05-12 | International Business Machines Corporation | Optimistic recovery in a distributed processing system |
US5251227A (en) * | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
US5157780A (en) * | 1990-06-12 | 1992-10-20 | Advanced Micro Devices, Inc. | Master-slave checking system |
US5469542A (en) * | 1991-07-22 | 1995-11-21 | International Business Machines Corporation | Serial diagnostic interface bus for multiprocessor systems |
US5499336A (en) * | 1991-08-16 | 1996-03-12 | Robert Bosch Gmbh | Monitoring a computer network |
JPH05324544A (ja) * | 1992-05-15 | 1993-12-07 | Hitachi Ltd | バス制御方法 |
US5408651A (en) * | 1993-09-27 | 1995-04-18 | Bull Hn Information Systems Inc. | Store "undo" for cache store error recovery |
US5790799A (en) * | 1995-05-17 | 1998-08-04 | Digital Equipment Corporation | System for sampling network packets by only storing the network packet that its error check code matches with the reference error check code |
US5630047A (en) * | 1995-09-12 | 1997-05-13 | Lucent Technologies Inc. | Method for software error recovery using consistent global checkpoints |
JP3253883B2 (ja) * | 1997-01-31 | 2002-02-04 | 株式会社東芝 | プロセスリスタート方法及びプロセス監視装置 |
US6151684A (en) * | 1997-03-28 | 2000-11-21 | Tandem Computers Incorporated | High availability access to input/output devices in a distributed system |
US5968182A (en) * | 1997-05-12 | 1999-10-19 | International Business Machines Corporation | Method and means for utilizing device long busy response for resolving detected anomalies at the lowest level in a hierarchical, demand/response storage management subsystem |
US6230282B1 (en) * | 1998-07-03 | 2001-05-08 | Hewlett-Packard Company | Checkpoint computer system utilizing a FIFO buffer to re-synchronize the memory systems on the detection of an error |
US6301670B1 (en) * | 1998-10-06 | 2001-10-09 | Ricoh Corporation | Method and apparatus for erasing data when a problem is identified |
US6408343B1 (en) * | 1999-03-29 | 2002-06-18 | Hewlett-Packard Company | Apparatus and method for failover detection |
US6542512B1 (en) * | 1999-07-02 | 2003-04-01 | Jenny Liu Fischer | Architecture and method for flushing non-transmitted portions of a data frame from a transmitted FIFO buffer |
US6487679B1 (en) * | 1999-11-09 | 2002-11-26 | International Business Machines Corporation | Error recovery mechanism for a high-performance interconnect |
JP2002033876A (ja) | 2000-07-14 | 2002-01-31 | Murata Mach Ltd | ファクシミリサーバ |
US7596139B2 (en) * | 2000-11-17 | 2009-09-29 | Foundry Networks, Inc. | Backplane interface adapter with error control and redundant fabric |
US6691184B2 (en) * | 2001-04-30 | 2004-02-10 | Lsi Logic Corporation | System and method employing a dynamic logical identifier |
US7093154B2 (en) * | 2001-10-25 | 2006-08-15 | International Business Machines Corporation | Critical adapter local error handling |
US6938188B1 (en) * | 2002-01-29 | 2005-08-30 | Advanced Digital Information Corporation | Method for verifying functional integrity of computer hardware, particularly data storage devices |
US7178050B2 (en) * | 2002-02-22 | 2007-02-13 | Bea Systems, Inc. | System for highly available transaction recovery for transaction processing systems |
US6889341B2 (en) * | 2002-06-28 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Method and apparatus for maintaining data integrity using a system management processor |
US7315542B2 (en) * | 2002-09-30 | 2008-01-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Handling and discarding packets in a switching subnetwork |
US20040153849A1 (en) * | 2002-12-17 | 2004-08-05 | Tucker S. Paul | Data-packet error monitoring in an infiniband-architecture switch |
GB0308262D0 (en) * | 2003-04-10 | 2003-05-14 | Ibm | Recovery from failures within data processing systems |
US20040255193A1 (en) * | 2003-06-12 | 2004-12-16 | Larson Thane M. | Inter integrated circuit router error management system and method |
-
2004
- 2004-09-03 US US10/933,750 patent/US7526676B2/en not_active Expired - Fee Related
-
2005
- 2005-07-28 GB GB0515537A patent/GB2417802B/en not_active Expired - Fee Related
- 2005-09-05 JP JP2005256229A patent/JP4664159B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06119303A (ja) * | 1992-10-06 | 1994-04-28 | Toshiba Corp | 疎結合マルチプロセッサシステム |
JP2003158541A (ja) * | 2001-11-21 | 2003-05-30 | Mitsubishi Electric Corp | ルーティング制御装置、及び、ルーティング制御方法 |
JP2004129218A (ja) * | 2002-08-05 | 2004-04-22 | Canon Inc | デジタルカメラおよびプリンタ |
Also Published As
Publication number | Publication date |
---|---|
US20060053331A1 (en) | 2006-03-09 |
JP4664159B2 (ja) | 2011-04-06 |
GB0515537D0 (en) | 2005-09-07 |
GB2417802B (en) | 2008-03-26 |
GB2417802A (en) | 2006-03-08 |
US7526676B2 (en) | 2009-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4664159B2 (ja) | 独立したエラー回復機能を有するスレーブ装置 | |
US10205653B2 (en) | Fabric discovery for a cluster of nodes | |
US8305879B2 (en) | Peripheral component switch having automatic link failover | |
US9652426B2 (en) | Method, device, system and storage medium for implementing packet transmission in PCIE switching network | |
US9030943B2 (en) | Recovering from failures without impact on data traffic in a shared bus architecture | |
JP4670676B2 (ja) | スイッチ及びネットワークブリッジ装置 | |
JP2802043B2 (ja) | クロック故障検出回路 | |
JP4012545B2 (ja) | リモート・ダイレクト・メモリ・アクセス対応ネットワーク・インタフェース・コントローラのスイッチオーバーとスイッチバックのサポート | |
JP2020035419A (ja) | 第1のクロックドメインと第2のクロックドメインとの間で伝送される主信号のためのエラーチェック | |
JPWO2006114822A1 (ja) | Dmaコントローラ、ノード、データ転送制御方法、及びプログラム | |
JP2018507454A (ja) | Cpuおよびマルチcpuシステム管理方法 | |
US7564860B2 (en) | Apparatus and method for workflow-based routing in a distributed architecture router | |
JP2772367B2 (ja) | データ・パケットを送信する方法およびデータ処理システム | |
TW202248869A (zh) | 快捷週邊組件互連介面裝置及其操作方法 | |
JPH07262151A (ja) | 並列プロセッサシステムおよびそれに適したパケット廃棄方法 | |
JP4918284B2 (ja) | PCI−Express通信システム | |
US7336657B2 (en) | Inter-nodal data transfer system and data transfer apparatus | |
JP2001094537A (ja) | エラー処理機能を備えた伝送装置及びエラー処理方法 | |
JP6740683B2 (ja) | 並列処理装置及び通信制御方法 | |
US20240104035A1 (en) | Peripheral component interconnect express device and operating method thereof | |
JP6958102B2 (ja) | 情報処理装置、情報処理システム、情報処理方法及びプログラム | |
KR0176077B1 (ko) | 전송 응답 처리 제어기 및 그 제어 방법 | |
US20190121573A1 (en) | Storage system and storage control apparatus | |
JP2017204771A (ja) | 通信装置,その通信制御方法,及び通信システム | |
JP2018186327A (ja) | 通信装置、及び通信制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |