KR0176077B1 - 전송 응답 처리 제어기 및 그 제어 방법 - Google Patents

전송 응답 처리 제어기 및 그 제어 방법 Download PDF

Info

Publication number
KR0176077B1
KR0176077B1 KR1019960056399A KR19960056399A KR0176077B1 KR 0176077 B1 KR0176077 B1 KR 0176077B1 KR 1019960056399 A KR1019960056399 A KR 1019960056399A KR 19960056399 A KR19960056399 A KR 19960056399A KR 0176077 B1 KR0176077 B1 KR 0176077B1
Authority
KR
South Korea
Prior art keywords
transmission
error
response
bit
processing
Prior art date
Application number
KR1019960056399A
Other languages
English (en)
Other versions
KR19980037621A (ko
Inventor
모상만
신상석
윤석한
임기욱
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960056399A priority Critical patent/KR0176077B1/ko
Publication of KR19980037621A publication Critical patent/KR19980037621A/ko
Application granted granted Critical
Publication of KR0176077B1 publication Critical patent/KR0176077B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L51/00—User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
    • H04L51/21—Monitoring or handling of messages
    • H04L51/23—Reliability checks, e.g. acknowledgments or fault reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 메시지 전달 컴퓨터 시스템 및 패킷 상호 연결망에 관한 것으로, 송신 메시지에 대한 전송 응답의 처리를 효과적으로 수행하기 위해 메시지 송신 인터페이스에 전송 응답 처리 제어기를 형성하여 별도의 프로세서를 사용하지 않고 하드웨어적으로 직접 제어함으로써 전송 응답의 처리를 신속하게 수행할 수 있는 전송 처리 응답 처리 제어기 및 그 제어 방법이 제시된다.

Description

전송 응답 처리 제어기 및 그 제어 방법
본 발명은 메시지 전달 컴퓨터 시스템(message-passing computer system)에서 패킷 상호 연결망(packet-switched interconnection network)을 통한 노드간 메시지 전송에 관한 것으로, 특히 메시지 송신 인터페이스에서의 전송 응답 처리 제어기 및 그 제어 방법에 관한 것이다.
메시지 전달 컴퓨터 시스템은 여러 개의 노드(node)들이 상호 연결망을 통하여 메시지를 교환함으로써, 상호 협력하여 작업(job)을 수행하는 병렬 컴퓨터 시스템(parallel computer system)을 지칭한다. 메시지 전달 컴퓨터 시스템에서 각 노드는 상호 연결망을 통하여 메시지를 송수신하므로, 노드 사이에 전송되는 메시지의 지연 시간(latency)과 전송 대역폭(bandwidth, 전송율)은 메시지 전달 컴퓨터 시스템의 성능에 큰 영향을 미치는 중요한 설계 요소이다. 연결망 인터페이스는 노드를 상호 연결망에 연결하는 다리(bridge) 역할을 수행하는 하드웨어 장치로서, 상호 연결망으로 메시지를 송수신하는 기능을 수행하며, 메시지의 지연 시간을 최소화하고 전송 대역폭을 극대화할 수 있도록 설계되어야 한다.
데이터 통신 연결망을 위한 크로스바 인터페이스가 디지탈 이큅먼트 코포레이션(Digital Equipment Corporation)사의 W.F. 헤드버그(Hedberg) 등에 의하여 고안되었다. 이 발명은 호스트 컴퓨터와 크로스바 스위치 사이의 인터페이스에 관한 것으로서, 데이터 전송시 송신측(source)과 수신측(destination) 사이에 먼저 연결(connection)을 설정(establishment)한 다음에 데이터를 전송하는 방법을 사용한다. 즉 송신측과 수신측이 제어 신호선을 이용하여 직접 연결을 설정하며, 전송 응답을 생성하여 별도로 회신하지는 않는다. 송신측에서 데이터를 전송하고자 할 때는 먼저 전송 요구 신호(REQUEST)를 수신측으로 구동한다. 수신측은 전송에 응할 수 있으면 연결 신호(CONNECT)를 송신측으로 구동한다. 수신측의 버퍼에서 데이터를 수신할 수 있는 상황이면 수신측은 준비 완료 신호(READY)를 송신측으로 구동한다. 송신측은 패킷 전송 신호(PACKET)를 구동하면서 데이터 버스에 데이터를 실어 보낸다. 이때 버스트 전송일 경우 송신측은 버스트 전송 신호(BURST)를 수신측으로 구동한다.
상기 발명에서는 전송을 위한 연결을 먼저 설정한 다음에 수신측에서 데이터를 받을 버퍼가 비었다는 것을 확인한 후에야 데이터를 전송할 수 있다. 또한, 상기 발명에서는 로컬 프로세서(local processor)가 전송 프로토콜을 수행하는 주체가 되고, 송신 제어기는 크로스바 스위치에 인접하여 데이터를 직접 송신하는 부분적 역할을 수행한다. 그러나, 다양한 응용을 지원하고 효율적으로 메시지를 전송하기 위해서는, 연결을 설정하지 않은 상태이거나 수신측의 버퍼가 충분하게 비어있지 않은 상태에서 전송을 개시할 수 있고, 송신측은 전송 오류를 포함한 전송 응답을 수신측으로부터 받아서 전송 재시도등의 후속 조치를 취할 수 있도록 유연성 있는 전송 방법을 제공하는 것이 요구된다. 또한, 별도의 프로세서를 사용하지 않고 하드웨어적으로 직접 제어함으로써 메시지 전송 및 전송 응답의 처리를 신속하게 수행할 수 있는 기능이 요구된다.
따라서, 본 발명은 메시지 전달 방식의 병렬 컴퓨터 시스템에서 상호 연결망을 통하여 노드간 메시지 전송을 수행하는데 있어서, 송신 메시지에 대하여 회신된 전송 응답을 효과적으로 처리하기 위한 전송 응답의 처리 제어 방법을 제공하는데 그 목적이 있다. 또한, 전송 응답을 처리하기 위하여 요구되는 각종 인터페이스 및 제어 메카니즘(mechanism)을 단순화하여 신속하고 효율적으로 전송 응답을 처리하는 기능을 고안하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 전송 응답 처리 제어기는 지역 버스 제어기, 메시지 송신 제어기 및 출력 포트 제어기와 연결되고, 전송 응답 처리에 관련된 제어 정보를 포함한 전송 응답 처리 레지스터와, 상기 메시지 송신 제어기에서 송신한 메시지에 대한 각종 전송 오류 및 재시도 등의 상태 정보를 포함한 송신 상태 레지스터로 이루어진 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 전송 응답 처리 제어기의 제어 방법은 전송 응답 처리 제어기를 초기화하는 단계와, 상기 초기화된 전송 응답 처리 제어기에서 전송 응답 처리 레지스터의 처리 비트가 1인지를 검사하는 단계와, 상기 전송 응답 처리 레지스터의 처리 비트 검사 결과 처리 비트가 1이 아닐 경우 상기 처리 비트의 검사를 반복하는 단계와, 상기 전송 응답 레지스터의 처리 비트 검사 결과 처리 비트가 1일 경우 메시지 송신 제어기에게 응답 신호를 1로 구동하고 동시에 응답 형태 필드를 구동하는 단계와, 상기 응답 형태 필드를 구동한 후 전송 응답 처리 레지스터의 각각의 오류 비트중 하나 이상의 오류 비트가 1인지를 검사하는 단계와, 상기 전송 응답 처리 레지스터의 각각의 오류 비트 검사 결과 오류 비트중 하나 이상의 비트가 1일 경우 송신 상태 레지스터의 재시도 비트를 1로 설정하는 단계와, 상기 송신 상태 레지스터의 재시도 비트를 1로 설정한 후 전송 처리 응답 레지스터의 각각의 오류 비트를 대응하는 송신 상태 레지스터의 각각의 오류 비트에 복사하는 단계와, 상기 전송 응답 처리 레지스터의 각각의 오류 비트 검사 결과 모든 오류 비트가 0일 경우 송신 상태 레지스터의 재시도 비트를 0으로 설정한 후 모든 오류 비트를 0으로 기록하는 단계와, 상기 송신 상태 레지스터의 구성 비트들을 수정한 후 메시지 송신 제어기로부터 구동되는 종료 신호를 검사하는 단계와, 상기 종료 신호의 검사 결과 종료 신호가 1이 아닐 경우 종료 신호의 검사를 반복하는 단계와, 상기 종료 신호의 검사 결과 종료 신호가 1일 경우 응답 신호를 0으로 구동하고 전송 응답 처리 레지스터의 처리 비트를 0으로 지운 후 처리 비트를 검사하는 단계로 천이하는 단계로 이루어진 것을 특징으로 한다.
제1도는 본 발명이 적용되는 다수의 노드가 상호 연결망에 연결된 병렬 컴퓨터 시스템의 구성도.
제2도는 본 발명에 따른 전송 응답 처리 제어기의 연결도.
제3a도 및 제3b도는 본 발명에 따른 전송 응답 처리 제어용 레지스터의 구성도.
제4도는 본 발명에 따른 전송 응답 처리 제어기의 제어 방법을 도시한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
100 : 상호 연결망 101,102,103,104 : 노드
110 : 노드 버스 121,122,123,124 : 프로세서
130 : 지역 공유 메모리 140 : 입출력 장치
150 : 네트워크 인터페이스 151 : 버스 브리지
152 : 지역 버스 153 : 메시지 송신 인터페이스
154 : 메시지 수신 인터페이스
본 발명의 적용 대상은 하나의 상호 연결망에 최대 128개까지의 노드가 연결될 수 있는 메시지 전달 컴퓨터 시스템이다. 상호 연결망에는 2개에서부터 128개까지의 노드가 자유롭게 연결될 수 있어서 높은 확장성(high scalability)를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명이 적용되는 다수의 노드(101,102,103,104)가 상호 연결망(100)에 연결된 병렬 컴퓨터 시스템의 구성도이다. 상호 연결망(100)에 연결되는 각 노드(101,102,103,104)는 제1도의 확대 부분과 같이 구성되어 있다. 각 노드는 최소 1개에서부터 최대 4개까지의 프로세서를 포함한다. 각 프로세서(121,122,123,124)는 노드 버스(node bus)(110)에 연결되고 지역 공유 메모리(locally shared memory)(130)를 공유하는 대칭형 다중 프로세서(symetric multiprocessor) 구조를 형성한다. 입출력 장치(input/output devices)(140)는 노드 버스(110)에 연결되는데, 입출력이 요구되지 않는 노드는 입출력 장치(140)를 연결하지 않는다. 연결망 인터페이스(network interface)(150)는 노드를 상호 연결망에 접속하는 장치로서, 상호 연결망의 입력 포트 및 출력 포트에 연결된다. 연결망 인터페이스(150)는 메시지 송신 인터페이스(message send interface)(153)와 메시지 수신 인터페이스(message receive interface)(154)가 분리된 구조를 가지고 있으며, 각각은 지역 버스(local bus)(152)에 연결되어 있다. 노드 버스(110)와 지역 버스(152)와의 인터페이스는 버스 브리지(bridge)(151)에서 담당한다. 메시지 송신 인터페이스(153)는 프로세서로부터 전송 의뢰된 메시지를 패킷화(packetizing)하여 출력 포트(outgoing port)를 통하여 상호 연결망으로 송신하는 기능 및 메시지 수신 인터페이스(154)에서 수신하여 알려준 송신 메시지에 대한 전송 응답을 처리(processing)하는 기능을 수행한다. 메시지 수신 인터페이스(154)는 입력 포트(incoming port)를 통하여 도착한 패킷을 복원(de-packetizing)하여 수신하는 기능 및 송신 메시지에 대한 전송 응답을 수신하여 메시지 송신 인터페이스(153)에게 알려주는 기능을 수행한다.
제2도는 본 발명에 따른 전송 응답 처리 제어기(transfer acknowledge processing controller)의 연결도로서, 전송 응답 처리 제어기(230)가 메시지 송신 인터페이스(153) 내부에서 연결되어 있는 모습을 나타내고 있다. 지역 버스 제어기(local bus controller)(210)는 메시지 송신 제어기(220)와 전송 응답 처리 제어기(230)를 지역 버스(152)에 접속시켜 주고, 지역 버스에 대한 데이터 전송을 제어한다. 메시지 송신 제어기(message send controller)(220)는 프로세서로부터 전송 의뢰된 메시지를 출력 포트를 통하여 송신하는 일련의 메시지 송신 과정을 제어한다. 전송 응답 처리 제어기(230)는 메시지 수신 인터페이스(154)에서 수신하여 알려준 송신 메시지에 대한 전송 응답을 처리하는 일련의 과정을 제어한다. 전송 응답 처리 제어기(230)는 지역 버스 제어기(210)와 메시지 송신 제어기(220) 및 출력 포트 제어기(outgoing port controller)(240)에 연결되어 있고, 전송 응답의 처리 제어를 위하여 전송 응답 처리 레지스터(transfer acknowledge processing register; 이하 TAPR이라 함)(231) 및 송신 상태 레지스터(send status register; 이하 SSR이라 함)(232)를 내장하고 있다. TAPR(231)은 전송 응답의 처리 제어에 사용되는 32 비트 레지스터로서, 전송 응답의 처리와 관련되는 제어 정보를 포함하고 있다. SSR(232)은 메시지 송신 제어기(220)에서 송신한 메시지에 대한 송신 상태를 저장하는 8 비트 레지스터로서, 각종 전송 오류와 재시도 등의 상태 정보를 포함하고 있다. 출력 포트 제어기(240)는 상호 연결망(100)으로 패킷을 송신하는 출력 포트를 제어한다.
제3a도 및 제3b도는 본 발명에 따른 전송 응답 처리 제어용 레지스터의 구성도로서, 제3a도는 TAPR의 구성도이다. TAPR(231)은 프로세서에 의하여 읽기만 가능하고 쓰기는 허용되지 않으며, 메시지 수신 인터페이스에 의하여 읽기 및 쓰기가 가능하다. 처리(process; 이하 P라 함) 비트(311)는 전송 응답의 처리 요구를 나타내는 비트로서, P 비트(311)가 1이면 메시지 수신 인터페이스가 송신 메시지에 대한 전송 응답을 수신하여 알려주면서 전송 응답의 처리를 요구하였음을 나타낸다. 메시지 수신 인터페이스는 송신 메시지에 대한 전송 응답을 수신하면 TAPR에 쓰기를 수행하여 저장한다. 이때 메시지 수신 인터페이스는 P 비트(311)를 1로 설정한다. 전송 응답의 처리가 완료되면, 전송 응답 처리 제어기는 P 비트(311)를 0으로 지운다. 즉, P 비트(311)가 0이면 전송 응답의 처리가 완료되었음을 나타낸다. 따라서, 전송 응답의 처리를 요구한 메시지 수신 인터페이스는 TAPR을 읽어봄으로써 전송 응답의 처리 완료 여부를 확인할 수 있다. 응답 형태(Acknowledge Type; 이하 AT라 함) 필드(313)는 하나 이상의 패킷으로 구성된 메시지를 오류없이 성공적으로 수신했음을 나타내는 메시지 수신 응답(message receive acknowledge), 데이터 전송 정보를 성공적으로 수신했음을 나타내는 데이터 전송 정보 수신 응답(data transfer information receive acknowledge), 데이터 패킷에서 전송 오류가 발생했음을 나타내는 데이터 패킷 오류 응답(data packet error acknowledge), 데이터 패킷 이외의 패킷(제어 패킷, 응답 패킷)에서 전송 오류가 발생했음을 나타내는 데이터 이외의 패킷 오류 응답(non-data packet error acknowledge) 등을 나타낸다. AT 필드(313)의 값은 메시지 수신 응답, 데이터 전송 정보 수신 응답, 데이터 패킷 오류 응답, 데이터 이외의 패킷 오류 응답에 대하여 각각 00, 01, 10, 11이다. 순서 오류(sequence error; 이하 SE라 함) 비트(314)는 패킷 전송 과정에서 전송 프로토콜이 지켜지지 않은 오류 즉 순서 오류를 나타내는 비트이다. 패리티 오류(parity error; 이하 PE라 함) 비트(315)는 수신한 패킷에서 패리티 오류가 검출되었음을 나타낸다. 버퍼 충만 오류(buffer-full error; 이하 BE라 함) 비트(316)는 수신한 메시지가 저장될 수신 버퍼가 여유 공간이 없이 충만된 상태의 오류를 나타낸다. 수신 불가 오류(unacceptable error; 이하 UE라 함) 비트(317)는 순서 오류, 패리티 오류, 버퍼 충만 오류 이외에 패킷을 수신할 수 없는 경우의 오류를 나타낸다. 전송 오류가 발생한 패킷의 일련 번호(errored packet sequence number; 이하 EPSN이라 함) 필드(318)는 메시지를 구성하는 하나 이상의 패킷중 몇번째 패킷에 대한 전송 응답인지를 나타낸다. 메시지 송신 노드 식별자(message send node identifier; 이하 MSNI라 함) 필드(319)는 메시지를 송신했던 노드 즉 자신의 고유 식별자를 나타낸다. 본 발명의 적용 대상이 되는 메시지 전달 컴퓨터 시스템은 최대 128개의 노드가 상호 연결망에 연결될 수 있으므로 모든 노드를 식별하기 위해서 7 비트를 노드 식별자로 사용한다. 정의되지 않은 필드(reserved field)(312,320)는 사용되지 않는 영역으로서 이 필드의 값은 아무런 의미가 없으며, 향후의 기능 확장시에 정의하여 사용될 수 있다.
제3b도는 SSR의 구성도로서, SSR은 프로세서 및 메시지 수신 인터페이스에 의하여 읽기만 가능하고 쓰기는 허용되지 않는다. 재시도(retry; 이하 R이라 함) 비트(322)는 전송 오류가 발생하여 해당 패킷의 전송을 재시도(retry)함을 나타낸다. SSR의 SE 비트(323)와 PE 비트(324)와 BE 비트(325) 및 UE 비트(326)는 각각 TAPR의 SE 비트(314)와 PE 비트(315)와 BE 비트(316) 및 UE 비트(317)를 복사한 것이다. 정의되지 않은 필드(reserved field)(321)는 사용되지 않는 영역으로서 이 필드의 값은 아무런 의미가 없으며, 향후의 기능 확장시에 정의하여 사용될 수 있다.
제4도는 본 발명에 따른 전송 응답 처리 제어기의 제어 방법을 도시한 흐름도로서, 전송 응답 처리 제어기가 전송 응답을 처리하는 과정을 단계별로 나타낸다. 먼저, 전송 응답 처리 제어기가 리셋(reset)되는 초기화 상태가 된다(401). 초기화 상태가 되면 TAPR과 SSR의 모든 비트의 값이 0이 된다. 전송 응답의 처리는 메시지 수신 인터페이스가 송신 메시지에 대한 전송 응답을 수신하여 알려주면서 전송 응답의 처리를 요구함으로써 시작된다. 메시지 수신 인터페이스는 수신한 전송 응답의 처리를 요구하기 전에, TAPR을 읽어 P 비트가 0인지를 확인하여 P 비트가 0이면 TAPR에 수신한 전송 응답과 함께 P 비트를 1로 쓴다.
초기화 상태가 되고 나면, 전송 응답 처리 제어기는 TAPR의 P 비트를 검사한다(402). P 비트가 1이 아니면 P 비트의 검사를 반복하고, P 비트가 1이면 메시지 송신 제어기에게 응답(ACK) 신호를 1로 구동하여 송신한 메시지에 대한 전송 응답이 도착했음을 알려주고, 동시에 AT 필드를 메시지 송신 제어기에게 구동한다(403). 전송 응답 처리 제어기로부터 전송 응답을 통보 받은 메시지 송신 제어기는 전송 재시도 요구등의 후속 조치를 완료한 후에, 전송 응답 처리 제어기에게 전송 응답에 따른 후속 조치가 완료되었음을 알려주기 위하여 종료(DONE) 신호를 1로 구동한다.
메시지 송신 제어기에게 전송 응답을 알려주고 나서, 전송 응답 처리 제어기는 TAPR의 SE 비트, PE 비트, BE 비트 및 UE 비트중 하나 이상의 비트가 1인지를 검사한다(404). 검사 결과 하나 이상의 비트가 1일 경우 SSR의 R 비트를 1로 설정하고, TAPR의 SE 비트, PE 비트, BE 비트 및 UE 비트를 각각 SSR의 SE 비트, PE 비트, BE 비트 및 UE 비트에 복사한다(405). 상기 검사(404)에서 모든 비트가 0일 경우 SSR의 R 비트, SE 비트, PE 비트, BE 비트 및 UE 비트를 모두 0으로 기록한다(406).
그리고 나서, 전송 응답 처리 제어기는 메시지 송신 제어기로부터 구동되는 DONE 신호를 검사한다(407). 검사 결과 DONE 신호가 1이 아니면 DONE 신호의 검사를 반복하고, DONE 신호가 1이면 응답(ACK) 신호를 0으로 구동하고 TAPR의 P 비트를 0으로 지운다(408). 그리고 나서 단계(402)로 복귀한다. TAPR의 P 비트를 1로 설정하여 전송 응답의 처리를 요구한 메시지 수신 인터페이스는 TAPR을 읽어 P 비트가 0인지 확인함으로써 전송 응답의 처리 완료 여부를 알 수 있다.
상술한 바와 같이 본 발명에 의하면 효율적으로 메시지를 전송하며 송신한 메시지에 대한 전송 응답을 효과적으로 처리할 수 있을 뿐만 아니라 별도의 프로세서를 사용하지 않고 하드웨어적으로 직접 제어함으로써 전송 응답의 처리를 신속하게 수행할 수 있는 훌륭한 효과가 있다.

Claims (4)

  1. 지역 버스 제어기, 메시지 송신 제어기 및 출력 포트 제어기와 연결되고, 전송 응답 처리에 관련된 제어 정보를 포함한 전송 응답 처리 레지스터와, 상기 메시지 송신 제어기에서 송신한 메시지에 대한 각종 전송 오류 및 재시도 등의 상태 정보를 포함한 송신 상태 레지스터로 이루어진 것을 특징으로 하는 전송 응답 처리 제어기.
  2. 제1항에 있어서, 상기 전송 응답 처리 레지스터는 전송 응답의 처리 요구를 나타내는 처리 비트와, 메시지 수신 응답, 데이터 전송 정보 수신 응답, 데이터 패킷 오류 응답, 데이터 이외의 패킷 오류 응답 등을 나타내는 응답 형태 필드와, 패킷 전송 과정에서 전송 프로토콜이 지켜지지 않은 오류를 나타내는 순서 오류 비트와, 수신한 패킷에서 패리티 오류가 검출되었음을 나타내는 패리티 오류 비트와, 수신한 메시지가 저장될 수신 버퍼가 충만된 상태의 오류를 나타내는 버퍼 충만 오류 비트와, 순서 오류, 패리티 오류, 버퍼 충만 오류 이외에 패킷을 수신할 수 없는 경우의 오류를 나타내는 수신 불가 오류 비트와, 메시지를 구성하는 하나 이상의 패킷중 몇번째 패킷에 대한 전송 응답인지를 나타내는 전송 오류 발생 패킷의 일련 번호 필드와, 메시지를 송신했던 노드의 고유 식별자를 나타내는 메시지 송신 노드 식별자 필드와, 향후의 기능 확장시에 정의하여 사용될 수 있는 두 영역의 정의되지 않은 필드로 이루어진 것을 특징으로 하는 전송 응답 처리 제어기.
  3. 제1항에 있어서, 상기 송신 상태 레지스터는 전송 오류의 발생으로 해당 패킷의 전송을 재시도함을 나타내는 재시도 비트와, 패킷 전송 과정에서 전송 프로토콜이 지켜지지 않은 오류를 나타내는 순서 오류 비트와, 수신한 패킷에서 패리티 오류가 검출되었음을 나타내는 패리티 오류 비트와, 수신한 메시지가 저장될 수신 버퍼가 충만된 상태의 오류를 나타내는 버퍼 충만 오류 비트와, 순서 오류, 패리티 오류, 버퍼 충만 오류 이외에 패킷을 수신할 수 없는 경우의 오류를 나타내는 수신 불가 오류 비트와, 향후 기능 확장시에 정의하여 사용될 수 있는 정의되지 않은 필드로 이루어진 것을 특징으로 하는 전송 응답 처리 제어기.
  4. 전송 응답 처리 제어기를 초기화하는 단계와, 상기 초기화된 전송 응답 처리 제어기에서 전송 응답 처리 레지스터의 처리 비트가 1인지를 검사하는 단계와, 상기 전송 응답 처리 레지스터의 처리 비트 검사 결과 처리 비트가 1이 아닐 경우 상기 처리 비트의 검사를 반복하는 단계와, 상기 전송 응답 레지스터의 처리 비트 검사 결과 처리 비트가 1일 경우 메시지 송신 제어기에게 응답 신호를 1로 구동하고 동시에 응답 형태 필드를 구동하는 단계와, 상기 응답 형태 필드를 구동한 후 전송 응답 처리 레지스터의 각각의 오류 비트중 하나 이상의 오류 비트가 1인지를 검사하는 단계와, 상기 전송 응답 처리 레지스터의 각각의 오류 비트 검사 결과 오류 비트중 하나 이상의 비트가 1일 경우 송신 상태 레지스터의 재시도 비트를 1로 설정하는 단계와, 상기 송신 상태 레지스터의 재시도 비트를 1로 설정한 후 전송 처리 응답 레지스터의 각각의 오류 비트를 대응하는 송신 상태 레지스터의 각각의 오류 비트에 복사하는 단계와, 상기 전송 응답 처리 레지스터의 각각의 오류 비트 검사 결과 모든 오류 비트가 0일 경우 송신 상태 레지스터의 재시도 비트를 0으로 설정한 후 모든 오류 비트를 0으로 기록하는 단계와, 상기 송신 상태 레지스터의 구성 비트들을 수정한 후 메시지 송신 제어기로부터 구동되는 종료 신호를 검사하는 단계와, 상기 종료 신호의 검사 결과 종료 신호가 1이 아닐 경우 종료 신호의 검사를 반복하는 단계와, 상기 종료 신호의 검사 결과 종료 신호가 1일 경우 응답 신호를 0으로 구동하고 전송 응답 처리 레지스터의 처리 비트를 0으로 지운 후 처리 비트를 검사하는 단계로 천이하는 단계로 이루어진 것을 특징으로 하는 전송 응답 처리 제어기의 제어 방법.
KR1019960056399A 1996-11-22 1996-11-22 전송 응답 처리 제어기 및 그 제어 방법 KR0176077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960056399A KR0176077B1 (ko) 1996-11-22 1996-11-22 전송 응답 처리 제어기 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960056399A KR0176077B1 (ko) 1996-11-22 1996-11-22 전송 응답 처리 제어기 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR19980037621A KR19980037621A (ko) 1998-08-05
KR0176077B1 true KR0176077B1 (ko) 1999-05-15

Family

ID=19483028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056399A KR0176077B1 (ko) 1996-11-22 1996-11-22 전송 응답 처리 제어기 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR0176077B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440914B1 (ko) * 1998-06-22 2004-09-18 서창전기통신 주식회사 핸드 터미널과 컴퓨터를 중계하는 중계기의 데이타 수신 확인방법 및 핸드 터미널의 데이타 송신 방법

Also Published As

Publication number Publication date
KR19980037621A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US5598541A (en) Node loop port communication interface super core for fibre channel
KR0170500B1 (ko) 멀티프로세서 시스템
US5420988A (en) Establishing logical paths through a switch between channels and control units in a computer I/O system
KR100651571B1 (ko) 데이터 관리 방법, 시스템 및 컴퓨터 판독가능한 기록 매체
EP0529220B1 (en) Method for acquiring the identifier of a node in an input/output system
US5892766A (en) Method and apparatus for coordinating access to an output of a routing device in a packet switching network
CN103098428B (zh) 一种实现pcie交换网络的报文传输方法、设备和系统
EP0472835B1 (en) Notification and verification of state changes in a data processing input/output system
JP4658122B2 (ja) Ｄｍａコントローラ、ノード、データ転送制御方法、及びプログラム
EP0425777A2 (en) Switch method and protocol for making dynamic connections
US20030053462A1 (en) System and method for implementing multi-pathing data transfers in a system area network
KR980013147A (ko) 패킷 상호 연결망에서의 메시지 송신 장치 및 메시지 송신 제어방법
JPH1093635A (ja) ネットワークのトポロジを識別するためのシステムおよび方法
JP2006074797A (ja) 独立したエラー回復機能を有するスレーブ装置
JPH10326261A (ja) 分散コンピュータ・システムのハードウェア要素によりエラーを報告するシステム
JP2772367B2 (ja) データ・パケットを送信する方法およびデータ処理システム
JP2002305535A (ja) データを転送する信頼できるプロトコルを提供する方法および装置
WO2016135919A1 (ja) ストレージ装置
KR0176077B1 (ko) 전송 응답 처리 제어기 및 그 제어 방법
JP4546380B2 (ja) クロスバースイッチ、情報処理装置および転送方法
KR0176078B1 (ko) 전송 응답 회신 제어기 및 그 제어 방법
KR100491675B1 (ko) 데이터 전송방법, 데이터 전송시스템, 데이터전송제어장치 및 프로그램 기록매체
US20050165955A1 (en) Method of using a storage switch and apparatus using and controlling same
KR100205055B1 (ko) 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법
JP2000244530A (ja) データ通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee