KR0176078B1 - 전송 응답 회신 제어기 및 그 제어 방법 - Google Patents

전송 응답 회신 제어기 및 그 제어 방법 Download PDF

Info

Publication number
KR0176078B1
KR0176078B1 KR1019960058190A KR19960058190A KR0176078B1 KR 0176078 B1 KR0176078 B1 KR 0176078B1 KR 1019960058190 A KR1019960058190 A KR 1019960058190A KR 19960058190 A KR19960058190 A KR 19960058190A KR 0176078 B1 KR0176078 B1 KR 0176078B1
Authority
KR
South Korea
Prior art keywords
reply
transmission response
transmission
response
controller
Prior art date
Application number
KR1019960058190A
Other languages
English (en)
Other versions
KR19980039196A (ko
Inventor
모상만
신상석
윤석한
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960058190A priority Critical patent/KR0176078B1/ko
Publication of KR19980039196A publication Critical patent/KR19980039196A/ko
Application granted granted Critical
Publication of KR0176078B1 publication Critical patent/KR0176078B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40195—Flexible bus arrangements involving redundancy by using a plurality of nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 메시지 전달 컴퓨터 시스템에서 패킷 상호 연결망을 통한 노드간 메시지 전송에 관한 것으로, 수신 메시지에 대한 전송 응답을 송신 노드에게 효과적으로 회신하기 위해 메시지 송신 인터페이스에 전송 응답 회신 제어기를 형성하여 별도의 프로세서를 사용하지 않고 하드웨어적으로 직접 제어함으로써 전송 응답을 신속하게 전송할 수 있는 전송 응답 회신 제어기 및 그 제어 방법이 제시된다.

Description

전송 응답 회신 제어기 및 그 제어 방법
본 발명은 메시지 전달 컴퓨터 시스템(message-passing computer system)에서 패킷 상호 연결망(packet-switched interconnection network)을 통한 노드간 메시지 전송(node-to-node message transfer)에 관한 것으로, 특히 메시지 송신 인터페이스에서의 전송 응답 회신 제어기 및 그 제어 방법에 관한 것이다.
메시지 전달 컴퓨터 시스템은 여러 개의 노드(node)들이 상호 연결망을 통하여 메시지를 교환함으로써, 상호 협력하여 작업(job)을 수행하는 병렬 컴퓨터 시스템(parallel computer system)을 지칭한다. 메시지 전달 컴퓨터 시스템에서 각 노드는 상호 연결망을 통하여 메시지를 송수신하므로, 노드 사이에 전송되는 메시지의 지연 시간(latency)과 전송 대역폭(bandwidth, 전송율)은 메시지 전달 컴퓨터 시스템의 성능에 큰 영향을 미치는 중요한 설계 요소이다. 연결망 인터페이스는 노드를 상호 연결망에 연결하는 다리(bridge) 역할을 수행하는 하드웨어 장치로서, 상호 연결망으로 메시지를 송수신하는 기능을 수행하며, 메시지의 지연 시간을 최소화하고 전송 대역폭을 극대화할 수 있도록 설계되어야 한다. 데이터 통신 연결망을 위한 크로스바 인터페이스가 디지탈 이큅먼트 코포레이션(Digital Equipment Corporation)사의 W.F. 헤드버그(Hedberg) 등에 의하여 고안되었다. 이 발명은 호스트 컴퓨터와 크로스바 스위치 사이의 인터페이스에 관한 것으로서, 데이터 전송시 송신측(source)과 수신측(destination) 사이에 먼저 연결(connection)을 설정(establishment)한 다음에 데이터를 전송하는 방법을 사용한다. 즉 송신측과 수신측이 제어 신호선을 이용하여 직접 연결을 설정하며, 전송 응답을 생성하여 별도로 회신하지는 않는다. 송신측에서 데이터를 전송하고자 할 때는 먼저 전송 요구 신호(REQUEST)를 수신측에 전송한다. 수신측은 전송에 응할 수 있으면 연결 신호(CONNECT)를 송신측에 전송한다. 수신측의 버퍼에서 데이터를 수신할 수 있는 상황이면 수신측은 준비 완료 신호(READY)를 송신측에 전송한다. 송신측은 패킷 전송 신호(PACKET)를 구동하면서 데이터 버스에 데이터를 실어 보낸다. 이때 버스트 전송일 경우 송신측은 버스트 전송 신호(BURST)를 수신측에 전송한다.
상기 발명에서는 전송을 위한 연결을 먼저 설정한 다음에 수신측에서 데이터를 수신할 버퍼가 비었다는 것을 확인한 후에야 데이터를 전송할 수 있다. 또한, 상기 발명에서는 로컬 프로세서(local processor)가 전송 프로토콜을 수행하는 주체가 되고, 송신 제어기는 크로스바 스위치에 인접하여 데이터를 직접 송신하는 부분적 역할을 수행한다. 그러나, 다양한 응용을 지원하고 효율적으로 메시지를 전송하기 위해서는, 연결을 설정하지 않은 상태이거나 수신측의 버퍼가 충분하게 비어있지 않은 상태에서 전송을 개시할 수 있고, 전송 오류를 포함한 전송 응답을 회신하는 유연성 있는 전송 방법을 사용하는 것이 요구된다. 또한, 별도의 프로세서를 사용하지 않고 하드웨어적으로 직접 제어함으로써 메시지 전송 및 전송 응답을 신속하게 전송할 수 있는 기능이 요구된다.
따라서, 본 발명은 수신 메시지에 대한 전송 응답을 송신 노드에게 회신하기 위한 효과적인 전송 응답 회신 제어 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 전송 응답을 회신하기 위하여 요구되는 각종 인터페이스 및 제어 메카니즘(mechanism)을 단순화하고 신속하고 효율적으로 전송 응답을 회신하는 기능을 고안하여 설계하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 전송 응답 회신 제어기는 지역 버스 제어기와 출력 포트 제어기에 연결되고, 전송 응답 회신과 관련된 제어 정보를 포함하는 전송 응답 회신 레지스터를 내장하며, 메시지 수신 인터페이스로부터 전송 의뢰된 수신 메시지에 대한 전송 응답을 메시지를 송신했던 노드에게 출력 포트를 통하여 회신하는 일련의 과정을 제어하는 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 전송 응답 회신 제어기의 제어 방법은 전송 응답 회신 제어기를 초기화하는 단계와, 상기 초기화 상태의 전송 응답 회신 제어기에서 전송 응답 회신 레지스터의 회신 비트를 검사하는 단계와, 상기 회신 비트의 검사 결과 회신 비트가 1이 아닐 경우 회신 비트의 검사를 반복하는 단계와, 상기 회신 비트의 검사 결과 회신 비트가 1일 경우 전송 요구 신호를 1로 구동하여 출력 포트 제어기에게 전송 응답의 회신을 요청하는 단계와, 상기 출력 포트 제어기에게 전송 응답의 회신을 요구한 전송 응답 회신 제어기는 출력 포트 제어기로부터 구동되는 준비 완료 신호를 검사하는 단계와, 상기 준비 완료 신호의 검사 결과 준비 완료 신호가 1이 아닐 경우 준비 완료 신호의 검사를 반복하는 단계와, 상기 준비 완료 신호의 검사 결과 준비 완료 신호가 1일 경우 출력 포트 제어기에게 전송 응답 회신 레지스터에 저장된 전송 응답 정보와 회신할 노드의 식별자를 알려주는 단계와, 상기 전송 응답 회신 레지스터의 전송 응답 정보와 회신할 노드의 식별자를 알려준 전송 응답 회신 제어기에서 출력 포트 제어기로부터 구동되는 완료 신호를 검사하는 단계와, 상기 완료 신호의 검사 결과 완료 신호가 1이 아닐 경우 완료 신호의 검사를 반복하는 단계와, 상기 완료 신호의 검사 결과 완료 신호가 1일 경우 전송 요구 신호를 0으로 구동하고 전송 응답 회신 레지스터의 회신 비트를 0으로 지운 후 전송 응답 회신 제어 레지스터의 회신 비트가 1인지를 검사 하는 단계로 천이하는 단계로 이루어진 것을 특징으로 한다.
제1도는 본 발명이 적용되는 다수의 노드가 상호 연결망에 연결된 병렬 컴퓨터 시스템의 구성도.
제2도는 본 발명에 따른 전송 응답 회신 제어기의 연결도.
제3도는 본 발명에 따른 전송 응답 회신 레지스터의 구성도.
제4도는 본 발명에 따른 전송 응답 회신 제어기의 제어 방법을 도시한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
100 : 상호 연결망 101,102,103,104 : 노드
110 : 노드 버스 121,122,123,124 : 프로세서
130 : 지역 공유 메모리 140 : 입출력 장치
150 : 네트워크 인터페이스 151 : 버스 브리지
152 : 지역 버스 153 : 메시지 송신 인터페이스
154 : 메시지 수신 인터페이스
본 발명의 적용 대상은 하나의 상호 연결망에 최대 128개까지의 노드가 연결될 수 있는 메시지 전달 컴퓨터 시스템이다. 상호 연결망에는 2개부터 128개까지의 노드가 자유롭게 연결될 수 있어서 높은 확장성(high scalability)를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명이 적용되는 다수의 노드(101,102,103,104)가 상호 연결망(100)에 연결된 병렬 컴퓨터 시스템의 구성도이다. 상호 연결망(100)에 연결되는 각 노드(101,102,103,104)는 도시된 확대 부분과 같이 구성되어 있다. 각 노드는 최소 1개에서부터 최대 4개까지의 프로세서를 포함한다. 각 프로세서(121,122,123,124)는 노드 버스(node bus)(110)에 연결되고 지역 공유 메모리(locally shared memory)(130)를 공유하는 대칭형 다중 프로세서(symetric multiprocessor) 구조를 형성한다. 입출력 장치(input/output devices)(140)는 노드 버스(110)에 연결되는데, 입출력이 요구되지 않는 노드는 입출력 장치(140)를 연결하지 않는다. 연결망 인터페이스(network interface)(150)는 노드를 상호 연결망에 접속하는 장치로서, 상호 연결망의 입력 포트 및 출력 포트에 연결된다. 연결망 인터페이스(150)는 메시지 송신 인터페이스(message send interface)(153)와 메시지 수신 인터페이스(message receive interface)(154)가 분리된 구조를 가지고 있으며, 각각은 지역 버스(local bus)(152)에 연결되어 있다. 노드 버스(110)와 지역 버스(152)와의 인터페이스는 버스 브리지(bridge)(151)에서 담당한다. 메시지 송신 인터페이스(153)는 프로세서로부터 전송 의뢰된 메시지를 패킷화(packetizing)하여 출력 포트(outgoing port)를 통하여 상호 연결망으로 송신하는 기능 및 메시지 수신 인터페이스(154)에서 수신한 메시지에 대한 전송 응답을 메시지를 송신했던 노드에게 회신(send-back)하는 기능을 수행한다. 메시지 수신 인터페이스(154)는 입력 포트(incoming port)를 통하여 도착한 패킷을 복원(de-packetizing)하여 수신하는 기능 및 수신한 메시지에 대한 전송 응답을 준비하여 메시지 송신 인터페이스(153)에게 회신을 의뢰하는 기능을 수행한다.
제2도는 본 발명에 따른 전송 응답 회신 제어기(transfer acknowledge processing controller)의 연결도로서, 전송 응답 회신 제어기(220)가 메시지 송신 인터페이스 내부에서 연결되어 있는 모습을 나타내고 있다. 지역 버스 제어기(local bus controller)(210)는 메시지 송신 제어기(220)를 지역 버스에 접속시켜 주고, 지역 버스에 대한 데이터 전송을 제어한다. 전송 응답 회신 제어기(22)는 수신 메시지에 대해 메시지 수신 인터페이스로부터 의뢰된 전송 응답을 메시지를 송신했던 노드에게 출력 포트를 통하여 회신하는 일련의 과정을 제어한다. 전송 응답 회신 제어기(220)는 지역 버스 제어기(210)와 출력 포트 제어기(outgoing port controller)(230)에 연결되어 있고, 전송 응답의 회신 제어를 위하여 전송 응답 회신 레지스터(transfer acknowledge send-back register; 이하 TASR이라 함)(221)를 내장하고 있다. TASR(221)은 전송 응답의 회신 제어에 사용되는 32 비트 레지스터로서, 전송 응답의 회신과 관련되는 제어 정보를 포함하고 있다. 출력 포트 제어기(230)는 상호 연결망으로 패킷을 송신하는 출력 포트를 제어하며, 전송 응답 회신 제어기(220)로부터 전송 응답 회신 요구가 오면 요구한 전송 응답을 메시지를 송신했던 노드에게 회신하고, 회신 완료후 전송 응답 회신 제어기(220)에게 알려준다.
제3도는 본 발명에 따른 전송 응답 회신 레지스터의 구성도이다. TASR은 프로세서에 의하여 읽기만 가능하고 쓰기는 허용되지 않으며, 메시지 수신 인터페이스에 의하여 읽기 및 쓰기가 가능하다. 회신(send-back; 이하 S라 함) 비트(311)는 전송 응답의 회신 요구를 나타내는 비트로서, S 비트(311)가 1이면 메시지 수신 인터페이스가 전송 응답의 회신을 요구하였음을 나타낸다. 메시지 수신 인터페이스는 메시지를 수신하면 수신 메시지에 대한 전송 응답을 준비하여 TASR에 쓰기를 수행하여 저장한다. 이때 메시지 수신 인터페이스는 S 비트(311)를 1로 설정한다. 전송 응답의 회신이 완료되면, 전송 응답 회신 제어기는 S 비트(311)를 0으로 지운다. 즉, S 비트(311)가 0이면 전송 응답의 회신이 완료되었음을 나타낸다. 따라서, 전송 응답의 회신을 요구한 메시지 수신 인터페이스는 TASR을 읽어봄으로써 전송 응답의 회신 완료 여부를 확인할 수 있다. 전송 응답 정보(transfer acknowledge information)(313) 필드는 메시지를 송신했던 노드에게 회신할 전송 응답을 저장하는 필드로서, 메시지 수신 인터페이스에서 쓰기를 수행하여 저장하고 전송 응답 송신 제어기가 메시지를 송신했던 노드에게 회신하는 정보이다. 메시지 송신 노드 식별자(message send node identifier; 이하 MSNI이라 함) 필드(314)는 메시지를 송신했던 노드이며 동시에 전송 응답을 회신할 노드의 고유 식별자를 나타낸다. 본 발명의 적용 대신이 되는 메시지 전달 컴퓨터 시스템은 최대 128개의 노드가 상호 연결망에 연결될 수 있으므로 모든 노드를 식별하기 위해서 7 비트를 노드 식별자로 사용한다. 정의되지 않은 필드(reserved field)(312,315)는 사용되지 않는 영역으로서 이 필드의 값은 아무런 의미가 없으며, 향후의 기능 확장시에 정의하여 사용될 수 있다.
제4도는 본 발명에 따른 전송 응답 회신 제어기의 제어 방법을 도시한 흐름도로서, 전송 응답 회신 제어기가 전송 응답을 처리하는 과정을 단계별로 나타낸다. 먼저, 전송 응답 회신 제어기가 리셋(reset)되는 초기화 상태가 된다(401). 초기화 상태가 되면 TASR의 모든 비트의 값이 0이 된다. 전송 응답의 회신은 메시지 수신 인터페이스가 전송 응답의 회신을 요구함으로써 시작된다. 메시지 수신 인터페이스는 전송 응답의 회신을 요구하기 전에, TASR을 읽어 S 비트가 0인지를 확인하고, S 비트가 0이면 TASR에 회신하고자 하는 전송 응답과 함께 S 비트를 1로 쓴다. 초기화 상태가 되고 나면, 전송 응답 회신 제어기는 TASR의 S 비트를 검사한다(402). 검사 결과 S 비트가 1이 아니면 S 비트의 검사를 반복하고, S 비트가 1이면 출력 포트 제어기에게 전송 요구(REQ) 신호를 1로 구동하여 전송 응답의 회신을 요청한다(403). 출력 포트 제어기는 전송 응답을 전송할 준비 상태가 되면 전송 응답 회신 제어기에게 준비 완료(RDY) 신호를 1로 구동한다. 출력 포트 제어기에게 전송 요구(REQ) 신호를 1로 구동한 후, 전송 응답 회신 제어기는 출력 포트 제어기로부터 구동되는 준비 완료(RDY) 신호를 검사한다(404). 검사 결과 준비 완료(RDY) 신호가 1이 아니면 준비 완료(RDY) 신호의 검사를 반복하고, 준비 완료(RDY) 신호가 1이면 출력 포트 제어기에게 TASR에 저장되어 있는 전송 응답 정보와 회신할 노드의 식별자를 알려준다(405). 출력 포트 제어기는 전송 응답을 상호 연결망을 통하여 전송하고, 전송이 완료되면 전송 응답 회신 제어기에서 완료(DONE) 신호를 1로 구동한다. 출력 포트 제어기에게 전송 응답의 회신을 의뢰한 후, 전송 응답 회신 제어기는 출력 포트 제어기로부터 구동되는 완료(DONE) 신호를 검사한다(406). 검사 결과 완료(DONE) 신호가 1이 아니면 완료(DONE) 신호의 검사를 반복하고, 완료(DONE) 신호가 1이면 전송 요구(REQ) 신호를 0으로 구동하고 TASR의 S 비트를 0으로 지운다(407). 그리고 나서 단계(402)로 복귀한다. TASR의 S 비트를 1로 설정하여 전송 응답의 회신을 요구한 메시지 수신 인터페이스는 TASR을 읽어 S 비트가 0인지 확인함으로써 전송 응답의 회신 완료 여부를 알 수 있다.
상술한 바와 같이 본 발명은 효율적으로 메시지를 전송하기 위해서 수신 메시지에 대하여 생성된 전송 오류등의 전송 응답을 메시지를 송신했던 노드에게 회신하는 유연성 있는 전송 방법을 고안한 것으로, 별도의 프로세서를 사용하지 않고 하드웨어적으로 직접 제어함으로써 전송 응답을 신속하게 전송할 수 있는 훌륭한 효과가 있다.

Claims (3)

  1. 지역 버스 제어기와 출력 포트 제어기에 연결되고, 전송 응답의 회신과 관련된 제어 정보를 포함하는 전송 응답 회신 레지스터를 내장하며, 메시지 수신 인터페이스로부터 전송 의뢰된 수신 메시지에 대한 전송 응답을 메시지를 송신했던 노드에게 출력 포트를 통하여 회신하는 일련의 과정을 제어하는 것을 특징으로 하는 전송 응답 회신 제어기.
  2. 제1항에 있어서, 상기 전송 응답 회신 레지스터는 전송 응답의 회신 요구를 나타내는 회신 비트와, 메시지를 송신했던 노드에게 회신할 전송 응답을 저장하고 있는 전송 응답 정보 필드와, 메시지를 송신했고 전송 응답을 회신할 노드의 고유 식별자를 나타내는 메시지 송신 노드 식별자 필드와, 향후 기능 확장시에 정의하여 사용될 수 있는 정의되지 않은 필드로 이루어진 것을 특징으로 하는 전송 응답 회신 제어기.
  3. 전송 응답 회신 제어기를 초기화하는 단계와, 상기 초기화 상태의 전송 응답 회신 제어기에서 전송 응답 회신 레지스터의 회신 비트를 검사하는 단계와, 상기 회신 비트의 검사 결과 회신 비트가 1이 아닐 경우 회신 비트의 검사를 반복하는 단계와, 상기 회신 비트의 검사 결과 회신 비트가 1일 경우 전송 요구 신호를 1로 구동하여 출력 포트 제어기에게 전송 응답의 회신을 요청하는 단계와, 상기 출력 포트 제어기에게 전송 응답의 회신을 요구한 전송 응답 회신 제어기는 출력 포트 제어기로부터 구동되는 준비 완료 신호를 검사하는 단계와, 상기 준비 완료 신호의 검사 결과 준비 완료 신호가 1이 아닐 경우 준비 완료 신호의 검사를 반복하는 단계와, 상기 준비 완료 신호의 검사 결과 준비 완료 신호가 1일 경우 출력 포트 제어기에게 전송 응답 회신 레지스터에 저장된 전송 응답 정보와 회신할 노드의 식별자를 알려주는 단계와, 상기 전송 응답 회신 레지스터의 전송 응답 정보와 회신할 노드의 식별자를 알려준 전송 응답 회신 제어기에서 출력 포트 제어기로부터 구동되는 완료 신호를 검사하는 단계와, 상기 완료 신호의 검사 결과 완료 신호가 1이 아닐 경우 완료 신호의 검사를 반복하는 단계와, 상기 완료 신호의 검사 결과 완료 신호가 1일 경우 전송 요구 신호를 0으로 구동하고 전송 응답 회신 레지스터의 회신 비트를 0으로 지운 후 전송 응답 회신 제어 레지스터의 회신 비트가 1인지를 검사 하는 단계로 천이하는 단계로 이루어진 것을 특징으로 하는 전송 응답 회신 제어기의 제어 방법.
KR1019960058190A 1996-11-27 1996-11-27 전송 응답 회신 제어기 및 그 제어 방법 KR0176078B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058190A KR0176078B1 (ko) 1996-11-27 1996-11-27 전송 응답 회신 제어기 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058190A KR0176078B1 (ko) 1996-11-27 1996-11-27 전송 응답 회신 제어기 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR19980039196A KR19980039196A (ko) 1998-08-17
KR0176078B1 true KR0176078B1 (ko) 1999-05-15

Family

ID=19483863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058190A KR0176078B1 (ko) 1996-11-27 1996-11-27 전송 응답 회신 제어기 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR0176078B1 (ko)

Also Published As

Publication number Publication date
KR19980039196A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5790530A (en) Message-passing multiprocessor system
KR0169248B1 (ko) 패킷 상호 연결망에서의 메시지 송신 장치 및 메시지 송신 제어방법
US5598541A (en) Node loop port communication interface super core for fibre channel
KR100651571B1 (ko) 데이터 관리 방법, 시스템 및 컴퓨터 판독가능한 기록 매체
EP0996069B1 (en) Method of transferring image data using a IEEE 1394 bus
JP4044523B2 (ja) 拡張タイプ／拡張長さフィールドを有するパケットヘッダを利用したコンピュータシステムにおけるエージェント間の通信トランザクションタイプ
HU215629B (hu) Adatátviteli hálózat és eljárás folyamatos adatátviteli csatorna kiépítésére
KR0152228B1 (ko) 데이타 교환 시스템에 있어서 분산 경로 제어를 이용한 데이타 송수신 방법
JP3167906B2 (ja) データ伝送方法及びシステム
US20110010522A1 (en) Multiprocessor communication protocol bridge between scalar and vector compute nodes
KR100464195B1 (ko) 데이터를 전송하기 위한 신뢰성 있는 프로토콜을 제공하는방법 및 장치
US20030016669A1 (en) Full transmission control protocol off-load
US5771227A (en) Method and system for routing massages in a multi-node data communication network
WO2016135919A1 (ja) ストレージ装置
KR0176078B1 (ko) 전송 응답 회신 제어기 및 그 제어 방법
KR0176077B1 (ko) 전송 응답 처리 제어기 및 그 제어 방법
JP2000224260A (ja) 通信制御装置
US8069273B2 (en) Processing module
KR100205055B1 (ko) 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법
KR100233852B1 (ko) 연결망 제어 벡터 송신 제어기 및 그 제어 방법
CN115658574A (zh) 一种基于fpga实现pcie与srio相互转换方法及现场可编程门阵列
KR0168904B1 (ko) 그룹통신을 제공하는 데이터 교환 장치 및 방법
CN115865944A (zh) 设备间点对点通信方法、系统、装置、设备及存储介质
CN112948317A (zh) 基于Hlink的多节点系统及处理方法
CN115696433A (zh) 一种信息处理方法、装置和网络设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee