JP3167906B2 - データ伝送方法及びシステム - Google Patents
データ伝送方法及びシステムInfo
- Publication number
- JP3167906B2 JP3167906B2 JP32554895A JP32554895A JP3167906B2 JP 3167906 B2 JP3167906 B2 JP 3167906B2 JP 32554895 A JP32554895 A JP 32554895A JP 32554895 A JP32554895 A JP 32554895A JP 3167906 B2 JP3167906 B2 JP 3167906B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- destination
- internal
- processor
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/4608—LAN interconnection over ATM networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、パラレル処理マシ
ンに関し、特に、このようなマシンにおけるインタネッ
ト接続に関する。
ンに関し、特に、このようなマシンにおけるインタネッ
ト接続に関する。
【０００２】
【従来の技術】パラレル・マシン（例えば、ＩＢＭ社の
９０７６モデルＳＰ１及びＳＰ２）を外部のローカル・
エリア・ネットワーク(ＬＡＮ)及びワイド・エリア・ネ
ットワーク(ＷＡＮ)へ接続するための従来の方法は、汎
用的なコンピュータをインタネット・プロトコル(ＩＰ)
・ルータ(router)として利用している。しかしながらこ
の方法は、帯域が狭く、待ち時間が大きく、かつ高価で
ある。
９０７６モデルＳＰ１及びＳＰ２）を外部のローカル・
エリア・ネットワーク(ＬＡＮ)及びワイド・エリア・ネ
ットワーク(ＷＡＮ)へ接続するための従来の方法は、汎
用的なコンピュータをインタネット・プロトコル(ＩＰ)
・ルータ(router)として利用している。しかしながらこ
の方法は、帯域が狭く、待ち時間が大きく、かつ高価で
ある。
【０００３】別の方法では、汎用コンピュータの替わり
に汎用的ＬＡＮハブをルータとして利用する。しかしな
がら、多くの異なるタイプのハブが存在する上、それら
の各々が、多くのＬＡＮ及びＷＡＮのアダプタ・ボード
の間のデータ伝送に関して異なる方法を用いている。こ
れらのハブの各々のために固有のパラレル・マシン・ア
ダプタを構築することは極めてコストのかかることであ
る。
に汎用的ＬＡＮハブをルータとして利用する。しかしな
がら、多くの異なるタイプのハブが存在する上、それら
の各々が、多くのＬＡＮ及びＷＡＮのアダプタ・ボード
の間のデータ伝送に関して異なる方法を用いている。こ
れらのハブの各々のために固有のパラレル・マシン・ア
ダプタを構築することは極めてコストのかかることであ
る。
【０００４】第３の方法では、ゲートウェイ・ルータ・
コンピュータを利用する。しかしながら、ゲートウェイ
・ルータ・コンピュータは、ビデオ・サーバ等のアプリ
ケーションが必要とする特定可能な（すなわち変動の小
さい）待ち時間を保証することができない。ここでは、
データ・パケットが装置（この場合はゲートウェイ）を
通過するために要する時間を待ち時間と定義する。将来
的なアプリケーションは、例えばビデオ情報の送信等の
ために高性能の非同期伝送モード（ＡＴＭ）によるネッ
トワークを必要とすると予想されるが、このようなアプ
リケーションでは、特定可能な時間間隔によるデータ・
パケットの配信が保証される必要がある。従って、待ち
時間は、予め認知されていなければならない。もしそう
でなければ、一定でないデータ・パケットの配信を円滑
にするために受信側において大量のバッファ処理が必要
となる。
コンピュータを利用する。しかしながら、ゲートウェイ
・ルータ・コンピュータは、ビデオ・サーバ等のアプリ
ケーションが必要とする特定可能な（すなわち変動の小
さい）待ち時間を保証することができない。ここでは、
データ・パケットが装置（この場合はゲートウェイ）を
通過するために要する時間を待ち時間と定義する。将来
的なアプリケーションは、例えばビデオ情報の送信等の
ために高性能の非同期伝送モード（ＡＴＭ）によるネッ
トワークを必要とすると予想されるが、このようなアプ
リケーションでは、特定可能な時間間隔によるデータ・
パケットの配信が保証される必要がある。従って、待ち
時間は、予め認知されていなければならない。もしそう
でなければ、一定でないデータ・パケットの配信を円滑
にするために受信側において大量のバッファ処理が必要
となる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、広い
帯域幅のデータ伝送を効率的にかつ安価に経路指定する
ための方法及びシステムを提供することである。
帯域幅のデータ伝送を効率的にかつ安価に経路指定する
ための方法及びシステムを提供することである。
【０００６】
【課題を解決するための手段】上記目的を達成するべく
本発明は、マルチプロセッサ・システム内の１のプロセ
ッサから送信されたデータを、当該システム内又は当該
システムにリンクされた外部ネットワーク内の複数の送
信先の１つへ伝送するための方法を提供する。上記方法
は、データの所望の送信先を表すインタネット・プロト
コル送信先アドレスを発生するステップと、伝送される
データの発信元の内部アドレスを表す内部発信元アドレ
スを発生するステップと、内部送信先がデータをその所
望の送信先へ送信するべく構築された上記マルチプロセ
ッサ・システム内の装置である場合にデータの内部送信
先を表す内部送信先アドレスを発生するステップと、イ
ンタネット・プロトコル送信先アドレスを、異なる入出
力（ＩＯ）ポートをもつ上記システム内の各プロセッサ
の内部送信先アドレスへ添付するステップと、内部発信
元から内部送信先を経てインタネット・プロトコル送信
先へデータを送信するステップとを含む。
本発明は、マルチプロセッサ・システム内の１のプロセ
ッサから送信されたデータを、当該システム内又は当該
システムにリンクされた外部ネットワーク内の複数の送
信先の１つへ伝送するための方法を提供する。上記方法
は、データの所望の送信先を表すインタネット・プロト
コル送信先アドレスを発生するステップと、伝送される
データの発信元の内部アドレスを表す内部発信元アドレ
スを発生するステップと、内部送信先がデータをその所
望の送信先へ送信するべく構築された上記マルチプロセ
ッサ・システム内の装置である場合にデータの内部送信
先を表す内部送信先アドレスを発生するステップと、イ
ンタネット・プロトコル送信先アドレスを、異なる入出
力（ＩＯ）ポートをもつ上記システム内の各プロセッサ
の内部送信先アドレスへ添付するステップと、内部発信
元から内部送信先を経てインタネット・プロトコル送信
先へデータを送信するステップとを含む。
【０００７】本発明は、ブリッジすなわち２つの異なる
媒体を接続するための装置と、それに関連するソフトウ
ェアとを含む。ブリッジの一端上には、パラレル・プロ
セッサ相互接続交換器があり、これは接続されるプロセ
ッサの内部にある。ブリッジの他端上には、工業標準Ａ
ＴＭネットワークがある。ＡＴＭネットワークの詳細に
ついては、「Understanding Asynchronous Transfer Mo
de (ATM)」(W. Clark,Cabletron Systems, 1993)を参照
されたい。ＡＴＭネットワークは、上記ブリッジの一部
ではない。相互接続交換器からのＩＰトラフィックは、
交換器インタフェース集積回路(ＩＣ)により受信され、
デュアル・ポートＲＡＭへ送られる。十分な量のデータ
が受信されると、ＡＴＭへの伝送が開始される。ＡＴＭ
チップは、デュアル・ポートＲＡＭからデータを取り出
し、それをネットワークへ送り出す。
媒体を接続するための装置と、それに関連するソフトウ
ェアとを含む。ブリッジの一端上には、パラレル・プロ
セッサ相互接続交換器があり、これは接続されるプロセ
ッサの内部にある。ブリッジの他端上には、工業標準Ａ
ＴＭネットワークがある。ＡＴＭネットワークの詳細に
ついては、「Understanding Asynchronous Transfer Mo
de (ATM)」(W. Clark,Cabletron Systems, 1993)を参照
されたい。ＡＴＭネットワークは、上記ブリッジの一部
ではない。相互接続交換器からのＩＰトラフィックは、
交換器インタフェース集積回路(ＩＣ)により受信され、
デュアル・ポートＲＡＭへ送られる。十分な量のデータ
が受信されると、ＡＴＭへの伝送が開始される。ＡＴＭ
チップは、デュアル・ポートＲＡＭからデータを取り出
し、それをネットワークへ送り出す。
【０００８】本発明は、パラレル・マシンのＩＯ相互接
続において特定可能な待ち時間及び極めてわずかな変動
を実現する。この理由は、パラレル・マシン内部のいず
れのデータ・パス上でも競合するトラフィックを最小限
とするべく設計されているためである。すなわち、パラ
レル・マシン相互接続の帯域幅は、インタネット接続の
ために必要な帯域幅よりもはるかに広いからである。別
の要因としては、制御ソフトウェアの特性がある。制御
ソフトウェアは、特定の場合にのみ実行される。それ
は、各ＩＰパケットの開始時及び終了時（すなわち、各
パケットのヘッダ処理及びクリーニング段階）である。
さらに、このソフトウェアは、一定の時間内に動作す
る。通信パスに変動を誘引するようなランダムなイベン
トは生じない。
続において特定可能な待ち時間及び極めてわずかな変動
を実現する。この理由は、パラレル・マシン内部のいず
れのデータ・パス上でも競合するトラフィックを最小限
とするべく設計されているためである。すなわち、パラ
レル・マシン相互接続の帯域幅は、インタネット接続の
ために必要な帯域幅よりもはるかに広いからである。別
の要因としては、制御ソフトウェアの特性がある。制御
ソフトウェアは、特定の場合にのみ実行される。それ
は、各ＩＰパケットの開始時及び終了時（すなわち、各
パケットのヘッダ処理及びクリーニング段階）である。
さらに、このソフトウェアは、一定の時間内に動作す
る。通信パスに変動を誘引するようなランダムなイベン
トは生じない。
【０００９】ソフトウェアにより実施される本発明の方
法によって、この効率的なブリッジ・ハードウェアがル
ータ又はハブとして機能でき、パラレル・マシンに入出
するパケットを経路指定する。「ミラー処理」と称され
る技術は、これらのＩＰパケットを正しいＩＯブリッジ
経路へと経路指定するすなわち「反射転送(reflect)」
するために用いられる。ミラー処理は、スケーラブルで
ありかつパケットの出力及び入力の双方において用いら
れる。すなわちミラー処理は、その容量及び機能が性能
の向上にほぼ線形的に対応するようにシステム内で増大
する。従って本発明により、更なる待ち時間若しくは変
動を導入することなく帯域幅を広げることが可能であ
る。
法によって、この効率的なブリッジ・ハードウェアがル
ータ又はハブとして機能でき、パラレル・マシンに入出
するパケットを経路指定する。「ミラー処理」と称され
る技術は、これらのＩＰパケットを正しいＩＯブリッジ
経路へと経路指定するすなわち「反射転送(reflect)」
するために用いられる。ミラー処理は、スケーラブルで
ありかつパケットの出力及び入力の双方において用いら
れる。すなわちミラー処理は、その容量及び機能が性能
の向上にほぼ線形的に対応するようにシステム内で増大
する。従って本発明により、更なる待ち時間若しくは変
動を導入することなく帯域幅を広げることが可能であ
る。
【００１０】好適例では、ミラー処理機能は、処理ノー
ド（図２中、エレメント１０６）内の数カ所のいずれか
に常駐するマイクロコードに含まれる。図２中の通信ア
ダプタ１０４内のマイクロコードを実行することにより
ミラー処理を最大限に活用することができるが、これに
ついては後述する。別の実施場所として、処理ノード自
体及び図２の通信交換器インタフェースＩＣ１０２があ
る。
ド（図２中、エレメント１０６）内の数カ所のいずれか
に常駐するマイクロコードに含まれる。図２中の通信ア
ダプタ１０４内のマイクロコードを実行することにより
ミラー処理を最大限に活用することができるが、これに
ついては後述する。別の実施場所として、処理ノード自
体及び図２の通信交換器インタフェースＩＣ１０２があ
る。
【００１１】システム・ハードウェア 図１に示すとおり、本発明は、パラレル・プロセッサ交
換器１１を、ＡＴＭネットワーク等の標準的なＷＡＮへ
接続するための手段を提供する。交換器インタフェース
ＩＣ１０は、データ移送機能をもつＡＳＩＣであり、パ
ラレル・プロセッサ交換器１１に入出するデータのバッ
ファとして用いられる。データ移送ＩＣ１２もまたデー
タ移送機能をもつＡＳＩＣであり、交換器インタフェー
スＩＣ１０をデュアル・ポートＲＡＭ１４及びマイクロ
プロセッサ・バス１６へ接続するために用いられる。こ
の構成におけるデータ・トラフィックの大部分は、交換
器インタフェースＩＣ１０とデュアル・ポートＲＡＭ１
４との間に存在する。わずかに、マイクロプロセッサ１
８が交換器インタフェースＩＣ１０またはデュアル・ポ
ートＲＡＭ１４と通信する場合があるのみである（例え
ば、ヘッダ処理やトレーラ処理及び非標準条件下にある
場合等）。従って、データ移送チップ１２は、マイクロ
プロセッサ・バス１６のトラフィックを、交換器インタ
フェースＩＣ１０とデュアル・ポートＲＡＭ１４との間
のトラフィックから独立させるために働く。
換器１１を、ＡＴＭネットワーク等の標準的なＷＡＮへ
接続するための手段を提供する。交換器インタフェース
ＩＣ１０は、データ移送機能をもつＡＳＩＣであり、パ
ラレル・プロセッサ交換器１１に入出するデータのバッ
ファとして用いられる。データ移送ＩＣ１２もまたデー
タ移送機能をもつＡＳＩＣであり、交換器インタフェー
スＩＣ１０をデュアル・ポートＲＡＭ１４及びマイクロ
プロセッサ・バス１６へ接続するために用いられる。こ
の構成におけるデータ・トラフィックの大部分は、交換
器インタフェースＩＣ１０とデュアル・ポートＲＡＭ１
４との間に存在する。わずかに、マイクロプロセッサ１
８が交換器インタフェースＩＣ１０またはデュアル・ポ
ートＲＡＭ１４と通信する場合があるのみである（例え
ば、ヘッダ処理やトレーラ処理及び非標準条件下にある
場合等）。従って、データ移送チップ１２は、マイクロ
プロセッサ・バス１６のトラフィックを、交換器インタ
フェースＩＣ１０とデュアル・ポートＲＡＭ１４との間
のトラフィックから独立させるために働く。
【００１２】メイン・データのトラフィックの流れに従
うと、パラレル・プロセッサ交換器１１に入出するデー
タは、データ移送ＩＣ１２と介して渡され、デュアル・
ポートＲＡＭ１４に記憶される。従って、デュアル・ポ
ートＲＡＭ１４は、２つの伝送媒体間すなわち図１のパ
ラレル・プロセッサ交換器１１とＡＴＭネットワーク２
４Ａとの間のトラフィックを収集しかつバッファするた
めに用いられる。
うと、パラレル・プロセッサ交換器１１に入出するデー
タは、データ移送ＩＣ１２と介して渡され、デュアル・
ポートＲＡＭ１４に記憶される。従って、デュアル・ポ
ートＲＡＭ１４は、２つの伝送媒体間すなわち図１のパ
ラレル・プロセッサ交換器１１とＡＴＭネットワーク２
４Ａとの間のトラフィックを収集しかつバッファするた
めに用いられる。
【００１３】デュアル・ポートＲＡＭ１４内に十分な量
のデータ（ここでの十分な量とは、ＲＡＭ１４に入出す
るデータ伝送の予想される速度に依存し、動的に設定さ
れる）が、例えば交換器１１から到着したならば、この
ブリッジのＡＴＭ側へ向けてデータを送出することがで
きる。ＩＰパケット全体は６５０００バイト以上の長さ
となる場合もあるが、その全体がパラレル・プロセッサ
交換器１１から完全に到着するまでＡＴＭ側への伝送開
始を待つ必要はない。
のデータ（ここでの十分な量とは、ＲＡＭ１４に入出す
るデータ伝送の予想される速度に依存し、動的に設定さ
れる）が、例えば交換器１１から到着したならば、この
ブリッジのＡＴＭ側へ向けてデータを送出することがで
きる。ＩＰパケット全体は６５０００バイト以上の長さ
となる場合もあるが、その全体がパラレル・プロセッサ
交換器１１から完全に到着するまでＡＴＭ側への伝送開
始を待つ必要はない。
【００１４】ＡＴＭの帯域幅は、パラレル・プロセッサ
交換器の帯域幅よりもかなり狭いので、デュアル・ポー
トＲＡＭ１４は、同時に数個のＡＴＭリンクをサポート
することができる。ＡＴＭ側については、多種のセグメ
ント化及び組立て(segmentation and reassembly:ＳＡ
Ｒ)ＩＣチップが利用できる。好適例では、これらの中
の任意のＩＣを用いることができる。ＡＴＭＳＡＲＡＡ
Ｌチップ２２は、デュアル・ポートＲＡＭバス（ＤＰＲ
バス）２０上からデュアル・ポートＲＡＭ１４へ接続さ
れる。
交換器の帯域幅よりもかなり狭いので、デュアル・ポー
トＲＡＭ１４は、同時に数個のＡＴＭリンクをサポート
することができる。ＡＴＭ側については、多種のセグメ
ント化及び組立て(segmentation and reassembly:ＳＡ
Ｒ)ＩＣチップが利用できる。好適例では、これらの中
の任意のＩＣを用いることができる。ＡＴＭＳＡＲＡＡ
Ｌチップ２２は、デュアル・ポートＲＡＭバス（ＤＰＲ
バス）２０上からデュアル・ポートＲＡＭ１４へ接続さ
れる。
【００１５】ＡＴＭ物理層チップ２４もまた、多種類存
在する。これらの中のいずれも同等に機能する。
在する。これらの中のいずれも同等に機能する。
【００１６】ＡＴＭ要素の特性は、前述のClarkによる
文献に記載されている。
文献に記載されている。
【００１７】マイクロプロセッサ・バス１６上には、マ
イクロプロセッサ１８と、スタティックＲＡＭ２６と、
ＡＴＭＳＡＲＡＡＬチップ２２へ接続されるＡＴＭ制御
インタフェース２８とがある。マイクロプロセッサ１８
は、ＩＰヘッダ及び様々なインタフェース特有の制御機
能を処理する制御マイクロコードを実行する。特に、マ
イクロプロセッサ１８は、所望する送信先を判断するた
めにパケット・ヘッダを検査する。マイクロプロセッサ
１８の更なる機能は、デュアル・ポートＲＡＭ１４内に
十分な量のデータが受信されたとき、ＡＴＭＳＡＲＡＡ
Ｌチップ２２に対してデュアル・ポートＲＡＭ１４から
のデータの読取りを開始するよう指示する。さらに、マ
イクロプロセッサ１８は、パケットの終わりにあるトレ
ーラ・バイトを処理することにより、適宜のクリーニン
グ機能を開始する。スタティックＲＡＭ２６は、マイク
ロプロセッサ１８がその機能を実行するために用いるプ
ログラム及び任意の一時的データ構造を記憶する。ＡＴ
Ｍ制御インタフェース２８は、マイクロプロセッサ１８
とＡＴＭＳＡＲＡＡＬチップ２２との間の通信を可能と
するバッファ及びラッチ機能を備えており、これによっ
てマイクロプロセッサ１８がＡＴＭＳＡＲＡＡＬチップ
２２の初期化及びその機能を制御することができる。
イクロプロセッサ１８と、スタティックＲＡＭ２６と、
ＡＴＭＳＡＲＡＡＬチップ２２へ接続されるＡＴＭ制御
インタフェース２８とがある。マイクロプロセッサ１８
は、ＩＰヘッダ及び様々なインタフェース特有の制御機
能を処理する制御マイクロコードを実行する。特に、マ
イクロプロセッサ１８は、所望する送信先を判断するた
めにパケット・ヘッダを検査する。マイクロプロセッサ
１８の更なる機能は、デュアル・ポートＲＡＭ１４内に
十分な量のデータが受信されたとき、ＡＴＭＳＡＲＡＡ
Ｌチップ２２に対してデュアル・ポートＲＡＭ１４から
のデータの読取りを開始するよう指示する。さらに、マ
イクロプロセッサ１８は、パケットの終わりにあるトレ
ーラ・バイトを処理することにより、適宜のクリーニン
グ機能を開始する。スタティックＲＡＭ２６は、マイク
ロプロセッサ１８がその機能を実行するために用いるプ
ログラム及び任意の一時的データ構造を記憶する。ＡＴ
Ｍ制御インタフェース２８は、マイクロプロセッサ１８
とＡＴＭＳＡＲＡＡＬチップ２２との間の通信を可能と
するバッファ及びラッチ機能を備えており、これによっ
てマイクロプロセッサ１８がＡＴＭＳＡＲＡＡＬチップ
２２の初期化及びその機能を制御することができる。
【００１８】本発明の好適例では、本発明によるＩＰブ
リッジの機能制御のために用いられるマイクロプロセッ
サ１８は、汎用的なオペレーティング・システム・ソフ
トウェアを実行することはない。そのようなソフトウェ
アにより実行されるシステム保持機能は、汎用的なホス
ト・コンピュータに任せることが最適である。これは、
マイクロプロセッサ・バス１６を、ＰＣＩバスやマイク
ロチャネル・バス等の工業標準ホスト・インタフェース
を介してホスト・コンピュータへ接続することにより実
現することが最も好ましい。このようにして、ホスト・
コンピュータは、これら複数のＩＰブリッジをまとめて
サポートすることができる。
リッジの機能制御のために用いられるマイクロプロセッ
サ１８は、汎用的なオペレーティング・システム・ソフ
トウェアを実行することはない。そのようなソフトウェ
アにより実行されるシステム保持機能は、汎用的なホス
ト・コンピュータに任せることが最適である。これは、
マイクロプロセッサ・バス１６を、ＰＣＩバスやマイク
ロチャネル・バス等の工業標準ホスト・インタフェース
を介してホスト・コンピュータへ接続することにより実
現することが最も好ましい。このようにして、ホスト・
コンピュータは、これら複数のＩＰブリッジをまとめて
サポートすることができる。
【００１９】ソフトウェア−直接的経路指定 図２は、本発明によるプロセッサのグループから様々な
外部ＩＯポートへのプロセッサ−ＩＯポート間マッピン
グを示す図である。図２中のブリッジ相互接続ハードウ
ェア１０２は、好適には図１のハードウェア構成を用い
て実施される。高性能相互接続交換器１００、アダプタ
・カード１０４及びプロセッサ１０６は、パラレル処理
マシン内に配置される。好適例においては、アダプタ・
カード１０４は、関連するプロセッサ１０６内に物理的
に設置される。ブリッジ相互接続ハードウェア１０２
は、ケーブルによるプロセッサからの入力を設けてパラ
レル処理マシンの外部に配置してもよい。
外部ＩＯポートへのプロセッサ−ＩＯポート間マッピン
グを示す図である。図２中のブリッジ相互接続ハードウ
ェア１０２は、好適には図１のハードウェア構成を用い
て実施される。高性能相互接続交換器１００、アダプタ
・カード１０４及びプロセッサ１０６は、パラレル処理
マシン内に配置される。好適例においては、アダプタ・
カード１０４は、関連するプロセッサ１０６内に物理的
に設置される。ブリッジ相互接続ハードウェア１０２
は、ケーブルによるプロセッサからの入力を設けてパラ
レル処理マシンの外部に配置してもよい。
【００２０】プロセッサ−ＩＯポート間マッピングは、
伝送されるパケットの発信元アドレス（すなわち、伝送
を開始する装置のアドレス）に基づいて行われる。この
アドレスは、ハードウェア若しくはプログラマブル・ロ
ジックにより定義される。この配置においては、システ
ムから出る全てのパケットは、発信元プロセッサから、
その発信元プロセッサに結合したＩＯポートへと送られ
る。ブリッジ相互接続ハードウェアのプロトコルによっ
て、ＩＰパケットがセグメント化され、そして得られた
セグメントの各々が、パラレル・プロセッサ交換器のネ
ットワーク経路指定ヘッダとトレーラとで囲まれる。パ
ラレル・ネットワーク・ヘッダ（ＰＮＨ）は、送信先ア
ドレスのフィールドと、パラレル・マシン内の発信元ア
ドレスのフィールドとを含む。
伝送されるパケットの発信元アドレス（すなわち、伝送
を開始する装置のアドレス）に基づいて行われる。この
アドレスは、ハードウェア若しくはプログラマブル・ロ
ジックにより定義される。この配置においては、システ
ムから出る全てのパケットは、発信元プロセッサから、
その発信元プロセッサに結合したＩＯポートへと送られ
る。ブリッジ相互接続ハードウェアのプロトコルによっ
て、ＩＰパケットがセグメント化され、そして得られた
セグメントの各々が、パラレル・プロセッサ交換器のネ
ットワーク経路指定ヘッダとトレーラとで囲まれる。パ
ラレル・ネットワーク・ヘッダ（ＰＮＨ）は、送信先ア
ドレスのフィールドと、パラレル・マシン内の発信元ア
ドレスのフィールドとを含む。
【００２１】図３は、パケットがプロセッサから交換器
へ直接移動するときに採る経路を示す図である。これ
は、内部から例えば所与のプロセッサから送信されたＩ
Ｐパケットの送信先が、そのプロセッサに関係するＩＯ
ポートである場合にのみ生じる。一例として、プロセッ
サＡが外部マシンＷと通信しようとする場合、発信元Ａ
から送信先ＷへのＩＰパケットが作成される。ＰＮＨ
は、Ａの発信元アドレスとＲの送信先アドレスとを含む
が、ここでＲは、ＩＯポートＷのための高性能相互接続
交換器１００とブリッジ相互接続ハードウェア１０２と
の間のリンクである。外部ポート及び内部プロセッサの
数に依存して、Ｒと同様の１又は複数のリンクがあって
もよい。これらのリンクは、外部ポートと所与のプロセ
ッサとの間の伝送が常に同じリンク上での移送となるよ
うに構成される。
へ直接移動するときに採る経路を示す図である。これ
は、内部から例えば所与のプロセッサから送信されたＩ
Ｐパケットの送信先が、そのプロセッサに関係するＩＯ
ポートである場合にのみ生じる。一例として、プロセッ
サＡが外部マシンＷと通信しようとする場合、発信元Ａ
から送信先ＷへのＩＰパケットが作成される。ＰＮＨ
は、Ａの発信元アドレスとＲの送信先アドレスとを含む
が、ここでＲは、ＩＯポートＷのための高性能相互接続
交換器１００とブリッジ相互接続ハードウェア１０２と
の間のリンクである。外部ポート及び内部プロセッサの
数に依存して、Ｒと同様の１又は複数のリンクがあって
もよい。これらのリンクは、外部ポートと所与のプロセ
ッサとの間の伝送が常に同じリンク上での移送となるよ
うに構成される。
【００２２】パケットを受信すると、マイクロコードに
より動作するマイクロプロセッサ１８（図１）は、ＰＮ
Ｈヘッダの発信元フィールドを検査した後、これを破棄
する。この発信元フィールドは、ＩＰパケットを、この
場合ＩＯ／Ａ外部ポートへ経路指定するために用いられ
る（なぜなら、この発信元はこのシステム内部のプロセ
ッサだからである）。その後、ＩＰ経路指定は、装置Ｗ
への伝送の残りの部分について用いられる。
より動作するマイクロプロセッサ１８（図１）は、ＰＮ
Ｈヘッダの発信元フィールドを検査した後、これを破棄
する。この発信元フィールドは、ＩＰパケットを、この
場合ＩＯ／Ａ外部ポートへ経路指定するために用いられ
る（なぜなら、この発信元はこのシステム内部のプロセ
ッサだからである）。その後、ＩＰ経路指定は、装置Ｗ
への伝送の残りの部分について用いられる。
【００２３】逆の状況において、すなわち、インタフェ
ースＩＯ／Ａポートからパケットを受信するとき、ブリ
ッジ相互接続ハードウェア１０２（特に図１中のマイク
ロプロセッサ１８）は、それぞれＲ及びＡの発信元フィ
ールド及び送信先フィールドをもつＰＮＨヘッダにより
自動的にそのＩＰパケットを囲む。これによって、パラ
レル交換ネットワークに対してそのＩＰパケットを処理
ノードＡへ経路指定するよう命令する。プロセッサＡに
関係する通信アダプタ・カードは、このパケットをＩＰ
パケットとして識別し、その発信元が経路指定インタフ
ェースＲであることを確認する。ＰＮＨの送信先及びＩ
Ｐの送信先の双方ともこのノードなので、このパケット
は受信されて更に処理される。
ースＩＯ／Ａポートからパケットを受信するとき、ブリ
ッジ相互接続ハードウェア１０２（特に図１中のマイク
ロプロセッサ１８）は、それぞれＲ及びＡの発信元フィ
ールド及び送信先フィールドをもつＰＮＨヘッダにより
自動的にそのＩＰパケットを囲む。これによって、パラ
レル交換ネットワークに対してそのＩＰパケットを処理
ノードＡへ経路指定するよう命令する。プロセッサＡに
関係する通信アダプタ・カードは、このパケットをＩＰ
パケットとして識別し、その発信元が経路指定インタフ
ェースＲであることを確認する。ＰＮＨの送信先及びＩ
Ｐの送信先の双方ともこのノードなので、このパケット
は受信されて更に処理される。
【００２４】ソフトウェア−ミラー処理経路指定 通信アダプタ・カード１０４のマイクロコードは、ＰＮ
Ｈの発信元フィールド及び送信先フィールドを比較し
て、ミラー処理を行うべきか否かを判断する。ミラー処
理は、例えば所与のプロセッサにより作成されたＩＰパ
ケットの送信先が、そのプロセッサに関係しないＩＯポ
ートである場合に必要である。ミラー処理においては、
システムから出される全てのパケットが、（プロセッサ
に記憶されているＴＣＰ／ＩＰプロトコルのローカル経
路指定テーブルを介して）所望のＩＯネットワークに結
合したプロセッサへと送られる。このパケットを受信す
るプロセッサは、その所望するＩＯポートに関係するプ
ロセッサである。このプロセッサは、ミラー処理が要求
されていることを検知して、そのパケットを自身のＩＯ
ネットワーク・インタフェース・ポートへと「反射転
送」する。この検知は、ＩＰ送信先（すなわち、広域的
な送信先アドレス）並びにＰＮＨの発信元フィールド及
び送信先フィールド（ローカル・アドレス）を検査する
ことにより行われる。
Ｈの発信元フィールド及び送信先フィールドを比較し
て、ミラー処理を行うべきか否かを判断する。ミラー処
理は、例えば所与のプロセッサにより作成されたＩＰパ
ケットの送信先が、そのプロセッサに関係しないＩＯポ
ートである場合に必要である。ミラー処理においては、
システムから出される全てのパケットが、（プロセッサ
に記憶されているＴＣＰ／ＩＰプロトコルのローカル経
路指定テーブルを介して）所望のＩＯネットワークに結
合したプロセッサへと送られる。このパケットを受信す
るプロセッサは、その所望するＩＯポートに関係するプ
ロセッサである。このプロセッサは、ミラー処理が要求
されていることを検知して、そのパケットを自身のＩＯ
ネットワーク・インタフェース・ポートへと「反射転
送」する。この検知は、ＩＰ送信先（すなわち、広域的
な送信先アドレス）並びにＰＮＨの発信元フィールド及
び送信先フィールド（ローカル・アドレス）を検査する
ことにより行われる。
【００２５】図４は、パケットがプロセッサ・グループ
Ｄからミラー処理パスを経てＩＯ／Ａポートへ送られる
方法を示した図である。パラレル・マシンＤからのパケ
ットを外部マシンＷへ伝送しようとする場合、ＰＮＨ発
信元ＤからＩＰ送信先Ｗへのインタネット・パケットが
作成される。このことは、標準的なシステムにおいては
問題を生じる。なぜなら、プロセッサＡのみが外部マシ
ンＷと通信するように構成されているからである。本発
明によれば、ＰＮＨ発信元フィールドのＤ及びＰＮＨ送
信先フィールドのＡを用いて、プロセッサＤからのＩＰ
パケットを、「反射転送」するノードＡへと経路指定す
るように新規のネットワーク・ソフトウェアが構成され
ている。「反射転送」を行うノードは、いずれの場合
も、所望のＩＯポートに関連づけられたノードである。
パケットを受信すると、プロセッサＡの通信アダプタ・
カードは、ＩＰ送信先アドレス及びＰＮＨ発信元を検査
する。発信元が別のプロセッサであり（すなわち、Ｄで
あってＩＯインタフェースではない）かつ所望するＩＰ
送信先がＡではないので、そのパケットは「反射転送」
される。パケットを「反射転送」するためには、ＰＮＨ
発信元フィールド及び送信先フィールドを変更すること
が必要である。この実施例では、それぞれＡ及びＲに変
更される。その後、パケットは、無事にＩＯ／Ａポート
へ経路指定される。
Ｄからミラー処理パスを経てＩＯ／Ａポートへ送られる
方法を示した図である。パラレル・マシンＤからのパケ
ットを外部マシンＷへ伝送しようとする場合、ＰＮＨ発
信元ＤからＩＰ送信先Ｗへのインタネット・パケットが
作成される。このことは、標準的なシステムにおいては
問題を生じる。なぜなら、プロセッサＡのみが外部マシ
ンＷと通信するように構成されているからである。本発
明によれば、ＰＮＨ発信元フィールドのＤ及びＰＮＨ送
信先フィールドのＡを用いて、プロセッサＤからのＩＰ
パケットを、「反射転送」するノードＡへと経路指定す
るように新規のネットワーク・ソフトウェアが構成され
ている。「反射転送」を行うノードは、いずれの場合
も、所望のＩＯポートに関連づけられたノードである。
パケットを受信すると、プロセッサＡの通信アダプタ・
カードは、ＩＰ送信先アドレス及びＰＮＨ発信元を検査
する。発信元が別のプロセッサであり（すなわち、Ｄで
あってＩＯインタフェースではない）かつ所望するＩＰ
送信先がＡではないので、そのパケットは「反射転送」
される。パケットを「反射転送」するためには、ＰＮＨ
発信元フィールド及び送信先フィールドを変更すること
が必要である。この実施例では、それぞれＡ及びＲに変
更される。その後、パケットは、無事にＩＯ／Ａポート
へ経路指定される。
【００２６】逆の状況において、すなわちインタフェー
スＩＯ／Ａポート上の外部装置Ｗからパケットを受信し
た場合、ブリッジ相互接続ハードウェアは、それぞれＲ
及びＡの発信元フィールド及び送信先フィールドをもつ
ＰＮＨヘッダによりそのパケットを自動的に囲む。これ
によって、パラレル交換ネットワークはそのＩＰパケッ
トを処理ノードＡへ経路指定することができる。プロセ
ッサＡに関係する通信アダプタ・カードは、このパケッ
トをＩＰパケットとして識別し、その発信元が経路指定
インタフェースＲであることを確認する。ＩＰ送信先は
プロセッサＡではないので（これはパケットのＩＰ送信
先フィールドから判断される）、そのパケットは、パラ
レル交換ノード経路指定によるＩＰアドレスの参照テー
ブルを用いて適切なプロセッサへと「反射転送」され
る。このテーブルは、プロセッサに記憶されている。す
なわち、ＩＰ送信先アドレスは、送信先プロセッサを識
別するＰＮＨ送信先フィールドへと変換される。
スＩＯ／Ａポート上の外部装置Ｗからパケットを受信し
た場合、ブリッジ相互接続ハードウェアは、それぞれＲ
及びＡの発信元フィールド及び送信先フィールドをもつ
ＰＮＨヘッダによりそのパケットを自動的に囲む。これ
によって、パラレル交換ネットワークはそのＩＰパケッ
トを処理ノードＡへ経路指定することができる。プロセ
ッサＡに関係する通信アダプタ・カードは、このパケッ
トをＩＰパケットとして識別し、その発信元が経路指定
インタフェースＲであることを確認する。ＩＰ送信先は
プロセッサＡではないので（これはパケットのＩＰ送信
先フィールドから判断される）、そのパケットは、パラ
レル交換ノード経路指定によるＩＰアドレスの参照テー
ブルを用いて適切なプロセッサへと「反射転送」され
る。このテーブルは、プロセッサに記憶されている。す
なわち、ＩＰ送信先アドレスは、送信先プロセッサを識
別するＰＮＨ送信先フィールドへと変換される。
【００２７】好適例においては、外部ＩＯポートと内部
プロセッサとの間のリンクをマッピングするテーブルが
ミラー処理のために用いられるが、これらのテーブル
は、パラレル・マシン内の経路指定のためにのみ必要で
あり、またこれらの大きさはパラレル・マシン内のプロ
セッサの数によって一定でかつ限定される。外部装置経
路指定テーブルは、演算ノード内のＴＣＰ／ＩＰソフト
ウェアにより作成されかつ保持される。この外部装置の
リストは大きくかつ動的である可能性があるのでこのこ
とは望ましい。さらに、受信するパケットをミラー処理
する時間は、ｎ個のエントリからなるリストを探索する
時間プラスこのパケットをネットワークへと「反射転
送」する時間により制約される。
プロセッサとの間のリンクをマッピングするテーブルが
ミラー処理のために用いられるが、これらのテーブル
は、パラレル・マシン内の経路指定のためにのみ必要で
あり、またこれらの大きさはパラレル・マシン内のプロ
セッサの数によって一定でかつ限定される。外部装置経
路指定テーブルは、演算ノード内のＴＣＰ／ＩＰソフト
ウェアにより作成されかつ保持される。この外部装置の
リストは大きくかつ動的である可能性があるのでこのこ
とは望ましい。さらに、受信するパケットをミラー処理
する時間は、ｎ個のエントリからなるリストを探索する
時間プラスこのパケットをネットワークへと「反射転
送」する時間により制約される。
【００２８】さらに、プロセッサは、論理的ＩＯポート
・マッピングを有しないパラレル・マシン内にも常駐す
ることができる。これらのプロセッサは、指定されたポ
ートへのミラー処理転送を介して、排他的にＩＯポート
への通信を行う。従って、これらのプロセッサの全ての
トラフィックは、ミラー処理されることになる。
・マッピングを有しないパラレル・マシン内にも常駐す
ることができる。これらのプロセッサは、指定されたポ
ートへのミラー処理転送を介して、排他的にＩＯポート
への通信を行う。従って、これらのプロセッサの全ての
トラフィックは、ミラー処理されることになる。
【００２９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３０】（１）マルチプロセッサ・システム内の１
のプロセッサから該マルチプロセッサ・システム内又は
該マルチプロセッサ・システムにリンクされた外部ネッ
トワークの中の複数の送信先の１つへデータを伝送する
方法において、前記マルチプロセッサ・システム内の各
プロセッサを前記マルチプロセッサ・システムの異なる
ＩＯポートに関連付けるステップと、前記データの所望
の送信先を表すインタネット・プロトコル送信先アドレ
スを発生するステップと、前記伝送されるデータの発信
元の内部アドレスを表す内部発信元アドレスを発生する
ステップと、前記データを前記所望の送信先へ送信する
べく構成された前記マルチプロセッサ・システム内の１
の装置が内部送信先である場合に、該データの該内部送
信先を表す内部送信先アドレスを発生するステップと、
前記インタネット・プロトコル送信先アドレスを前記内
部送信先アドレスへ添付するステップと、前記内部発信
元から前記内部送信先を経て前記インタネット・プロト
コル送信先へ前記データを送信するステップとを含むデ
ータ伝送方法。 （２）前記内部発信元から前記内部送信先を経て前記イ
ンタネット・プロトコル送信先へ前記データを送信する
ステップが、前記内部送信先が前記マルチプロセッサ・
システム内の１のプロセッサである場合に、前記データ
及び前記インタネット・プロトコル送信先アドレスを該
内部送信先へ伝送するステップと、前記内部送信先であ
る前記プロセッサに関連付けられた前記ＩＯポートを経
て、前記データを前記インタネット・プロトコル送信先
へ伝送するステップとを含む上記（１）に記載のデータ
伝送方法。 （３）前記データを前記内部送信先からブリッジ相互接
続を経てその関連づけられたＩＯポートへ伝送するステ
ップを含み、該ブリッジ相互接続が、データ・バッファ
手段とデータ受信のしきい値を設定する手段とを有し、
該データ・バッファ手段が前記インタネット・プロトコ
ル送信先への該データの転送を開始する上記（２）に記
載のデータ伝送方法。 （４）複数のプロセッサを有するマルチプロセッサ・シ
ステム内の１のプロセッサから該マルチプロセッサ内又
は該マルチプロセッサにリンクされた外部ネットワーク
内の複数の送信先の１つへデータを伝送する方法におい
て、前記複数のプロセッサからデータ伝送信号を受信す
るべく結合されたブリッジと、前記複数のプロセッサの
１つのみに対してデータを直接受信し及び直接伝送する
べく構成される各々の外部ポートからなり、前記ブリッ
ジからのデータ信号を受信するべく結合される複数の外
部ポートと、前記複数のプロセッサのいずれかから前記
複数の外部ポートのいずれかへデータを伝送する手段と
を有するデータ伝送システム。 （５）前記ブリッジから前記複数の外部ポートの１つへ
データが伝送されるデータしきい値を動的に設定する手
段を有する上記（４）に記載のデータ伝送システム。 （６）前記複数のプロセッサの中の１又は複数のプロセ
ッサが、前記複数の外部ポートのいずれへもマッピング
されておらず、前記マルチプロセッサ・システムが、該
マッピングされていない１又は複数のプロセッサから前
記データ伝送手段を介して前記複数の外部ポートの１つ
へデータ伝送信号を経路指定する手段を有する上記
（５）に記載のデータ伝送システム。
のプロセッサから該マルチプロセッサ・システム内又は
該マルチプロセッサ・システムにリンクされた外部ネッ
トワークの中の複数の送信先の１つへデータを伝送する
方法において、前記マルチプロセッサ・システム内の各
プロセッサを前記マルチプロセッサ・システムの異なる
ＩＯポートに関連付けるステップと、前記データの所望
の送信先を表すインタネット・プロトコル送信先アドレ
スを発生するステップと、前記伝送されるデータの発信
元の内部アドレスを表す内部発信元アドレスを発生する
ステップと、前記データを前記所望の送信先へ送信する
べく構成された前記マルチプロセッサ・システム内の１
の装置が内部送信先である場合に、該データの該内部送
信先を表す内部送信先アドレスを発生するステップと、
前記インタネット・プロトコル送信先アドレスを前記内
部送信先アドレスへ添付するステップと、前記内部発信
元から前記内部送信先を経て前記インタネット・プロト
コル送信先へ前記データを送信するステップとを含むデ
ータ伝送方法。 （２）前記内部発信元から前記内部送信先を経て前記イ
ンタネット・プロトコル送信先へ前記データを送信する
ステップが、前記内部送信先が前記マルチプロセッサ・
システム内の１のプロセッサである場合に、前記データ
及び前記インタネット・プロトコル送信先アドレスを該
内部送信先へ伝送するステップと、前記内部送信先であ
る前記プロセッサに関連付けられた前記ＩＯポートを経
て、前記データを前記インタネット・プロトコル送信先
へ伝送するステップとを含む上記（１）に記載のデータ
伝送方法。 （３）前記データを前記内部送信先からブリッジ相互接
続を経てその関連づけられたＩＯポートへ伝送するステ
ップを含み、該ブリッジ相互接続が、データ・バッファ
手段とデータ受信のしきい値を設定する手段とを有し、
該データ・バッファ手段が前記インタネット・プロトコ
ル送信先への該データの転送を開始する上記（２）に記
載のデータ伝送方法。 （４）複数のプロセッサを有するマルチプロセッサ・シ
ステム内の１のプロセッサから該マルチプロセッサ内又
は該マルチプロセッサにリンクされた外部ネットワーク
内の複数の送信先の１つへデータを伝送する方法におい
て、前記複数のプロセッサからデータ伝送信号を受信す
るべく結合されたブリッジと、前記複数のプロセッサの
１つのみに対してデータを直接受信し及び直接伝送する
べく構成される各々の外部ポートからなり、前記ブリッ
ジからのデータ信号を受信するべく結合される複数の外
部ポートと、前記複数のプロセッサのいずれかから前記
複数の外部ポートのいずれかへデータを伝送する手段と
を有するデータ伝送システム。 （５）前記ブリッジから前記複数の外部ポートの１つへ
データが伝送されるデータしきい値を動的に設定する手
段を有する上記（４）に記載のデータ伝送システム。 （６）前記複数のプロセッサの中の１又は複数のプロセ
ッサが、前記複数の外部ポートのいずれへもマッピング
されておらず、前記マルチプロセッサ・システムが、該
マッピングされていない１又は複数のプロセッサから前
記データ伝送手段を介して前記複数の外部ポートの１つ
へデータ伝送信号を経路指定する手段を有する上記
（５）に記載のデータ伝送システム。
【図１】本発明によるシステムのブロック図である。
【図２】本発明によるプロセッサのＩＯポートへのマッ
ピングを示す図である。
ピングを示す図である。
【図３】本発明のシステムにおける直接経路指定による
パケット送信を示す図である。
パケット送信を示す図である。
【図４】本発明のシステムにおけるミラー処理経路指定
によるパケット送信を示す図である。
によるパケット送信を示す図である。
１０ 交換インタフェースＩＣ １１ パラレル・プロセッサ交換器 １２ データ移送器 １４ デュアル・ポートＲＡＭ １６ マイクロプロセッサ・バス １８ マイクロプロセッサ ２０ ＤＰＲバス ２２ ＡＴＭＳＡＲＡＡＬチップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・ミム・ツァオ アメリカ合衆国10598、ニューヨーク州、 ヨークタウン・ハイツ、デラノ・ロード 746 (56)参考文献 特開 平５−344122（ＪＰ，Ａ) ＲＦＣ1631：”Ｔｈｅ ＩＰ Ｎｅｔ ｗｏｒｋ Ａｄｄｒｅｓｓ Ｔｒａｎｓ ｌａｔｏｒ（ＮＡＴ）”（Ｍａｙ 1994) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/66 H04L 12/56 H04L 12/46 G06F 13/00 353
Claims (6)
- 【請求項１】マルチプロセッサ・システム内の１のプロ
セッサから該マルチプロセッサ・システム内又は該マル
チプロセッサ・システムにリンクされた外部ネットワー
クの中の複数の送信先の１つへデータを伝送する方法に
おいて、 前記マルチプロセッサ・システム内の各プロセッサを前
記マルチプロセッサ・システムの異なるＩＯポートに関
連付けるステップと、 前記データの所望の送信先を表すインタネット・プロト
コル送信先アドレスを発生するステップと、 前記伝送されるデータの発信元の内部アドレスを表す内
部発信元アドレスを発生するステップと、 前記データを前記所望の送信先へ送信するべく構成され
た前記マルチプロセッサ・システム内の１の装置が内部
送信先である場合に、該データの該内部送信先を表す内
部送信先アドレスを発生するステップと、 前記インタネット・プロトコル送信先アドレスを前記内
部送信先アドレスへ添付するステップと、 前記内部発信元から前記内部送信先を経て前記インタネ
ット・プロトコル送信先へ前記データを送信するステッ
プとを含むデータ伝送方法。 - 【請求項２】前記内部発信元から前記内部送信先を経て
前記インタネット・プロトコル送信先へ前記データを送
信するステップが、 前記内部送信先が前記マルチプロセッサ・システム内の
１のプロセッサである場合に、前記データ及び前記イン
タネット・プロトコル送信先アドレスを該内部送信先へ
伝送するステップと、 前記内部送信先である前記プロセッサに関連付けられた
前記ＩＯポートを経て、前記データを前記インタネット
・プロトコル送信先へ伝送するステップとを含む請求項
１に記載のデータ伝送方法。 - 【請求項３】前記データを前記内部送信先からブリッジ
相互接続を経てその関連づけられたＩＯポートへ伝送す
るステップを含み、該ブリッジ相互接続が、データ・バ
ッファ手段とデータ受信のしきい値を設定する手段とを
有し、該データ・バッファ手段が前記インタネット・プ
ロトコル送信先への該データの転送を開始する請求項２
に記載のデータ伝送方法。 - 【請求項４】複数のプロセッサを有するマルチプロセッ
サ・システム内の１のプロセッサから該マルチプロセッ
サ内又は該マルチプロセッサにリンクされた外部ネット
ワーク内の複数の送信先の１つへデータを伝送する方法
において、 前記複数のプロセッサからデータ伝送信号を受信するべ
く結合されたブリッジと、 前記複数のプロセッサの１つのみに対してデータを直接
受信し及び直接伝送するべく構成される各々の外部ポー
トからなり、前記ブリッジからのデータ信号を受信する
べく結合される複数の外部ポートと、 前記複数のプロセッサのいずれかから前記複数の外部ポ
ートのいずれかへデータを伝送する手段とを有するデー
タ伝送システム。 - 【請求項５】前記ブリッジから前記複数の外部ポートの
１つへデータが伝送されるデータしきい値を動的に設定
する手段を有する請求項４に記載のデータ伝送システ
ム。 - 【請求項６】前記複数のプロセッサの中の１又は複数の
プロセッサが、前記複数の外部ポートのいずれへもマッ
ピングされておらず、前記マルチプロセッサ・システム
が、該マッピングされていない１又は複数のプロセッサ
から前記データ伝送手段を介して前記複数の外部ポート
の１つへデータ伝送信号を経路指定する手段を有する請
求項５に記載のデータ伝送システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/370,913 US5544162A (en) | 1995-01-10 | 1995-01-10 | IP bridge for parallel machines |
| US370913 | 1999-08-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274816A JPH08274816A (ja) | 1996-10-18 |
| JP3167906B2 true JP3167906B2 (ja) | 2001-05-21 |
Family
ID=23461701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32554895A Expired - Fee Related JP3167906B2 (ja) | 1995-01-10 | 1995-12-14 | データ伝送方法及びシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5544162A (ja) |
| JP (1) | JP3167906B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9722318B2 (en) | 2015-07-14 | 2017-08-01 | At&T Intellectual Property I, L.P. | Method and apparatus for coupling an antenna to a device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5673263A (en) * | 1995-03-31 | 1997-09-30 | International Business Machines Corporation | Method for using an IP address-based routing protocol in an ATM environment |
| US5712986A (en) * | 1995-12-19 | 1998-01-27 | Ncr Corporation | Asynchronous PCI-to-PCI Bridge |
| US5799149A (en) * | 1996-06-17 | 1998-08-25 | International Business Machines Corporation | System partitioning for massively parallel processors |
| CA2212121C (en) | 1996-08-02 | 2010-03-30 | Symbol Technologies, Inc. | Improvements in data retrieval |
| US6023563A (en) * | 1996-08-20 | 2000-02-08 | Shani; Ron | Networking switch having the network presence of a bridge |
| US5909550A (en) * | 1996-10-16 | 1999-06-01 | Cisco Technology, Inc. | Correlation technique for use in managing application-specific and protocol-specific resources of heterogeneous integrated computer network |
| US5892922A (en) * | 1997-02-28 | 1999-04-06 | 3Com Corporation | Virtual local area network memory access system |
| US6122276A (en) * | 1997-06-30 | 2000-09-19 | Cisco Technology, Inc. | Communications gateway mapping internet address to logical-unit name |
| US6049833A (en) | 1997-08-29 | 2000-04-11 | Cisco Technology, Inc. | Mapping SNA session flow control to TCP flow control |
| US6128662A (en) * | 1997-08-29 | 2000-10-03 | Cisco Technology, Inc. | Display-model mapping for TN3270 client |
| EP1699223B1 (en) * | 1997-10-27 | 2010-03-24 | Canon Kabushiki Kaisha | Data communication apparatus and method |
| US6529963B1 (en) | 1998-12-29 | 2003-03-04 | Lsi Logic Corporation | Methods and apparatus for interconnecting independent fibre channel fabrics |
| US6662254B1 (en) | 2000-06-22 | 2003-12-09 | Axerra Networks, Ltd. | System architecture |
| JP2002290399A (ja) * | 2001-03-26 | 2002-10-04 | Fujitsu Ltd | 加入者終端装置およびパケット処理方法 |
| JP4108524B2 (ja) * | 2003-04-14 | 2008-06-25 | 日本電気株式会社 | Ａｔｍブリッジ装置及びａｔｍブリッジにおけるループ検出方法 |
| US7120725B2 (en) * | 2004-11-23 | 2006-10-10 | Motorola, Inc. | Method of communicating a VMEbus signal over IP packet network |
| US7620047B2 (en) * | 2004-11-23 | 2009-11-17 | Emerson Network Power - Embedded Computing, Inc. | Method of transporting a RapidIO packet over an IP packet network |
| TW200737843A (en) * | 2006-03-31 | 2007-10-01 | Hon Hai Prec Ind Co Ltd | Network device and method for mirroring packets |
| WO2008095201A1 (en) * | 2007-02-02 | 2008-08-07 | Psimast, Inc. | Processor chip architecture having integrated high-speed packet switched serial interface |
| US20080307149A1 (en) * | 2007-06-08 | 2008-12-11 | Tomonori Hirai | Clustering System and Flexible Interconnection Architecture Thereof |
| US8289981B1 (en) * | 2009-04-29 | 2012-10-16 | Trend Micro Incorporated | Apparatus and method for high-performance network content processing |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4597078A (en) * | 1983-10-19 | 1986-06-24 | Digital Equipment Corporation | Bridge circuit for interconnecting networks |
| US4734908A (en) * | 1986-10-31 | 1988-03-29 | American Telephone And Telegraph Company, At&T Bell Laboratories | High speed trunk interface with concurrent protocol handlers |
| US4797881A (en) * | 1987-03-12 | 1989-01-10 | Sytek, Inc. | Bridge system for connecting networks |
| US5339396A (en) * | 1987-11-18 | 1994-08-16 | Hitachi, Ltd. | Interconnection network and crossbar switch for the same |
| US4866704A (en) * | 1988-03-16 | 1989-09-12 | California Institute Of Technology | Fiber optic voice/data network |
| US5187780A (en) * | 1989-04-07 | 1993-02-16 | Digital Equipment Corporation | Dual-path computer interconnect system with zone manager for packet memory |
| US5095480A (en) * | 1989-06-16 | 1992-03-10 | Fenner Peter R | Message routing system for shared communication media networks |
| US5247520A (en) * | 1989-10-13 | 1993-09-21 | International Business Machines Corporation | Communications architecture interface |
| JP2803262B2 (ja) * | 1989-12-15 | 1998-09-24 | 日本電気株式会社 | パケット・スイッチ |
| US5280474A (en) * | 1990-01-05 | 1994-01-18 | Maspar Computer Corporation | Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays |
| US5309437A (en) * | 1990-06-29 | 1994-05-03 | Digital Equipment Corporation | Bridge-like internet protocol router |
| US5243699A (en) * | 1991-12-06 | 1993-09-07 | Maspar Computer Corporation | Input/output system for parallel processing arrays |
| US5371852A (en) * | 1992-10-14 | 1994-12-06 | International Business Machines Corporation | Method and apparatus for making a cluster of computers appear as a single host on a network |
-
1995
- 1995-01-10 US US08/370,913 patent/US5544162A/en not_active Expired - Fee Related
- 1995-12-14 JP JP32554895A patent/JP3167906B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＲＦＣ１６３１："Ｔｈｅ ＩＰ Ｎｅｔｗｏｒｋ Ａｄｄｒｅｓｓ Ｔｒａｎｓｌａｔｏｒ（ＮＡＴ）"（Ｍａｙ １９９４） |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9722318B2 (en) | 2015-07-14 | 2017-08-01 | At&T Intellectual Property I, L.P. | Method and apparatus for coupling an antenna to a device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274816A (ja) | 1996-10-18 |
| US5544162A (en) | 1996-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3167906B2 (ja) | データ伝送方法及びシステム | |
| US5790530A (en) | Message-passing multiprocessor system | |
| JP3399928B2 (ja) | コンピュータシステムにおけるネットワークパケットの高速転送及びフィルタリング | |
| US7640364B2 (en) | Port aggregation for network connections that are offloaded to network interface devices | |
| US7706367B2 (en) | Integrated tunneling and network address translation: performance improvement for an interception proxy server | |
| US6876656B2 (en) | Switch assisted frame aliasing for storage virtualization | |
| US6529963B1 (en) | Methods and apparatus for interconnecting independent fibre channel fabrics | |
| US7865633B2 (en) | Multiple context single logic virtual host channel adapter | |
| JP5467541B2 (ja) | 通信制御システム、スイッチングノード、通信制御方法、及び通信制御用プログラム | |
| US7596634B2 (en) | Networked application request servicing offloaded from host | |
| US20080126564A1 (en) | Multiple context single logic virtual host channel adapter supporting multiple transport protocols | |
| US9118586B2 (en) | Multi-speed cut through operation in fibre channel switches | |
| JPH08507909A (ja) | ワークステーションを複数個のコンピュータプラットホームにインタフェースする方法および装置 | |
| US20150026384A1 (en) | Network Switch | |
| US20110262134A1 (en) | Hardware Accelerated Data Frame Forwarding | |
| US20080059686A1 (en) | Multiple context single logic virtual host channel adapter supporting multiple transport protocols | |
| US7596148B2 (en) | Receiving data from virtual channels | |
| US7979573B2 (en) | Smart routing between peers in a point-to-point link based system | |
| US6950873B2 (en) | Apparatus and method for port sharing a plurality of server processes | |
| JP2845208B2 (ja) | アドレス解決装置 | |
| US7302505B2 (en) | Receiver multi-protocol interface and applications thereof | |
| US6809547B2 (en) | Multi-function interface and applications thereof | |
| US20040017813A1 (en) | Transmitting data from a plurality of virtual channels via a multiple processor device | |
| KR20040066933A (ko) | Ｉｅｅｅ 1394 브리지 직렬 버스 네트워크에서 효과적인타임아웃 메시지 처리 | |
| US7038487B2 (en) | Multi-function interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |