JP4546380B2 - クロスバースイッチ、情報処理装置および転送方法 - Google Patents
クロスバースイッチ、情報処理装置および転送方法 Download PDFInfo
- Publication number
- JP4546380B2 JP4546380B2 JP2005291368A JP2005291368A JP4546380B2 JP 4546380 B2 JP4546380 B2 JP 4546380B2 JP 2005291368 A JP2005291368 A JP 2005291368A JP 2005291368 A JP2005291368 A JP 2005291368A JP 4546380 B2 JP4546380 B2 JP 4546380B2
- Authority
- JP
- Japan
- Prior art keywords
- arbitration
- port
- signal
- register
- flit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Description
複数のノード間にあって、少なくとも1つのフリットからなるパケットを前記ノード間で転送するクロスバースイッチであって、
いずれか1つのノードに接続されており、該ノードからの先頭の2つのフリットを、出力段となる第1のレジスタとその前段となる第2のレジスタとに格納し、前記第1のレジスタにパケット先頭の先頭フリットが格納されたとき所望の要求先への第1の調停要求信号を生成し、前記第2のレジスタに前記先頭フリットが格納されたとき所望の要求先への第2の調停要求信号を生成し、さらに、いずれかの要求先への前記第1の調停要求信号があるか否かを通知するための第1の通知信号を生成し、前記第1の調停要求信号、前記第2の調停要求信号、および前記第1の通知信号を用いた調停による調停結果信号が得られると、該調停結果信号に従って前記第1のレジスタからフリットを出力すると共に前記第1のレジスタおよび前記第2のレジスタに格納するフリットを順次進める複数のポート入力部と、
いずれか1つのノードおよび前記複数のポート入力部の全てに接続され、前記調停結果信号が得られると、該調停結果信号に従って、いずれかのポート入力部の前記第1のレジスタから出力されたフリットを前記ノードに順次出力する複数のポート出力部と、
前記ポート出力部に対応して設けられ、伝送経路により生じる前記調停結果信号の遅延を所定範囲に抑えるためのレジスタを調停回路の前または後に備え、前記複数のポート入力部から自身宛の前記第1の調停要求信号および前記第2の調停要求信号と前記第1の通知信号とを受け、各々の調停結果信号を第2の通知信号として相互に送受信し、前記第1の調停要求信号、前記第2の調停要求信号、前記第1の通知信号、および前記第2の通知信号に基づき前記調停回路にて調停を行い、前記調停結果信号を前記ポート入力部および前記ポート出力部に与える複数の調停部と、を有している。
前記ポート出力部と前記ポート入力部の対に関連する故障を診断するポート診断部を更に有し、
前記調停部は、対応するポート出力部とポート入力部の対に関連する故障の通知を前記ポート診断部から受けると、自身への前記第1の調停要求に対して強制的に送信許可を与えることとしてもよい。
前記ポート出力部は、故障の発生したポート入力部からパケットが転送されている途中であれば、前記ノードに送出中の該パケットに残りのフリットを疑似するダミーフリットを挿入し、該パケットの前記ノードへの送出を完了させることとしてもよい。
図1は、本発明の第1の実施形態によるクロスバースイッチを用いた情報処理装置の構成例を示す図である。図1を参照すると、本実施形態の情報処理装置は、16個のプロセッサノード100〜115、8個のIOノード120〜127、および4個のクロスバースイッチ130〜133を有している。プロセッサノード100〜115とIOノード120〜127はクロスバースイッチ130〜133を介して相互に接続されている。
を生成し、所望のポート出力部に送る(ステップ1002)。
複数のプロセッサノードと複数のIOノードを有する情報処理装置は、プロセッサノードおよびIOノードを複数のパーティションに分割して使用されることがある。そのような情報処理装置に備えられたクロスバースイッチは、複数のパーティションにより分割して使用される。そして、クロスバースイッチの有するポート入力部またはポート出力部が複数のパーティションに共有される場合がある。
上述したように、複数のプロセッサノードと複数のIOノードを有する情報処理装置は、プロセッサノードおよびIOノードを複数のパーティションに分割して使用されることがある。そのような情報処理装置に備えられたクロスバースイッチは、複数のパーティションにより分割して使用される。そして、クロスバースイッチの有するポート入力部またはポート出力部が複数のパーティションに共有される場合がある。
120〜127 IOノード
130〜133 クロスバースイッチ
134〜139、140〜155、160〜167、220〜228、230〜238 信号線
200〜208 ポート入力部
210〜218 ポート出力部
300〜303 レジスタ
304、305 OR回路
306、307 ビット分割部
308 出力ポート生成回路
310〜318 ポートリクエスト生成回路
320 調停回路
321〜323 レジスタ
324 セレクター
325 ビットOR回路
326 ビット分割部
330、401〜406、430〜438、440〜448、450〜458 送出許可信号
332、331、340〜348、350〜358、360、370、410 調停要求信号
333、334 フリット信号
400 調停結果信号
420〜428 送出許可OR信号
500、503、624 NOT回路
502、504 OR回路
501、505、620、623 AND回路
510〜514 信号
600〜608 ポート診断部
630、626 故障通知信号
631〜637 信号
700、701 パーティション
800 故障検出回路
801 セレクター
802 パケット情報抽出回路
805 ダミーフリット生成回路
812 セレクター
814〜821 信号
1001〜1005、2001〜2003、3001〜3005 ステップ
Claims (21)
- 複数のノード間にあって、少なくとも1つのフリットからなるパケットを前記ノード間で転送するクロスバースイッチであって、
いずれか1つのノードに接続されており、該ノードからの2つのフリットを、出力段となる第1のレジスタとその前段となる第2のレジスタとに格納し、前記第1のレジスタにパケット先頭の先頭フリットが格納されたとき所望の要求先への第1の調停要求信号を生成し、前記第2のレジスタに前記先頭フリットが格納されたとき所望の要求先への第2の調停要求信号を生成し、さらに、いずれかの要求先への前記第1の調停要求信号があるか否かを通知するための第1の通知信号を生成し、前記第1の調停要求信号、前記第2の調停要求信号、および前記第1の通知信号を用いた調停による調停結果信号が得られると、該調停結果信号に従って前記第1のレジスタからフリットを出力すると共に前記第1のレジスタおよび前記第2のレジスタに格納するフリットを順次進める複数のポート入力部と、
いずれか1つのノードおよび前記複数のポート入力部の全てに接続され、前記調停結果信号が得られると、該調停結果信号に従って、いずれかのポート入力部の前記第1のレジスタから出力されたフリットを前記ノードに順次出力する複数のポート出力部と、
前記ポート出力部に対応して設けられ、伝送経路により生じる前記調停結果信号の遅延を所定範囲に抑えるためのレジスタを調停回路の前または後に備え、前記複数のポート入力部から自身宛の前記第1の調停要求信号および前記第2の調停要求信号と前記第1の通知信号とを受け、各々の調停結果信号を第2の通知信号として相互に送受信し、前記第1の調停要求信号、前記第2の調停要求信号、前記第1の通知信号、および前記第2の通知信号に基づき前記調停回路にて調停を行い、前記調停結果信号を前記ポート入力部および前記ポート出力部に与える複数の調停部と、を有するクロスバースイッチ。 - 前記調停部は、前記ポート入力部の各々について、前記第1の調停要求信号があり、かつ該第1の調停要求信号に対する送信許可が与えられていないとき、あるいは前記第1の調停要求信号がないかまたは前記第1の調停要求信号があるが該第1の調停要求信号に対する送信許可が既に与えられており、かつ前記第2の調停要求信号があるとき、前記ポート入力部からの調停要求を有効として前記調停回路に与えるポートリクエスト生成回路を有する、請求項1記載のクロスバースイッチ。
- 複数の前記ポート出力部と複数の前記ポート入力部は1対1の対をなして同じノードに接続されており、
前記ポート出力部と前記ポート入力部の対に関連する故障を診断するポート診断部を更に有し、
前記調停部は、対応するポート出力部とポート入力部の対に関連する故障の通知を前記ポート診断部から受けると、自身への前記第1の調停要求に対して強制的に送信許可を与える、請求項1または2に記載のクロスバースイッチ。 - 前記ポート入力部は、該ポート入力部内の故障を検出し前記ポート出力部に通知する故障検出回路を有し、
前記ポート出力部は、故障の発生したポート入力部からパケットが転送されている途中であれば、前記ノードに送出中の該パケットに残りのフリットを疑似するダミーフリットを挿入し、該パケットの前記ノードへの送出を完了させる、請求項1〜3のいずれか1項に記載のクロスバースイッチ。 - 前記ポート出力部は、故障が発生したとき前記ポート入力部から転送中の前記パケットの前記ノードへの送出を開始していなければ、該パケットを送出することなく送出完了の状態にする、請求項4に記載のクロスバースイッチ。
- 前記ポート出力部は、前記故障が前記パケットの先頭フリットと同時に通知されてきたとき、該パケットの送出を開始していないと判定する、請求項5に記載のクロスバースイッチ。
- 前記ポート出力部は、前記先頭フリットに含まれているヘッダーから挿入すべきダミーフリットの数を求める、請求項4〜6のいずれか1項に記載のクロスバースイッチ。
- 複数の前記ノードが複数のパーティションに分割して使用されている、請求項3〜7のいずれか1項に記載のクロスバースイッチ。
- 前記第1の通知信号は、全ての調停部に宛てた第1の調停要求信号を論理和した信号である、請求項1〜8のいずれか1項に記載のクロスバースイッチ。
- 前記調停部の各々が対応する前記ポート出力部の内部に配置されている、請求項1〜9のいずれか1項に記載のクロスバースイッチ。
- 前記ポート入力部の一部および前記ポート出力部の一部を前記ノードに代えて前記クロスバースイッチ同士で相互接続する、請求項1〜10のいずれか1項に記載のクロスバースイッチ。
- 少なくとも1つのフリットからなるパケットを相互に送受信する複数のノードと、
いずれか1つのノードに接続されており、該ノードからの2つのフリットを、出力段となる第1のレジスタとその前段となる第2のレジスタとに格納し、前記第1のレジスタにパケット先頭の先頭フリットが格納されたとき所望の要求先への第1の調停要求信号を生成し、前記第2のレジスタに前記先頭フリットが格納されたとき所望の要求先への第2の調停要求信号を生成し、さらに、いずれかの要求先への前記第1の調停要求信号があるか否かを通知するための第1の通知信号を生成し、前記第1の調停要求信号、前記第2の調停要求信号、および前記第1の通知信号を用いた調停による調停結果信号が得られると、該調停結果信号に従って前記第1のレジスタからフリットを出力すると共に前記第1のレジスタおよび前記第2のレジスタに格納するフリットを順次進める複数のポート入力部と、いずれか1つのノードおよび前記複数のポート入力部の全てに接続され、前記調停結果信号が得られると、該調停結果信号に従って、いずれかのポート入力部の前記第1のレジスタから出力されたフリットを前記ノードに順次出力する複数のポート出力部と、前記ポート出力部に対応して設けられ、伝送経路により生じる前記調停結果信号の遅延を所定範囲に抑えるためのレジスタを調停回路の前または後に備え、前記複数のポート入力部から自身宛の前記第1の調停要求信号および前記第2の調停要求信号と前記第1の通知信号とを受け、各々の調停結果信号を第2の通知信号として相互に送受信し、前記第1の調停要求信号、前記第2の調停要求信号、前記第1の通知信号、および前記第2の通知信号に基づき前記調停回路にて調停を行い、前記調停結果信号を前記ポート入力部および前記ポート出力部に与える複数の調停部と、を有し、前記ノード間で前記パケットを転送するクロスバースイッチと、を有する情報処理装置。 - 前記調停部は、前記ポート入力部の各々について、前記第1の調停要求信号があり、かつ該第1の調停要求信号に対する送信許可が与えられていないとき、あるいは前記第1の調停要求信号がないかまたは前記第1の調停要求信号があるが該第1の調停要求信号に対する送信許可が既に与えられており、かつ前記第2の調停要求信号があるとき、前記ポート入力部からの調停要求を有効として前記調停回路に与えるポートリクエスト生成回路を有する、請求項12記載の情報処理装置。
- 複数の前記ポート出力部と複数の前記ポート入力部は1対1の対をなして同じノードに接続されており、
前記クロスバースイッチは、前記ポート出力部と前記ポート入力部の対に関連する故障を診断するポート診断部を更に有し、
前記調停部は、対応するポート出力部とポート入力部の対に関連する故障の通知を前記ポート診断部から受けると、自身への前記第1の調停要求に対して強制的に送信許可を与える、請求項12または13に記載の情報処理装置。 - 前記ポート入力部は、該ポート入力部内の故障を検出し前記ポート出力部に通知する故障検出回路を有し、
前記ポート出力部は、故障の発生したポート入力部からパケットが転送されている途中であれば、前記ノードに送出中の該パケットに残りのフリットを疑似するダミーフリットを挿入し、該パケットの前記ノードへの送出を完了させる、請求項12〜14のいずれか1項に記載の情報処理装置。 - 前記ポート出力部は、故障が発生したとき前記ポート入力部から転送中の前記パケットの前記ノードへの送出を開始していなければ、該パケットを送出することなく送出完了の状態にする、請求項15に記載の情報処理装置。
- 複数のノードが接続されたクロスバースイッチによって、少なくとも1つのフリットからなるパケットを前記ノード間で転送するための転送方法であって、
いずれか1つのノードに接続された複数のポート入力部が、複数のポートに接続された複数の前記ノードからの2つのフリットを、出力段となる第1のレジスタとその前段となる第2のレジスタとに格納するステップと、
前記ポート入力部が、前記第1のレジスタにパケット先頭の先頭フリットが格納されたとき所望のポートへの第1の調停要求信号を生成し、前記第2のレジスタに前記先頭フリットが格納されたとき所望のポートへの第2の調停要求信号を生成し、さらに、いずれかの要求先への前記第1の調停要求信号があるか否かを通知するための第1の通知信号を生成するステップと、
いずれか1つのノードおよび前記複数のポート入力部の全てに接続された複数のポート出力部に対応して設けられ、伝送経路により生じる信号の遅延を所定範囲に抑えるためのレジスタを調停回路の前または後に備えた複数の調停部が、前記第1の調停要求信号、前記第2調停要求信号、および前記第1の通知信号と、他のポートの調停結果を含む第2の通知信号とに基づき前記調停回路にてポート毎の調停を行い、
前記ポート入力部と前記ポート出力部が、調停結果に従ってポート間でパケットを転送するステップと、を有する転送方法。 - 前記調停部は、前記ポート入力部の各々について、前記第1の調停要求信号があり、かつ該第1の調停要求信号に対する送信許可が与えられていない、あるいは前記第1の調停要求信号がないかまたは前記第1の調停要求信号があるが該第1の調停要求信号に対する送信許可が既に与えられており、かつ前記第2の調停要求信号があるポートからの調停要求を前記調停回路に対して有効とする、請求項17記載の転送方法。
- 前記ポートに関連する故障が起こると、前記調停部は、該ポートへの第1の調停要求に対して強制的に送信許可を与える、請求項17または18に記載の転送方法。
- 前記ポート入力部がパケットの入力しているポートに故障が起きたことを検出すると、前記ポート出力部がノードに送出中の該ポートからの該パケットに残りのフリットを疑似するダミーフリットを挿入し、該パケットの前記ノードへの送出を完了させる、請求項17〜19のいずれか1項に記載の転送方法。
- 前記ポート出力部は、故障が発生した前記ポートからの前記パケットの前記ノードへの送出を開始していなければ、該パケットを送出することなく送出完了の状態にする、請求項20に記載の転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291368A JP4546380B2 (ja) | 2005-10-04 | 2005-10-04 | クロスバースイッチ、情報処理装置および転送方法 |
US11/540,514 US7672305B2 (en) | 2005-10-04 | 2006-10-02 | Crossbar switch, information processor, and transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291368A JP4546380B2 (ja) | 2005-10-04 | 2005-10-04 | クロスバースイッチ、情報処理装置および転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007102476A JP2007102476A (ja) | 2007-04-19 |
JP4546380B2 true JP4546380B2 (ja) | 2010-09-15 |
Family
ID=37901860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005291368A Expired - Fee Related JP4546380B2 (ja) | 2005-10-04 | 2005-10-04 | クロスバースイッチ、情報処理装置および転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7672305B2 (ja) |
JP (1) | JP4546380B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9094343B1 (en) * | 2008-11-13 | 2015-07-28 | Qlogic, Corporation | Method and system for taking a network port offline |
WO2013028479A2 (en) * | 2011-08-19 | 2013-02-28 | Axis Semiconductor, Inc. | Dynamically reconfigurable hybrid circuit-switched and packet-switched network architecture |
US9720838B2 (en) * | 2015-03-27 | 2017-08-01 | Intel Corporation | Shared buffered memory routing |
US20230236992A1 (en) * | 2022-01-21 | 2023-07-27 | Arm Limited | Data elision |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003337807A (ja) * | 2002-05-21 | 2003-11-28 | Nec Corp | クロスバの高速化方法及びクロスバの高速化方式 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6285679B1 (en) * | 1997-08-22 | 2001-09-04 | Avici Systems, Inc. | Methods and apparatus for event-driven routing |
US6751698B1 (en) * | 1999-09-29 | 2004-06-15 | Silicon Graphics, Inc. | Multiprocessor node controller circuit and method |
JP3747020B2 (ja) | 2002-09-09 | 2006-02-22 | エヌイーシーコンピュータテクノ株式会社 | クロスバー調停システム |
-
2005
- 2005-10-04 JP JP2005291368A patent/JP4546380B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-02 US US11/540,514 patent/US7672305B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003337807A (ja) * | 2002-05-21 | 2003-11-28 | Nec Corp | クロスバの高速化方法及びクロスバの高速化方式 |
Also Published As
Publication number | Publication date |
---|---|
US20070076701A1 (en) | 2007-04-05 |
JP2007102476A (ja) | 2007-04-19 |
US7672305B2 (en) | 2010-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10084692B2 (en) | Streaming bridge design with host interfaces and network on chip (NoC) layers | |
KR101831550B1 (ko) | 다중슬롯 링크 계층 플릿에서의 제어 메시징 | |
US7643477B2 (en) | Buffering data packets according to multiple flow control schemes | |
US8484390B2 (en) | Message handler and method for controlling access to data of a message memory of a communications module | |
US20070133415A1 (en) | Method and apparatus for flow control initialization | |
JP2009512260A (ja) | 加入者装置、通信システムの通信コントローラ、および通信システムの加入者装置内でゲートウェイ機能を実現する方法 | |
JP6191833B2 (ja) | 通信装置、通信装置を有するルータ、バスシステム、およびバスシステムを有する半導体回路の回路基板 | |
EP2312457B1 (en) | Data processing apparatus, data processing method and computer-readable medium | |
JP2005514838A (ja) | 拡張タイプ/拡張長さフィールドを有するパケットヘッダを利用したコンピュータシステムにおけるエージェント間の通信トランザクションタイプ | |
US11730325B2 (en) | Dual mode interconnect | |
JP4546380B2 (ja) | クロスバースイッチ、情報処理装置および転送方法 | |
US20050015529A1 (en) | Duplexing system and method using serial-parallel bus matching | |
US6208645B1 (en) | Time multiplexing of cyclic redundancy functions in point-to-point ringlet-based computer systems | |
EP0353249A4 (en) | Parallel networking architecture | |
US8325768B2 (en) | Interleaving data packets in a packet-based communication system | |
JP2008187711A (ja) | 2つのエンティティ間の通信ゲートウェイ | |
US11868209B2 (en) | Method and system for sequencing data checks in a packet | |
JP6847334B2 (ja) | ネットワーク装置、ネットワークシステム、ネットワーク方法、およびネットワークプログラム | |
CN116303221A (zh) | 一种多核处理器片上网络系统的数据传输方法 | |
EP2405362A1 (en) | A connection arrangement | |
JP2692773B2 (ja) | エラー訂正装置 | |
CN115827524A (zh) | 一种数据传输方法以及装置 | |
US11296903B2 (en) | Master of a bus system | |
US10990552B1 (en) | Streaming interconnect architecture for data processing engine array | |
JP4708901B2 (ja) | データ処理モジュール及びそのメッセージの送信準備方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100701 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4546380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |