JP2003337807A - クロスバの高速化方法及びクロスバの高速化方式 - Google Patents

クロスバの高速化方法及びクロスバの高速化方式

Info

Publication number
JP2003337807A
JP2003337807A JP2002146712A JP2002146712A JP2003337807A JP 2003337807 A JP2003337807 A JP 2003337807A JP 2002146712 A JP2002146712 A JP 2002146712A JP 2002146712 A JP2002146712 A JP 2002146712A JP 2003337807 A JP2003337807 A JP 2003337807A
Authority
JP
Japan
Prior art keywords
request
register
data
crossbar
requester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002146712A
Other languages
English (en)
Other versions
JP3770203B2 (ja
Inventor
Yasuhiro Soda
泰広 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002146712A priority Critical patent/JP3770203B2/ja
Priority to EP20030011099 priority patent/EP1367486A2/en
Priority to US10/442,046 priority patent/US6801978B2/en
Publication of JP2003337807A publication Critical patent/JP2003337807A/ja
Application granted granted Critical
Publication of JP3770203B2 publication Critical patent/JP3770203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4252—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a handshaking protocol

Abstract

(57)【要約】 【課題】 データパスに中継レジスタを有するＸＢＡＲ
において、ＸＢＡＲのスループットを増やし、また、レ
イテンシを高速化する。 【解決手段】 リクエスタ１００は、クロスバの中継レ
ジスタへのデータを保持する出力データレジスタ１０１
とこのデータのクロスバ出力ポート指定情報と出力リク
エストをコードにして前記クロスバに出力するリクエス
トレジスタを２個有し（１０３、１０４）、クロスバか
らのＧＮＴ信号により次データの出力データレジスタ１
０１へのセットと対応するリクエストレジスタ１０３へ
のセットを行う。クロスバ１４０は、リクエスタ１００
にＧＮＴレジスタ１２３からＧＮＴ信号が出力されると
同時にリクエスタの２本の前記リクエストレジスタ（１
０３、１０４）からのリクエストに対する選択を予め備
えたリクエスト選択レジスタ１２６により切り替え調停
回路１２２にリクエストとして入力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はクロスバ（以後ＸＢ
ＡＲと記述する）の高速化方法及び高速化方式に関し、
特にデータパスに中継レジスタを有するＸＢＡＲにおい
て、アービトレーション部に入力するリクエスト信号を
リクエスタ毎に２本設けることにより、ＸＢＡＲを高速
化するクロスバの高速化方法及び高速化方式に関する。
【０００２】
【従来の技術】図３は従来の方式によるＸＢＡＲを示す
ブロック図である。
【０００３】図３を参照すると、ＸＢＡＲ０４０はリク
エスタ０００とリクエスタ０１０に接続され、ＸＢＡＲ
出力ポート０とＸＢＡＲ出力ポート１を有する、２入力
２出力のＸＢＡＲ構成となっている。
【０００４】ＸＢＡＲ０４０は、各リクエスタが入力し
てくるデータを、各リクエスタが指定するＸＢＡＲ出力
ポートにデータを出力する機能を有する。この際、リク
エスタ間でＸＢＡＲ出力ポートが競合してしまった場
合、調停回路０２２または調停回路０３２でリクエスト
の調停を行い、何れかのリクエスタからのデータをＸＢ
ＡＲ出力ポートに出力し、その後、保留されていたリク
エスタからのデータをＸＢＡＲ出力ポートに出力する。
リクエスタ間で競合がない場合、ＸＢＡＲ出力ポート０
とＸＢＡＲ出力ポート１は、同時にデータを出力するこ
とが出来る。
【０００５】ＸＢＡＲ０４０はＸＢＡＲ出力データレジ
スタ０５０，０５１、セレクタ０２４，０３４と調停回
路０２２，０３２、調停回路での調停結果を保持するレ
ジスタであるＧＮＴレジスタ０２３、０３３（尚ＧＮＴ
とは、Ｇｒａｎｔの略称であり、以降この略称を用い
る。）を有する。各リクエスタからのリクエストは、リ
クエストデコーダ０２１，０３１でリクエスタが指定し
たＸＢＡＲ出力ポートに対応する調停回路０２２または
調停回路０３２に対しリクエストとして出力される。
【０００６】リクエスタからＸＢＡＲ０４０に入力され
るデータは、中継レジスタ０２５、０３５に一旦セット
され、調停回路０２２，０３２の調停結果を保持するＧ
ＮＴレジスタ０２３、０３３で選択されるセレクタ０２
４、０３４を通り、ＸＢＡＲ出力レジスタ０５０，０５
１へセットされ、ＸＢＡＲ出力ポートへ出力される。
【０００７】ＸＢＡＲ０４０へデータを出力するリクエ
スタ０００は、出力データレジスタ００１と、このデー
タのＸＢＡＲ出力ポート指定情報と出力リクエストをコ
ードにしてＸＢＡＲに出力するリクエストレジスタ００
３、ＸＢＡＲからのＧＮＴ信号により次データの出力レ
ジスタへのセットを行う出力制御回路００２を有してい
る。出力データレジスタとリクエストレジスタは同じタ
イミングでセットされる。また、リクエストレジスタ
は、出力したデータのリクエストに対応するＧＮＴを受
信したタイミングでリセットされる。
【０００８】リクエスタ０１０はリクエスタ０００と同
等の機能を持ち、リクエスタ０００と同様にＸＢＡＲ０
４０に接続している。
【０００９】図４は従来のＸＢＡＲ構成の場合でのデー
タ出力タイミングを示すタイムチャートである。
【００１０】図４を見ると、従来の構成のＸＢＡＲから
出力されるデータは、データ間に１Ｔの隙間が空いてい
る。これは、従来のＸＢＡＲの構造上、各リクエスタ毎
に中継レジスタ０２５，０３５が存在するため、リクエ
スタは先行のデータがＸＢＡＲから出力されるまで後続
のデータのリクエストを出すことが出来ない構成となっ
ているためである（データを連続で出力する場合、先行
のデータが調停で保留にされた場合、後続のデータによ
ってリクエストのコードを更新してしまうため、１デー
タ分のリクエストが失われてしまう）。
【００１１】
【発明が解決しようとする課題】上述した従来のＸＢＡ
Ｒは、配線遅延、論理遅延が大きくなるため、データパ
ス、ＧＮＴにレジスタを１段挿入しなければならなくな
り、そのためにレイテンシ、スループットの低下が生じ
るという問題があった。
【００１２】本発明の目的は、データパス、ＧＮＴ信号
に中継レジスタを有するＸＢＡＲのリクエスタからＸＢ
ＡＲ出力ポートまでのレイテンシを高速にすることがで
き、また、従来と比べて、スループットを増加すること
が出来るＸＢＡＲの高速化方法及び高速化方式を提供す
ることにある。
【００１３】
【課題を解決するための手段】本願の第１の発明は、デ
ータパス及びＧｒａｎｔ信号（以降略称としてＧＮＴを
使用する）に中継レジスタを有するクロスバの高速化方
法において、リクエスト信号をリクエスタ毎に２本設
け、前記クロスバは一方の前記リクエスト信号に対する
ＧＮＴ信号出力と同時に他の前記リクエスト信号の調停
処理を行うことを特徴とする。
【００１４】本願の第２の発明は、データパス及びＧＮ
Ｔ信号に中継レジスタを有するクロスバの高速化方法に
おいて、リクエスタは前記クロスバの前記中継レジスタ
へのデータを保持する出力データレジスタとこのデータ
のクロスバ出力ポート指定情報と出力リクエストをコー
ドにして前記クロスバに出力する２個のリクエストレジ
スタを有し、前記クロスバからの前記ＧＮＴ信号に基づ
き次データの前記出力データレジスタへのセットと対応
する前記リクエストレジスタへのセットを行い、前記ク
ロスバは前記リクエスタに前記ＧＮＴ信号を出力すると
同時に前記リクエスタの２個の前記リクエストレジスタ
からのリクエストに対する選択を予め備えたリクエスト
選択レジスタにより切り替え切り替えられた前記リクエ
ストを予め具備する調停回路に入力することを特徴とす
る。
【００１５】本願の第３の発明は、第２の発明の前記リ
クエストレジスタが２個以上であり、前記データパスの
前記中継レジスタの個数が１個以上であることを特徴と
する。
【００１６】本願の第４の発明は、データパス及びＧＮ
Ｔ信号に中継レジスタを有するクロスバの高速化方式に
おいて、リクエスト信号を２本有するリクエスタと、一
方の前記リクエスト信号に対する前記ＧＮＴ信号をＧＮ
Ｔレジスタにセットすると同時に他の前記リクエスト信
号を選択して予め備えた調停回路に入力する前記クロス
バとを含んで構成されることを特徴とする。
【００１７】本願の第５の発明は、データパス及びＧＮ
Ｔ信号に中継レジスタを有するクロスバの高速化方式に
おいて、前記クロスバの前記中継レジスタへのデータを
保持する出力データレジスタとこのデータのクロスバ出
力ポート指定情報と出力リクエストをコードにして前記
クロスバに出力する２個のリクエストレジスタを有し前
記クロスバからの前記ＧＮＴ信号に基づき次データの前
記出力データレジスタへのセットと対応する前記リクエ
ストレジスタへのセットを行うリクエスタと、前記リク
エスタにＧＮＴレジスタから前記ＧＮＴ信号を出力する
と同時に前記リクエスタの２本の前記リクエストレジス
タからのリクエストに対する選択を予め備えたリクエス
ト選択レジスタにより切り替え切り替えられた前記リク
エストを予め具備する調停回路に入力する前記クロスバ
とを含んで構成されることを特徴とする。
【００１８】本願の第６の発明は、第５の発明の前記リ
クエストレジスタが２個以上であり、前記データパスの
前記中継レジスタの個数が１個以上であることを特徴と
する。
【００１９】「作用」図１を参照すると、図３の構成に
対し、リクエスタ内のリクエストレジスタが、evenとod
dの２本になっていることがわかる。また、ＸＢＡＲ内
部にevenとoddのリクエストを選択するリクエスト選択
レジスタ１２６，１３６とリクエストセレクタ１２７，
１３７が加わっていることが分かる。リクエスタ１００
を例にとると、２本のリクエスト（リクエストレジスタ
even１０３とリクエストレジスタodd１０４）はデータ
のセット毎に交互にセットされる。即ち、先行のデータ
に対するリクエストと、後続のデータに対するリクエス
トを同時に出力することができる。また、リクエスタの
出力制御部は、受信したＧＮＴに対応する側のリクエス
トレジスタのリセットを行う。ＸＢＡＲ内部のリクエス
タ毎に存在するリクエスト選択レジスタ１２６，１３６
は、対応するリクエスタにＧＮＴがセットされると同時
に値を反転し、リクエスタの２本のリクエストに対する
選択を切り替え、各ＸＢＡＲ出力ポートに対応する調停
回路にリクエストとして入力する。即ち、あるリクエス
タの先行データに対応するＧＮＴがセットされたとき、
同リクエスタの後続データのリクエストは、次のＸＢＡ
Ｒ出力ポートの調停回路に入力していることになる。
【００２０】図２は本発明のＸＢＡＲ構成の場合でのデ
ータ出力タイミングを示すタイムチャートである。図２
を見ると、本発明構成のＸＢＡＲから出力されるデータ
は、毎Ｔ間隔でデータが出力されていることが分かる。
これは、各リクエスタが、リクエストを２系統持つこと
により、リクエスタから出力された先行データが、中継
レジスタ１２５，１３５で保持されているときでも、後
続のデータとリクエストを出すことが出来るため、ＸＢ
ＡＲの性能を最大限に得られることを示している。
【００２１】本発明に従い、データパスに中継レジスタ
を有するＸＢＡＲにおいて、ＸＢＡＲのスループットを
増やし、また、レイテンシを高速化することができる。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００２３】図１は本発明の一実施の形態としてのＸＢ
ＡＲの高速化方式を示すブロック図である。
【００２４】図１を参照すると、ＸＢＡＲ１４０はリク
エスタ１００とリクエスタ１１０に接続され、ＸＢＡＲ
出力ポート０とＸＢＡＲ出力ポート１を有する２入力、
２出力のＸＢＡＲ構成となっている。ＸＢＡＲ１４０
は、各リクエスタが入力してくるデータを、各リクエス
タが指定するＸＢＡＲ出力ポートにデータを出力する機
能を有する。
【００２５】ＸＢＡＲ１４０はＸＢＡＲ出力データレジ
スタ１５０，１５１、セレクタ１２４，１３４と調停回
路１２２，１３２、調停回路での調停結果を保持するレ
ジスタであるＧＮＴ１２３、１３３を有する。各リクエ
スタからの２本のリクエストは、セレクタ１２７、１３
７において、リクエスト選択レジスタ１２６，１３６で
選択され、リクエストデコーダ１２１，１３１でリクエ
スタが指定したＸＢＡＲ出力ポートに対するリクエスト
信号に変換され、調停回路に出力される。
【００２６】リクエスタからＸＢＡＲ１４０に入力され
るデータは、中継レジスタ１２５、１３５に一旦セット
され、調停回路１２２，１３２の調停結果を保持するＧ
ＮＴレジスタ１２３、１３３で選択されるセレクタ１２
４、１３４を通り、ＸＢＡＲ出力レジスタ１５０，１５
１へセットされ、ＸＢＡＲ出力ポートへ出力される。
【００２７】ＸＢＡＲへデータを出力するリクエスタ１
００は、出力データレジスタ１０１と、このデータのＸ
ＢＡＲ出力ポート指定情報と出力リクエストをコードに
してＸＢＡＲに出力するリクエストレジスタを２個（リ
クエストレジスタeven１０３、リクエストレジスタodd
１０４）を有する。また、ＸＢＡＲからのＧＮＴ信号に
より次データの出力レジスタへのセットを行う出力制御
回路１０２を有している。
【００２８】リクエスタ１１０は、リクエスタ１００と
同等の機能を持ち、リクエスタ１００と同様にＸＢＡＲ
１４０に接続している。
【００２９】次に、本発明の実施の形態の動作について
図面を参照して説明する。
【００３０】実施の形態として、図１のリクエスタ１０
０からＸＢＡＲ出力ポート０へのデータ出力について、
図２のタイムチャートを用いて説明する。尚、図２は、
リクエスタ１００からのリクエストが最短のタイミング
でＸＢＡＲ出力ポートから出力できる場合を想定してい
る。即ち、調停回路１２２へのリクエストは、リクエス
タ１００以外は存在しないとし、調停回路１２２がリク
エスタ１００からリクエストを受けた１Ｔ後にはＧＮＴ
をリクエスタ１００へ出力できる状態にある場合のタイ
ムチャートとなっている。
【００３１】１．リクエスタからの先行データの出力 先行データはタイミング１でリクエスタの出力データレ
ジスタ１０１にセットされる。これと同タイミングで、
リクエストレジスタのeven側に、ＸＢＡＲ出力ポート０
を指定するリクエスト情報をセットする。タイミング１
では、リクエスタ１００に対応するリクエスト選択レジ
スタ１２６はeven側を指定しているため、リクエストレ
ジスタのeven側レジスタの情報は、リクエストデコード
回路を経由して、調停回路１２２へ、リクエスタ１００
からのリクエストとして入力される。
【００３２】２．先行データのポート出力 タイミング２で、先行データはＸＢＡＲ内の中継レジス
タ１２５に取り込まれ、調停回路からの調停結果はＧＮ
Ｔ１２３にセットされる。セレクタ１２４は中継レジス
タのデータを選択し、ＸＢＡＲ出力データレジスタ１５
０へ出力する。先行データに対応するＧＮＴが、リクエ
スタ１００へ出力されているため、タイミング２では、
リクエスト選択レジスタ１２５の値はodd側に切り替わ
っている。
【００３３】３．リクエスタからの後続データの出力 先行データのポート出力と同じタイミングのタイミング
２で、後続データはリクエスタの出力データレジスタ１
０１にセットされる。これと同タイミングで、リクエス
トレジスタのodd側に、先行データと同様にＸＢＡＲ出
力ポート０を指定するリクエスト情報をセットする。先
行データに対応するＧＮＴが既にＸＢＡＲから出力され
ているため、タイミング２では、リクエスト選択レジス
タ１２５はodd側に切り替わっており、リクエストのodd
側レジスタの情報は、リクエストデコード回路１２１を
経由して、調停回路１２２へリクエスタ１００からのリ
クエストとして入力される。
【００３４】４．後続データのポート出力 タイミング３で、後続データはＸＢＡＲ内の中継レジス
タに取り込まれ、調停回路からの調停結果はＧＮＴ１２
３にセットされる。セレクタ１２４は中継レジスタのデ
ータを選択し、ＸＢＡＲ出力レジスタ１５０へ出力す
る。後続データに対応するＧＮＴが、リクエスタ１００
へ出力されているため、タイミング３では、リクエスト
選択レジスタ１２６はeven側に切り替わっている。
【００３５】５．ＸＢＡＲ性能の向上 前述の１〜４の工程を繰り返すことにより、リクエスタ
１００からＸＢＡＲ出力ポート０へのデータを毎Ｔタイ
ミングで出力できるため、スループットの向上が可能で
ある。また、リクエスタからＸＢＡＲに対し、先行デー
タのリクエストと、後続データのリクエストを同時に出
力できるため、リクエスト出力からＧＮＴ受信までのレ
イテンシも短縮することができる。
【００３６】本発明では２入力、２出力のＸＢＡＲにつ
いて述べたが、さらに入力数や出力数の大きな構成のＸ
ＢＡＲであっても本発明を適応することが出来ることは
言うまでもない。また、本発明ではリクエスタからＸＢ
ＡＲへのリクエスト信号を２本としていたが、さらに複
数本のリクエストを設けることにより、データの中継レ
ジスタの個数を増やすことができる。本発明は、ＸＢＡ
Ｒの調停を複数クロックで実現できるため、配線遅延、
論理遅延が厳しいＬＳＩ設計においてはさらに有効な方
式となる。
【００３７】
【発明の効果】以上説明したように、本発明は、リクエ
スタからＸＢＡＲ出力ポートまでのレイテンシを高速に
することができ、また、従来と比べて、スループットを
増加することが出来る効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態としてのＸＢＡＲの高速
化方式を示すブロック図である。
【図２】図１のＸＢＡＲの各部のタイムチャートを示す
図である。
【図３】従来の方式によるＸＢＡＲを示すブロック図で
ある。
【図４】図３のＸＢＡＲの各部のタイムチャートを示す
図である。
【符号の説明】
０００ リクエスタ ００１ 出力データレジスタ ００２ 出力制御回路 ００３ リクエストレジスタ ０１０ リクエスタ ０２１、０３１ リクエストデコーダ ０２２、０３２ 調停回路 ０２３、０３３ ＧＮＴレジスタ ０２４、０３４ セレクタ ０２５、０３５ 中継レジスタ ０４０ ＸＢＡＲ ０５０、０５１ ＸＢＡＲ出力データレジスタ １００ リクエスタ １０１ 出力データレジスタ １０２ 出力制御回路 １０３ リクエストレジスタeven １０４ リクエストレジスタodd １１０ リクエスタ １２１、１３１ リクエストデコーダ １２２、１３２ 調停回路 １２３、１３３ ＧＮＴレジスタ １２４、１３４ セレクタ １２５、１３５ 中継レジスタ １２６、１３６ リクエスト選択レジスタ １２７、１３７ セレクタ １４０ ＸＢＡＲ １５０、１５１ ＸＢＡＲ出力データレジスタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 データパス及びＧｒａｎｔ信号（以降略
    称としてＧＮＴを使用する）に中継レジスタを有するク
    ロスバの高速化方法において、リクエスト信号をリクエ
    スタ毎に２本設け、前記クロスバは一方の前記リクエス
    ト信号に対するＧＮＴ信号出力と同時に他の前記リクエ
    スト信号の調停処理を行うことを特徴とするクロスバの
    高速化方法。
  2. 【請求項２】 データパス及びＧＮＴ信号に中継レジス
    タを有するクロスバの高速化方法において、リクエスタ
    は前記クロスバの前記中継レジスタへのデータを保持す
    る出力データレジスタとこのデータのクロスバ出力ポー
    ト指定情報と出力リクエストをコードにして前記クロス
    バに出力する２個のリクエストレジスタを有し、前記ク
    ロスバからの前記ＧＮＴ信号に基づき次データの前記出
    力データレジスタへのセットと対応する前記リクエスト
    レジスタへのセットを行い、前記クロスバは前記リクエ
    スタに前記ＧＮＴ信号を出力すると同時に前記リクエス
    タの２個の前記リクエストレジスタからのリクエストに
    対する選択を予め備えたリクエスト選択レジスタにより
    切り替え切り替えられた前記リクエストを予め具備する
    調停回路に入力することを特徴とするクロスバの高速化
    方法。
  3. 【請求項３】 前記リクエストレジスタが２個以上であ
    り、前記データパスの前記中継レジスタの個数が１個以
    上であることを特徴とする請求項２記載のクロスバの高
    速化方法。
  4. 【請求項４】 データパス及びＧＮＴ信号に中継レジス
    タを有するクロスバの高速化方式において、リクエスト
    信号を２本有するリクエスタと、一方の前記リクエスト
    信号に対する前記ＧＮＴ信号をＧＮＴレジスタにセット
    すると同時に他の前記リクエスト信号を選択して予め具
    備する調停回路に入力する前記クロスバとを含んで構成
    されることを特徴とするクロスバの高速化方式。
  5. 【請求項５】 データパス及びＧＮＴ信号に中継レジス
    タを有するクロスバの高速化方式において、前記クロス
    バの前記中継レジスタへのデータを保持する出力データ
    レジスタとこのデータのクロスバ出力ポート指定情報と
    出力リクエストをコードにして前記クロスバに出力する
    ２個のリクエストレジスタを有し前記クロスバからの前
    記ＧＮＴ信号に基づき次データの前記出力データレジス
    タへのセットと対応する前記リクエストレジスタへのセ
    ットを行うリクエスタと、前記リクエスタにＧＮＴレジ
    スタから前記ＧＮＴ信号を出力すると同時に前記リクエ
    スタの２本の前記リクエストレジスタからのリクエスト
    に対する選択を予め備えたリクエスト選択レジスタによ
    り切り替え切り替えられた前記リクエストを予め具備す
    る調停回路に入力する前記クロスバとを含んで構成され
    ることを特徴とするクロスバの高速化方式。
  6. 【請求項６】 前記リクエストレジスタが２個以上であ
    り、前記データパスの前記中継レジスタの個数が１個以
    上であることを特徴とする請求項５記載のクロスバの高
    速化方式。
JP2002146712A 2002-05-21 2002-05-21 クロスバの高速化方法及びクロスバの高速化方式 Expired - Fee Related JP3770203B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002146712A JP3770203B2 (ja) 2002-05-21 2002-05-21 クロスバの高速化方法及びクロスバの高速化方式
EP20030011099 EP1367486A2 (en) 2002-05-21 2003-05-21 Crossbar circuit
US10/442,046 US6801978B2 (en) 2002-05-21 2003-05-21 Crossbar system with increased throughput

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002146712A JP3770203B2 (ja) 2002-05-21 2002-05-21 クロスバの高速化方法及びクロスバの高速化方式

Publications (2)

Publication Number Publication Date
JP2003337807A true JP2003337807A (ja) 2003-11-28
JP3770203B2 JP3770203B2 (ja) 2006-04-26

Family

ID=29417120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002146712A Expired - Fee Related JP3770203B2 (ja) 2002-05-21 2002-05-21 クロスバの高速化方法及びクロスバの高速化方式

Country Status (3)

Country Link
US (1) US6801978B2 (ja)
EP (1) EP1367486A2 (ja)
JP (1) JP3770203B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102476A (ja) * 2005-10-04 2007-04-19 Nec Computertechno Ltd クロスバースイッチ、情報処理装置および転送方法
JP2009260645A (ja) * 2008-04-16 2009-11-05 Nec Computertechno Ltd パケット制御回路、パケット処理装置、および、パケット処理方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7660939B2 (en) 2004-07-30 2010-02-09 Virinci Technologies, Inc. Operating system arrangement for flexible computer system design
US7990983B2 (en) 2005-03-31 2011-08-02 Intel Corporation Modular interconnect structure
US8559443B2 (en) 2005-07-22 2013-10-15 Marvell International Ltd. Efficient message switching in a switching apparatus
US7814253B2 (en) * 2007-04-16 2010-10-12 Nvidia Corporation Resource arbiter
US7673087B1 (en) * 2008-03-27 2010-03-02 Xilinx, Inc. Arbitration for an embedded processor block core in an integrated circuit
US8255610B2 (en) 2009-02-13 2012-08-28 The Regents Of The University Of Michigan Crossbar circuitry for applying a pre-selection prior to arbitration between transmission requests and method of operation of such crossbar circuitry
US8230152B2 (en) * 2009-02-13 2012-07-24 The Regents Of The University Of Michigan Crossbar circuitry and method of operation of such crossbar circuitry
US8549207B2 (en) * 2009-02-13 2013-10-01 The Regents Of The University Of Michigan Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry
US9514074B2 (en) 2009-02-13 2016-12-06 The Regents Of The University Of Michigan Single cycle arbitration within an interconnect
US8868817B2 (en) 2009-02-13 2014-10-21 The Regents Of The University Of Michigan Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250437B1 (ko) * 1997-12-26 2000-04-01 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
JP3481445B2 (ja) 1998-01-22 2003-12-22 エヌイーシーコンピュータテクノ株式会社 競合調停方法
US6567885B1 (en) * 1999-08-16 2003-05-20 Sun Microsystems, Inc. System and method for address broadcast synchronization using a plurality of switches
US6434155B1 (en) * 1999-12-22 2002-08-13 Alcatel Usa Sourcing, L.P. Weighted round robin engine used in scheduling the distribution of ATM cells
US6636933B1 (en) * 2000-12-21 2003-10-21 Emc Corporation Data storage system having crossbar switch with multi-staged routing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102476A (ja) * 2005-10-04 2007-04-19 Nec Computertechno Ltd クロスバースイッチ、情報処理装置および転送方法
US7672305B2 (en) 2005-10-04 2010-03-02 Nec Corporation Crossbar switch, information processor, and transfer method
JP4546380B2 (ja) * 2005-10-04 2010-09-15 エヌイーシーコンピュータテクノ株式会社 クロスバースイッチ、情報処理装置および転送方法
JP2009260645A (ja) * 2008-04-16 2009-11-05 Nec Computertechno Ltd パケット制御回路、パケット処理装置、および、パケット処理方法
JP4679601B2 (ja) * 2008-04-16 2011-04-27 エヌイーシーコンピュータテクノ株式会社 パケット制御回路、パケット処理装置、および、パケット処理方法

Also Published As

Publication number Publication date
US20030221043A1 (en) 2003-11-27
JP3770203B2 (ja) 2006-04-26
EP1367486A2 (en) 2003-12-03
US6801978B2 (en) 2004-10-05

Similar Documents

Publication Publication Date Title
KR100250437B1 (ko) 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
US7554355B2 (en) Crossbar switch architecture for multi-processor SoC platform
KR900006793B1 (ko) 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
JP2500973B2 (ja) 交換接続システム
JP2001312481A (ja) アレイ型プロセッサ
JP2003337807A (ja) クロスバの高速化方法及びクロスバの高速化方式
US6700899B1 (en) Bit slice arbiter
US5815023A (en) Unbalanced multiplexer and arbiter combination
EP1205840A2 (en) Stall control in a processor with multiple pipelines
JPH05274246A (ja) アービタ装置
JP2744724B2 (ja) データフロー型システムにおけるパケット収集回路
US6831922B1 (en) Contention priority control circuit
US6701404B1 (en) Method and system for transferring variable sized loop words between elements connected within serial loop through serial interconnect
US7231479B2 (en) Round robin selection logic improves area efficiency and circuit speed
JP3481445B2 (ja) 競合調停方法
JPH0981525A (ja) 並列処理システム
CN110659144B (zh) 支持请求响应多端口异步多播的高吞吐混合仲裁路由方法
JP3110334B2 (ja) アービトレーション制御装置
JP2658894B2 (ja) スキャンパス回路
JPH07253872A (ja) プロセッサの入出力回路
JP2791763B2 (ja) 演算装置
KR940010807B1 (ko) 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스
JPH09223011A (ja) 演算装置
JPH04308955A (ja) マルチプロセッサ装置
JPS62256155A (ja) バス争奪方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees