JP2500973B2 - 交換接続システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、交換接続ネットワーク
を介して並列に高速で待ち時間の短い通信を実行可能な
複数個の計算要素および／または入出力要素から構成さ
れる交換接続システムに関する。

【０００２】

【従来の技術】多段交換接続ネットワークは、現代のデ
ィジタル計算システム内の複数のデバイスを相互接続す
る手段として承認を得ている。特に、並列処理（ＰＰ）
システムでは、複数段交換接続ネットワークを使用して
Ｎ個のシステム要素を相互接続するのが普通である。こ
の場合、Ｎは数個又は数千個のプロセッサあるいはプロ
セッサと他のシステム要素の組合せである。

【０００３】最新の交換接続方法には、ＰＰシステムの
理想を妨げる多くの欠点がある。これらの方法は、高価
で、速度が遅く、拡張性がなく、再構成が難しく、通常
は直列で、最悪の場合、クロックに問題があることが多
い。クロックの問題は、ディジタル計算システムの動作
周波数が高くなるに応じて（通常は数年毎に２倍にな
る）増大する。ＰＰシステムの分野では特にシステムの
サイズが増大しシステム要素間の距離も増大するのでい
っそう複雑になる。このため、システムの様々な要素が
通信目的で同期を保つ方法に関してクロックの問題が拡
大される。最新の方法の中にはいくぶんうまく利用され
ているものもいくつかあるが、扱いにくく、危険で、ク
ロック周波数やシステムサイズが次の段階で拡大される
とうまく動作しなくなるのではないかという疑問がない
わけではない。

【０００４】最新のクロック方法は以下のステップから
なる。 ａ）中央クロックを分散し、各個々の要素（プロセッ
サ、入出力装置、交換接続装置）の遅延時間を注意深く
制御して、同期および整合クロックが小さな許容度の範
囲内に調整され各要素に到着する。さらに、同期を喪失
することなく様々なシステム要素が通信できるようにす
るには、すべての通信リンクが、共通クロックの１サイ
クル時間より短い要素間転送時間をもつ必要がある。 ｂ）ａ）と同じ中央、同期クロック方法を使用するが、
転送時間を１クロックサイクル時間よりも長くすること
が可能なので要素間の通信時間を柔軟に変えられる。転
送時間は、共通クロックサイクル時間の任意の倍数にな
ることが可能であり、要素間のすべての接続ワイヤは、
各ワイヤを個別に切ることによって人手で調整でされる
ので、特定の許容範囲内で共通クロックサイクルの倍数
の遅延が作成される。 ｃ）中央クロックを分散し、各個別の要素の遅延時間を
制御しないが、しかし各要素と正確に同じ周波数を供給
する。この方法のなかでは、各相互接続ワイヤは任意の
長さであり、人手による調整をしてはならない。要素間
の同期は、固定時間間隔で実行される較正方法により確
定され、最初の較正はシステム電源がオンとなるときに
なされる。リンクを介してテストメッセージを送信し送
信クロックの位相を変更することにより各通信リンクは
一時に１つづつ個別に較正される。すべての送信クロッ
ク位相が試みられると、個々のケーブル長にもっとも適
合するクロックが永久に（次の再較正が行なわれるま
で）使用されるよう選択される。システム内のすべての
相互接続ワイヤの較正は自動的に実行可能であるが、わ
ずらわしく、時間がかかり、時間と温度に応じて変動し
やすい。 ｄ）異なる速度の２つの個別のチップを使用する。１つ
は相互接続を確立し制御し、他はＰＰシステムの任意の
２つの要素間でデータを実際に送るものである。制御チ
ップの動作は遅く、容易に周波数同期が可能であるが、
データチップは、コントローラチップにより実行するよ
う命令されると要素間のデータ接続を設定する。データ
チップは、より高速で、また非同期な速度でデータ転送
をおこうなうことが可能である。この方法にはいくつか
の欠点がある。２つのチップが必要であることはインタ
ーフェースと接続の数が増大し、システムが高価で複雑
になる。第２に、第２チップで遠隔制御される選択は通
常遅く、また直列的動作であり、これは効率のよい交換
接続ネットワークシステムで必要になる並列演算実行と
いう重要な概念を損なう。さらに、このコンセプトは２
つのチップを越えて拡張するのが困難であり、６４個程
度の要素間を相互接続するのに、チップピン数を妥当な
数に保つよう通常は直列データ転送が指定される。最後
に、制御チップを介して交換接続を確立するセットアッ
プ時間が速度を遅くする支配的要因であり、交換接続の
動的変更を迅速に実行することを不可能にする。これら
のタイプの交換接続ネットワークはＰＰシステムに適用
できないが、交換接続選択がそれほど頻繁に行なわれ
ず、制御チップが経路を一旦確立するとその経路を介し
て大量のデータが転送されるような入出力の分野では効
果的に使用される。

【０００５】従来技術の例として、代表的な特許は、１
９８１年１２月２２日発行の米国特許第４３０７４４６
号、１９８２年２月２日発行の米国特許第４３１４２３
３号、１９８４年１１月６日発行の米国特許第４４８１
６２３号、１９８５年５月２１日発行の米国特許第４５
１８９６０号、１９８０年１２月２日発行の米国特許第
４２３７４４７号、１９８１年２月１７日発行の米国特
許第４２５１８７９号、１９８１年１２月２２日発行の
米国特許第４３０７３７８号である。これらの特許の後
には、１９８４年１１月２０日発行の米国特許４４８４
３２５号、１９８４年１１月１３日発行の米国特許第４
４８２９９６号、および１９８４年１０月２日発行の米
国特許第４４７５１８８号がある。米国特許第４４７５
１８８号では、メッセージから経路指定ビットを取り去
り、先着順にクロックのない環境で自己経路選択を用い
て複数の入力線を複数の出力線に接続する仲裁スイッチ
が暗示されていた。従って、この開発は、これまで使用
されてきたもっと標準的な直列、クロスバーまたはクロ
スポイントスイッチとは異なっている。しかし、この特
許はハンドシェーキングを必要とし、有益と考えられる
異なる仲裁方法を有している。デバイスが代表的な状況
で使用される場合には、ケーブルが長くなるほど遅くな
る。その速度はケーブル長から独立してはいない。この
相異および他の相異は、バッファリング、待ち行列、待
機期間またはメッセージ送信の切断が競合が解消すると
なくなってしまう本発明を検討すれば明らかになるであ
ろう。したがって、これら初期の段階の試みは、必要と
される交換接続ネットワーク機能を備えていない。この
接続でも、上記に参照された特許と１９９０年８月２８
日発行の米国特許第４９５２９３０号を参照する必要も
ある。

【０００６】

【発明が解決しようとする課題】すなわち、最新の解決
法は、現在および将来のＰＰシステムに必要な交換接続
ネットワーク特性を備えていない。必要な特性は、要素
の相互接続を動的かつ迅速に確立し分解する能力、及び
１つのチップでそれを実行する能力をもち、数千の要素
に拡張可能であり、分散クロック問題を解決し将来の周
波数の増加に対処できるよう任意の長さの較正を要しな
い相互接続ワイヤ長を可能にし、同時にＮ個の交換接続
経路を介する並列確立とデータ転送を可能にすることで
ある。

【０００７】

【課題を解決するための手段】本発明は、命令に基づい
て、ディジタルシステムを含む複数のプロセッサまたは
他の機能要素を相互接続する交換接続手段である。この
交換接続手段は、１点と１点を相互接続するワイヤの集
合を介して要素間の接続制御とデータ転送を可能にする
新しく開発された手段に基づいている。前記接続制御お
よびデータ転送は、前記交換接続手段が如何なる同期ク
ロック信号も必要としないような形で行われる。さら
に、前記交換接続手段は、非同期方式で瞬時に接続衝突
を解消する新しい手段を実現するものである。これによ
り様々な非同期要素が交換接続装置のサービス中に競合
可能になり、前記競合は、システム動作の誤りや中断な
しに一貫した事前に定義された並列方式で解消される。

【０００８】本発明の装置はさらに、実施されたものが
単純であることが特長である交換接続ネットワーク通信
構造を備えており、如何なる種類のデータバッファリン
グまたはデータ解釈も必要としない。瞬時に接続が確立
されたり分断されたりするので、非常に迅速な応答時間
で動的に変化可能である。並列方式で接続を確立するた
めの要求を解決する機能を持つ。この場合、Ｎ個の接続
が同時に確立されたり分断される（Ｎは交換接続装置を
介して通信するシステムの要素の数）。すなわち、瞬時
に作ったり壊したりできる接続の数は、システムのサイ
ズに応じた規模である。この機能により本発明の装置は
非常に効率よく複数の短いメッセージを処理することが
できる。さらに、この新しい装置は、同期やワイヤ長の
制限が必要ない。この装置は本発明の装置を実施するの
に使用される技術が改良されるのに応じて新しい技術の
速度上の改良に追従して性能を向上させることができ
る。

【０００９】さらに、基本的な新しい装置は、他の同一
の発明装置により縦続接続可能であり、任意の数のシス
テム要素又はノード間で相互接続ネットワークを形成す
る。前記ネットワークは十分な並列相互接続により特長
付けられる。上記および他の改良は、以下の記載で詳細
に論じられている。本発明の理解を深めるためには、利
点や特色と共に、以下の記載と添付図面を参照すること
が望ましい。

【００１０】

【実施例】好ましい実施例は、４ｘ４クロスバー交換接
続装置である。この装置では、本発明の機能は互いに排
他的な４つの入力ポートの任意の１つを未使用の４つの
出力ポートの任意の１つに接続する手段を提供すること
である。図１を参照すると、４ｘ４クロスバー交換接続
装置は任意の時に最高４つの同時接続を支援可能であ
る。たとえば、入力１が出力３に、入力２が出力４に、
入力３が出力２に、入力４が出力１に接続できる。

【００１１】本発明の交換接続装置１０は単一方向型で
ある。それは、データがこの交換接続装置１０を介して
１つの方向にしか流れないことを意味する。即ち、入力
から出力へである。前記交換接続装置１０は単一方向型
であるが、図１に示すように４ｘ４全ノード交換接続装
置１０を接続することにより４つのノード（２０、２
２、２４、２６）のなかでは双方向通信を支援する。各
ノード２０、２２、２４、２６は単一方向相互接続ワイ
ヤを２組有しており、１つは交換接続装置１０に至り、
他は交換接続装置１０から到来する。交換接続装置１０
内の破線は、前記交換接続装置の機能が入力ポート１の
ようなある入力ポートを４つの接続可能な出力ポートの
１つに接続することであることを示している。交換接続
装置１０は、各入力ポートにたいして正確に同じ機能を
備えており、各入力ポートを任意の未使用出力ポートに
接続可能である。

【００１２】図２を参照すると、ブロック１２は交換接
続装置１０の拡大図を示し、交換接続装置１０に接続す
るインターフェース線を詳細に定義する。交換接続装置
１２への各入力ポートの線３１、３２、３３、３４の組
は、各出力ポートの線４１、４２、４３、４４の組と数
と機能において同じである。各入力と出力ポートへのイ
ンターフェース線の組は７つの固有の信号を含む。４つ
のデータ線と３つの制御線（有効、拒絶および受諾）
が、それらが接続するポート（Ｘ）の方向と数を示す入
力Ｘ−又は出力Ｘ−の接頭部により区別される。４つの
データ線と１つの有効線は交換接続装置１２を介して入
力から出力に向けられた信号流を有するが、拒絶および
受諾制御線は反対方向への信号流をもつ。

【００１３】前記交換接続装置の内部の入力ポート対出
力ポート接続を指令し確立するために、入力ポートイン
ターフェース線３１、３２、３３、３４の組は制御情報
を交換接続装置１２に転送する。さらに、前記ポートイ
ンターフェース線は交換接続装置１２を介して入力ポー
トから出力ポートに転送されるデータ情報を搬送する。
インターフェース３１、３２、３３、３４に含まれた４
つのデータインターフェース線は、交換接続装置１２を
介してデータを４つの情報ビットだけに転送するよう転
送を制限することはない。しかし、前記４つのデータ線
はそれぞれ、任意の大きさのデータの送信を可能にする
シリアルデータの列を含む。たとえば、４つのデータ線
の全てが４０ＭＨｚでシリアルデータを送信する場合、
前記４つのデータ線は１６０Ｍビット秒の速度でデータ
を転送可能になる。

【００１４】交換接続装置１２への４つの入力ポートは
それぞれ図１に示すように固有のソースまたはノード
（２０、２２、２４、２６）を起点とする。図３を参照
すると、ブロック５０、５２、５４は、交換接続装置１
２の部分を示す装置１４に送信されそこを通ることがで
きるメッセージの形でシリアルデータを生成する代表的
な方法を示す。５０、５２、５４により示してある同様
のシリアルデータ生成論理は、交換接続装置１２への他
の入力ポートのそれぞれにおいて使用可能である。入力
データ線の各組は、シリアルデータを所定の入力ポート
に供給する。この入力ポートは４つのシフトレジスタ５
４により同じクロックに同期されている。この４つのシ
フトレジスタ５４は、同一クロック信号（図３の４０Ｍ
ＨＺ）により制御されているデータ３１の４つの同期線
をシフトすることによりシリアルデータを生成する。し
かし、交換接続装置１４への４つの異なる入力ポートソ
ース（３１、３２、３３、３４）は互いに非同期であ
り、非同期の別々の４０ＭＨＺクロック信号に基づいて
いる。

【００１５】交換接続装置１４を介してシリアルメッセ
ージを送る過程は、ＦＩＦＯ（先入れ先だし）５０を含
む。これは送信されるデータメッセージを累積する。送
信される次のメッセージ全体はバッファ５２に移動され
る。バッファ５２に記憶されたメッセージは、送信に備
えてシフトレジスタ５４に移動され、データビット０を
シフトレジスタ１の第１ビットに入力し、データビット
１をシフトレジスタ２の第１ビットに入力し、データビ
ット２をシフトレジスタ３の第１ビットに入力し、デー
タビット３をシフトレジスタ４の第１ビットに入力し、
データビット４をシフトレジスタ１の第２ビットに入力
することによりデータを４つのシフトレジスタ５４に渡
って分散される。次に、シフトレジスタ５４は４つの同
期データ線を介して交換接続装置１４にシリアルデータ
の送信を開始し、メッセージ全体が送信されるまで直列
データが連続して流れる。交換接続装置１４は送信され
た最初の８ビットを使用して（シリアルレジスタ５４か
ら交換接続装置１４にインターフェース３１を介して送
られるシリアルデータの最初の２クロックサイクルにお
いて）、交換接続装置１４を介して接続経路を選択し確
立する。図３の例は、破線を介して、入力ポート１（３
１）と出力ポート２（４２）の間の一時的な接続を確立
する交換接続装置を示し、インターフェース３１の７つ
個々の線が一義的かつ直接にインターフェース４２の対
応線のそれぞれに接続される。

【００１６】図４に、交換接続装置１４の入出力ポート
の代表的なシリアル波形が示されている。交換接続によ
り、シフトレジスタ５４により送られたようにシリアル
送信の最初の８ビットが交換接続装置により取り除か
れ、それらを使用してインターフェース３１対４２のよ
うな接続を形成し保持する。本例のシリアルメッセージ
の以降のビットはインターフェース３１から４２に直接
転送されるので、インターフェース４２はインターフェ
ース３１が受信するのと全く同じメッセージから最初の
８ビットを差し引き、交換接続装置１４を通過するとき
にシリアルデータによる回路遅延により遅延されたもの
を受け取る。交換接続装置４１は、任意の方式でインタ
ーフェース３１を介して入るシリアルデータを緩衝した
り再クロック化したりすることはない。その装置は、で
きるだけ迅速にインターフェース３１を介して受け取る
入力波形を単に反映するだけでインターフェース４２に
出力する。すなわち、最初の８ビットを取り除くことを
除けばその入力波形を変えることはない。

【００１７】インターフェース（３１など）を介して交
換接続装置１４の入力ポートに進行中の送信がないこと
を示す規約は、４つのデータ線により示される連続する
アイドルコマンドを送信することと、有効制御線を論理
０に保つことである。入力線の任意のものを論理１に保
持すれば、アイドル状態からの分離を意味し、選択およ
び転送が始まりつつあることを交換接続装置に示す。同
様に、転送が行われていないときには交換接続装置から
の出力線はアイドル状態（すべて０）に保持される。

【００１８】図５を参照すると、８つの交換接続装置１
０のブロックを縦続接続することによりシステムのノー
ドの数を増加させる方法が示してある。８つの縦続接続
の交換接続装置は１０Ａ乃至１０Ｈとして示してあり、
それらは交換接続装置１０の同一コピーであり、それら
の入出力ポートの配線に関してのみ変化することを示
す。図５から、１６個のノードの任意のものが、交換接
続装置１０のブロックの２つだけを通過する接続を介し
て任意の他のノードに接続される。たとえば、ノード５
は、交換接続装置１０Ｂと１０Ｈを横切ってノード１５
にメッセージを送信可能である。すべての接続は２つの
交換接続装置１０のブロックを介して形成されるので、
８つの交換接続装置１０のブロックから構成されたネッ
トワークは、２段交換接続ネットワークと呼ばれる。他
の多段ネットワークは、３段、４段などを使用して同様
に交換接続装置１０のブロックから構成可能である。

【００１９】図６を参照すると、交換接続装置１０を通
る単純なデータフローの機能図が示してある。交換接続
装置内の各交換接続入力ポートと各交換接続装置出力ポ
ートの有効線と４つのデータ線は図６の単一線により表
されている。たとえば、入力ポート１で交換接続装置１
０に入る有効線と４つのデータ線は、交換接続装置１０
内の５つの機能ブロックに進む。これらはブロック５０
Ａ、６０Ａ、６０Ｂ、６０Ｃ、６０Ｄである。ブロック
５０Ａは、４つの可能な出力ポートのどれが入力ポート
１に接続されるかを決定する。各入力ポートからの有効
線と４つのデータ線は各出力マルチプレクサブロック
（６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ）に進む。このため
任意の入力ポートを任意の出力ポートに接続することが
可能になる。４つの出力マルチプレクサブロック（６０
Ａ、６０Ｂ、６０Ｃ、６０Ｄ）のそれぞれは制御ブロッ
ク（５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ）のそれぞれか
ら、入力ポート線の４つの可能な組のどれが各出力ポー
トにゲートされるかについて固有に指令を受ける。例え
ば、制御ブロック５０Ａは、マルチプレクサ６０Ｃに指
令を出して、入力ポート１を出力ポート３に接続し、制
御ブロック５０Ｂはマルチプレクサ６０Ａに指令を出し
て、入力ポート２を出力ポート１に接続する。制御ブロ
ック５０Ｃはマルチプレクサ６０Ｄに指令を出して、入
力ポート３を出力ポート４に接続し、制御ブロック５０
Ｄはマルチプレクサ６０Ｂに指令を出して、入力ポート
４を出力ポート２に接続する。４つの接続はすべて同時
または異なるときに確立可能である。マルチプレクサ６
０Ａ乃至６０Ｄは入力ポートから出力ポートへの単一方
向信号の流れとともに、交換接続装置１０を横切って有
効信号とデータ信号を移動するよう接続を形成すると同
時に、マルチプレクサ６１Ｄ乃至６３Ｄ（通常の実施は
ブロック６１Ｄと６３Ｄにより示してある。同様のブロ
ックは各入力ポートに接続される）は出力ポートから入
力ポートの反対方向に流れる信号とともに拒絶および受
諾信号の信号接続を形成する。これらの拒絶および受諾
信号は、縦続接続のその後の交換接続装置１０の段また
は有効および４つのデータ信号を受信し解釈する装置に
より取られた動作の交換接続装置１０への明確な帰還指
示を与える。有効信号の制御下で４つのデータ信号を介
して交換接続装置１０を通って送信されているメッセー
ジは、指令された接続を確立するのが不可能である場合
に任意の交換接続装置１０の段により、同時にメッセー
ジを受信することができない場合または送信中のエラー
を検出した場合に受信装置により拒絶される。この受信
装置は、受諾信号を発信することによりメッセージ（エ
ラーが検出されない）の正確な到来を確認することがで
きる。拒絶および受諾信号はデータの流れと反対方向に
進むので、それらの信号は、実施されたメッセージ送信
が正確に受信されたか拒絶されたかについて明確な指示
を送信元に送り返す手段を与える。

【００２０】一般に、すべての交換接続装置には経路選
択方法が必要である。それらはどの接続（入力ポート対
出力ポート）が確立するかについて命令される。交換接
続装置１０では、経路選択コマンドが、データが転送さ
れるのと同じインターフェース、すなわち、各入力ポー
トに接続された４つのデータ線を介して交換接続装置に
送信される。選択情報は、データの前に転送されなけれ
ばならないので、指令された相互接続が確立されて、デ
ータは指令された行先に流れることができる。選択情報
は入力ポート番号（１乃至４）を指定する必要はない。
というのは、その情報は特定の入力を介して交換接続装
置に到達しその交換接続装置はそれが受信するデータが
どの入力番号に基づくものかをすでに知っているからで
ある。したがって、選択情報は、交換接続装置１０の出
力ポートの番号（１乃至４）を接続する場所に指定する
必要があるだけである。本明細書で推薦された経路選択
の方法は、Ｎから１を取り出す符号化である（但し、ゼ
ロ値を含み、これはＤＥＡＤ ＦＩＥＬＤと呼ばれ
る）。ＤＥＡＤ ＦＩＥＬＤについてはこの後説明され
る。

【００２１】図７を参照すると、正確なシリアルビット
パターンと制御信号起動の代表的な例は、制御およびデ
ータ情報を交換接続装置１０に送るよう示されている。
本例は、図５に示す縦続接続、２段交換接続ネットワー
クを示し、交換接続装置１０Ａと１０Ｆを介してノード
１からネットワークを横切ってノード７にデータを送信
することを含む。この接続を形成するために、入力ポー
ト１は第１段交換接続装置１０Ａの出力ポート２に接続
されなければならないし、入力ポート１が第２段交換接
続装置１０Ｆの出力ポート３に接続されなければならな
い。交換接続装置１０Ａと１０Ｆで望ましい接続を引き
起こすよう入力ポート１に送られる信号列が図７に示し
てある。１と０の信号列において、時は左から右に流れ
るので、クロック時−２でみられる値が最初に交換接続
装置１０Ａに到達し、クロック時−１の値が次に到達す
る、というようにつづく。入力１−データと入力１−有
効線の値はすべてゼロであり、時−２と時−１の間に交
換接続装置１０Ａではなにも起こらない。これは、それ
らの線がアイドルであるからである。クロック時０で
は、入力１−有効線は論理１に進む。これは入力ポート
１がデータを受信できるようにすることにより交換接続
装置１０Ａを準備する。しかし、このときに接続又は動
作が発生することはない。入力１−有効制御線は対応す
る交換入力ポートをイネーブルにする。入力１−有効線
が論理０であると、交換接続装置１０Ａは接続を形成す
ることができないか又は入力ポート１からどのようなデ
ータも受信できない。この入力ポート１はリセットに保
持されている。最後に、クロック時１に、交換接続装置
１０Ａが、どの出力ポートに接続されるかについてその
コマンドを受信する。そのコマンドはクロック時１の間
にすべて受信される。

【００２２】クロック時１で送られたコマンドビットパ
ターンは交換接続装置１０Ａにより使用されて、出力ポ
ートへの接続が確立する。この過程は経路選択動作と呼
ばれて、完全に交換接続装置１０Ａ内部で実施される。
この全ノード交換接続装置により実施された経路選択方
法は、４つの入力１−データ線のそれぞれに、交換接続
装置１０Ａの選択すべき特定の出力を定義させる。たと
えば、時１で論理１になる入力１−データ１信号は出力
ポート１に接続するよう交換接続装置１０Ａに示し、入
力１−データ２信号は出力ポート２への接続を指令す
る。本例では、入力１−データ２がクロック時１中に論
理１になるので、交換接続装置１０Ａは出力ポート２に
接続されるよう指令される。言い換えれば、接続アルゴ
リズムは、入力ポートがイネーブルになった後で論理１
になる第１データ入力線が、その入力ポートが形成する
接続を定義することである。これは、通常の場合では、
クロック時１の１つのデータ線だけが論理１になること
が可能であり、他の３つのデータ線は０になる必要があ
るという点において、互いに排他的な過程である。選択
情報の１つのビットが論理１になるよう保証されるの
で、交換接続装置１０Ａは転送が始まることを示すため
の追加ビットを必要とすることなく送信の初めを認識す
ることが可能である。交換接続装置１０Ａは、データ線
から４つのビットを除去し、図６の制御ブロック５０Ａ
の選択レジスタにそれらを記憶することにより指令され
た接続を行なう。クロック時１中に送信されたビット
は、交換接続装置１０Ａから１０Ｆに渡されないが、代
わりに、交換接続装置１０Ａがクロック時２に対応する
データの次の４ビットを次の交換接続装置１０Ｆに送り
始める。しかし、選択コマンドに続く情報ビット（本例
ではクロック時２での４つのデータ線により送信される
ビット）は図７に示してあるようにすべてゼロ（ＤＥＡ
Ｄ ＦＩＥＬＤ）になる必要がある。この目的は以後に
説明される。

【００２３】クロック時２では、交換接続装置１０Ａの
入力ポート１と出力ポート２の接続が確立され、クロッ
ク時２の信号列が交換接続装置１０Ａと相互接続ワイヤ
を通って交換接続装置１０Ｆの入力ポート１に送信され
る。このときから、交換接続装置１０Ａはすべてのその
後のデータを交換接続装置１０Ｆの入力ポート１に直接
送信するだけである。その交換接続装置１０Ａは、入力
ポート１のインターフェースを介して交換接続装置１０
Ａに送られた任意の他のデータパターンを検査したりそ
れについて動作を行なうことはない。その交換接続装置
１０Ａは、それが入力ポート１を介して出力ポート２と
交換接続装置１０Ｆに受信したすべてのデータパターン
を通過させるだけである。すなわち、クロック時２で、
交換接続装置１０Ａとその接続ケーブルにおける遅延が
ないものと仮定すると、交換接続装置１０Ｆの入力ポー
ト１は有効信号が生じること及び４つのデータ線上のオ
ールゼロのＤＥＡＤ ＦＩＥＬＤを知る。このようにし
て、クロック時２では、交換接続装置１０Ｆの入力ポー
ト１が、クロック時０で前にイネーブルになったのと同
様の方式でイネーブルになる。

【００２４】本例では、入力１−データ３はクロック時
３中に論理１に進む。クロック時１中に交換接続装置１
０Ａがその入力ポート１を出力ポート２に接続するよう
指令されたのと同様な方法で交換接続装置１０Ｆはその
入力ポート１を出力ポート３に接続するよう指令され
る。指令された接続を形成するときに、交換接続装置１
０Ｆはデータ線からクロック時３の４つのビットを除去
し、図６の制御ブロック５０Ａの一部である選択レジス
タにそれらのビットを記憶させる。クロック時３中に送
信されたビットは交換接続装置１０Ｆからノード７に渡
されないが、代わりに、交換接続装置１０Ｆはクロック
時４に対応するデータの次の４つのビットのノード７へ
の送付を開始する。しかし、選択コマンドに続く情報ビ
ット（本例ではクロック時４で４つのデータ線により送
信されたビット）は、図７に示すように常にすべてゼロ
にならなければならない。すなわち、クロック時４迄
に、交換接続装置１０Ａと１０Ｆは、ノード１から７に
直接データを転送する接続経路を確立した。クロック時
５まで、ノード７はアイドルコマンド以外はなにものも
受信しない。クロック時４では、ノード７は、交換接続
装置１０Ｆからの出力３−有効線が能動状態になること
を確認して、クロック時５でデータ受信を開始するよう
活動化される。クロック時５から、ノード７は交換接続
装置１０Ｆからの４個の出力３−データ線を介してノー
ド１からのデータを受信可能である。送信中の実際デー
タのプロトコルは、プリアンブルをもつマンチェスタ式
に符号化された８／１０ビット符号化などの正規のフォ
ーマットのものである。しかし、図７に示すように好ま
しい実施例は、クロック時５ですべて１の同期フィール
ドであり、その後にＮＲＺデータメッセージが続く。デ
ータメッセージは転送のビットカウント長とパリティ、
ＥＣＣまたはＣＲＣなどの必要な任意のエラー検出機構
を指定できる。実際のデータメッセージの接頭辞として
すべて１の同期フィールドの目的は、受信ノード７を１
クロック時で送信ノード１に同期可能にすることであ
る。データ転送に関連する２つのノードは、互いに非同
期であるクロックシステムをもつが特定の許容範囲内の
同じ周波数で動作していると仮定されている。

【００２５】好ましい実施例は、最初にクロック時６と
７の間にメッセージ長を送信することである。長さカウ
ントがデータ転送またはメッセージの終わり（本例では
クロック時ｎ）を示すゼロになるまで、ノード７はクロ
ック時８から始まりその後のクロック時で長さカウント
を減分する。ノード７は選択された誤り検出方法（パリ
ティ、ＥＣＣまたはＣＲＣ）により正確にメッセージを
検査可能である。メッセージが正確に受信された場合、
ノード７は、クロック時ｎ＋１とｎ＋２時に受諾インタ
ーフェース線を交換接続装置１０Ｆに戻すことにより応
答する。交換接続装置１０Ｆは受諾指示を交換接続装置
１０Ａに戻し、交換接続装置１０Ａはそれを即座にノー
ド１に戻す。これがノード１に示すことは、転送がうま
く完了したことであり、ノード１は交換接続装置１０Ａ
へのその有効線と４つのデータ線をゼロにリセットする
ので、データ転送を完了してアイドル状態に戻る。クロ
ック時ｎ＋３でゼロになる交換接続装置１０Ａへの入力
１−有効入力線により交換接続装置１０Ａの入力ポート
１が出力ポート２への接続を分断させ、アイドル状態に
戻る。その後すぐに、交換接続装置１０Ｆはその入力１
−有効入力線をゼロに落し、出力ポート３への接続を分
断し、アイドル状態に戻る。すなわち、接続が分断さ
れ、わずか１クロック時で交換接続装置はアイドルに戻
る。ノード１が送信するメッセージをもつ場合、そのノ
ードは次のメッセージをバッファ５２とシフトレジスタ
５４（図３）にロードし、クロック時ｎ＋４になるやい
なやノード７または任意の他のノードに送信し始める。
唯一の制限は、ノード１により生成された有効信号が、
他のクロック時が始まる前に１つの転送の終わりを示す
ために、最小１クロック時（ｎ＋３）でゼロに戻らなけ
ればならないということである。

【００２６】ノード１は、交換接続装置１０Ａへのその
有効線と４つのデータ線をゼロにリセットすることによ
り任意の時でデータ転送を終了させることが可能であ
る。ゼロはアイドル状態に戻ることを示す。このことは
直ちに交換接続装置１０Ａと１０Ｆの接続をすべて分断
し、アイドル状態に戻ることにより転送が終了したこと
をノード７に示す。

【００２７】ノード７が、長さカウントがクロック時ｎ
でゼロになった後で受信されたメッセージ中にエラーを
見つけだすと、ノード７は、図４に示すように拒絶イン
ターフェース線（受諾の代わりに）を起動して交換接続
装置１０Ｆに戻すことにより応答する。交換接続装置１
０Ｆはノード７からの到来拒絶信号を使用して、ノード
７との接続を分断し、アイドル状態に戻り、拒絶指示を
交換接続装置１０Ａに戻す。交換接続装置１０Ａは、そ
の接続を分断しアイドルに戻した後でノード１に戻す。
ノード１は転送が拒絶されたことに気づき、交換接続装
置１０Ａへの有効線と４つのデータ線をゼロにリセット
することによりアイドル状態に戻す。次に、ノード１
は、バッファ５２からシフトレジスタ５４を再ロードし
て始め（クロック時間−１）から再び送信を開始するこ
とにより送信を再試行することができる。再送信は、以
前に拒絶された送信と同じ経路を使用することが可能で
あり、又ネットワークを介して他の経路が実施される場
合には、他の経路が試行可能である。特定の数の拒絶が
同じメッセージで発生するような連続拒絶信号にあう
と、エラー報告機構が呼び出される。

【００２８】受諾メッセージの後でより迅速なネットワ
ーク接続の遮断を可能にするために、受信ノードが受諾
を発行した後で１サイクル時（本例ではクロック時ｎ＋
２）で選択的に拒絶を発行することができる。拒絶は受
信機で始まり送信機に戻るネットワーク接続を遮断し、
他方、送信機側でゼロになる有効線は送信機から受信機
に至るネットワーク接続を遮断するので、ネットワーク
の遮断が促進される。送信機は、それが最初に受信する
のがどの指示（受諾または拒絶）かを認識するように設
計される。受信機は、現クロック時で受信できないメッ
セージを拒絶することもできる（たとえば、その受信バ
ッファがいっぱいであるとき）。上記のように、送信機
は任意の拒絶されたメッセージを再試行することができ
る。

【００２９】ネットワーク経路内の任意の交換接続装置
１０がメッセージを拒絶することもできる。これは次の
２つの場合のどちらかで発生する。

【００３０】１）使用中−交換接続装置が接続するよう
指令された出力ポートが使用中である場合（すなわち、
以前に確立された接続により使用中の場合）、交換接続
装置は、前のネットワーク段または送信機（ネットワー
クの第１段が使用中と検出された場合）に戻る拒絶線を
活動化することによりコマンドを発行する入力ポートに
この状態を示す。たとえば、図７に示す例では、交換接
続装置１０Ａがクロック時−２でコマンドを受信して入
力ポート４を出力ポート２に接続した場合、クロック時
１で入力ポート１が出力ポート２に接続されるよう要求
されるときその接続は活動状態となる。この場合、クロ
ック時１で出力ポート２が使用中なので、交換接続装置
１０Ａはノード１への入力１−拒絶線を活動化すること
になる。上記のように、送信機は任意の拒絶メッセージ
を再試行可能である。

【００３１】同様に、交換接続装置１０Ａでその接続は
首尾よく形成される、しかし、交換接続装置１０Ｆの出
力ポート３はクロック時３で使用中となり、交換接続装
置１０Ｆは拒絶信号を交換接続装置１０Ａに発行する。
このため、その接続を断ちアイドル状態に戻した後で交
換接続装置１０Ａは拒絶信号を即時にノード１に戻す。

【００３２】２）同時競合− 上記のように（クロック
時１で入力ポート１からの同じコマンドの前に）入力ポ
ート４がクロック時−２で交換接続装置１０Ａの出力ポ
ート２への接続を確立するとは異なり、２つ以上の入力
ポートがほぼ同時に同じ出力ポートに接続するよう試み
ることがありうる。これは利用可能な出力ポートに関す
る競合と呼ばれる。たとえば、入力ポート１と４が両方
ともクロック時１で出力ポート２に接続されることを要
求する同じコマンドを送ることを考えてみる。本発明は
この競合を、まず最初に入力ポート１と４の両方を出力
ポート２に接続することによって解く。実際の効果は、
２つの入力ポートを出力ポート２に電気的に接続するこ
とである。これは両方のソースから到来する信号の論理
和を取ることになる。クロック時２で、２つの入力ポー
トの論理和はエラーを発生させることはない。というの
は入力ポート１と４の値は同一であるからである。それ
ぞれの有効線は論理１であり、データ線はＤＥＡＤ Ｆ
ＩＥＬＤ（論理０）を含む。しかし、クロック時３で
は、各ソースからの信号は異なり、２つの入力ポートが
両方ともクロック時３以後に接続されたままであるなら
ばエラーが発生することになる。言い換えれば、交換接
続装置１０Ａは２つ以上の入力を同じ出力に接続するよ
う交換接続装置が下した決定を訂正するのに１サイクル
時（クロック時２）を有する。交換接続装置１０Ａは、
２以上の入力が所与の出力に接続されていることを検出
することによりクロック時２中にこの訂正をおこなう。
次に、交換接続装置１０Ａは、複数の接続の１つ以外す
べてをリセットすることにより活動化し、クロック時３
が発生する前にこれを実行する。リセットするのがどの
接続かおよび維持するのがどれかの決定は、優先順位に
基づく決定である。好ましい実施例では、単純な優先順
位の方法が以下のように使用される。入力ポート１が競
合している場合、入力ポート１は接続する。入力ポート
１が競合してなく入力ポート２が競合している場合、入
力ポート２が接続される。入力ポート１と２が競合して
なく入力ポート３が競合している場合、入力ポート３が
接続される。他のどの入力ポートも接続を必要としない
場合に限り入力ポート４が接続される。優先順位選択を
本例に適用すると、入力ポート１は出力ポート２に接続
されることになるが、入力ポート４の出力ポート２への
接続はクロック時２中にリセットされる。この結果、拒
絶信号は交換接続装置１０Ａから入力ポート４への通常
の方式で発行される。

【００３３】すなわち、本発明のＤＥＡＤ ＦＩＥＬＤ
の目的は、交換接続装置段当たり１クロック時で同時競
合を解消させることである。ＤＥＡＤ ＦＩＥＬＤの第
２の目的は、以前のクロック時に活動的であった選択ビ
ットの立ち下がり端を発生させることと縦続接続の交換
接続装置にシリアル選択データを送信する４つのデータ
線に渡って現われるタイミングスキューを補償すること
にある。交換接続装置に接続するよう指令を出すデータ
ビットの立上りと立下りによりロックされてない交換接
続装置に２つの信号端（立上りと立下り）が送られ、交
換接続装置はそれらに基づいてトリガーし決定を下す。
これらは全ノード交換接続装置にとって利用可能なただ
２つだけの決定時点である。

【００３４】図８，９，１０では、本発明の交換接続装
置１０の一部の詳細な論理の実施例が示してある。上記
の詳細な一部は、入力ポート１と出力ポート１の間の接
続を確立し保持する必要がある論理を示す。この部分
は、交換接続装置１０のすべての主要機能ブロックの代
表的な実施を含む。これらの機能ブロックは交換接続装
置１０の機能をすべて形成するよう複製されるだけであ
る。

【００３５】交換接続装置１０の経路選択機能を制御す
る図６の制御ブロック５０Ａの主要機能は、４つの制御
ＤＦＦラッチ７０、７２、７４、７６により実施され
る。入力ポート１からの入力１−有効線はこれら４つの
ラッチへのリセット入力であり入力１−有効線が論理０
（アイドル状態を示す）であるとき、４つのラッチがす
べてリセット（未活動状態）に保持される。入力１−有
効線はラッチ７０と７２のＲ（リセット）入力に直接接
続され、間接的に（最初にＡＮＤゲート７８を介して）
ラッチ７４と７６に接続される。入力１−有効線が論理
１になり、ラッチが活動状態になると、それらは設定さ
れることが可能であるが、この時に設定されることはな
い。ラッチ７０と７４が同時に設定されるのは、入力１
−データ１線が入力１−有効線の後かつ他の３つの入力
１−データ線の任意の線の前で立ち上がるときである。
活動状態になる最初の入力１−データ線は、図７に示す
ように交換接続装置段接続コマンドとして交換接続装置
１０により解釈される。図８，９，１０の例において
は、入力１−データ１線が最初に活動状態になると仮定
する。入力１−データ１線はラッチ７０と７４のＣ（ク
ロック）入力端に直接に接続され、関連するＤ（デー
タ）入力が論理１である場合それらのラッチ７０と７４
がセットされる。入力１−有効線の後で立ち上がる第１
データ線が入力１−データ１線であるときＮＯＲゲート
１１２から到来するラッチ７０のデータ入力は常に論理
１である。すなわち、入力ポート１を出力ポート１に接
続するコマンドを交換接続装置１０が受信すると、ラッ
チ７０は入力１−データ１の立上りで常にセットされる
（これは接続コマンドを交換接続装置１０に発行す
る）。ラッチ７０は、使用中または競合状態が出力ポー
ト１に存在しているかどうかにかかわらず常にセットさ
れる。これはラッチ７４には当て嵌まらない。出力ポー
ト１がＮＯＲゲート８０により示してあるように以前使
用中である場合ラッチ７４は遅延回路８４を介してラッ
チ７４のデータ入力端にセットされることはない。ラッ
チ７０と７４からそれらのＳ入力への−Ｑ出力信号の帰
還は、それらがＣとＤの入力により最初にセットされた
後でラッチを継続的にセット状態にするためである。す
なわち、一度セットされると、ラッチ７０と７４は、リ
セットが合図されるまでセットされている。すなわち、
ＣとＤの入力の波形がラッチ７０と７４の状態に効果を
及ぼすことはない。

【００３６】ゲート８２は入力１−データ１信号を反転
させ、それをラッチ７２と７６のＣ入力端に送る。Ｄ入
力端がラッチ７０と７４のＱ出力端に接続するので、ラ
ッチ７２と７６はラッチ７０と７４の値をそれぞれ取
る。しかし、入力１−データ１が（以後のＤＥＡＤ Ｆ
ＩＥＬＤの始めに）立ち下がるまではそうならない。こ
のとき、ラッチ７２は、コマンド１１が発行されたこ
と、すなわち、入力ポート１を出力ポート１（１１で示
される）に接続するコマンドが発行されたことを記録し
保持する。ラッチ７６は、接続１１を示すＱ出力をセッ
トすることにより１１の実際の接続を実行する。または
ラッチ７６は、接続を形成できないことを示す。という
のは出力ポート１は−接続１１の−Ｑ出力を活動化する
ことにより使用中になるからである。

【００３７】ラッチ７６により生成された接続１１信号
は、活動状態になると、入力ポート１と出力ポート１の
間の６つのインターフェース線の直接接続を確立するよ
う使用される。入力ポート１の４つのデータ線は、図６
に示すマルチプレクサ６０Ａを介して出力ポート１の４
つのデータ線に接続される。通常の接続の詳細はＡＮＤ
ゲート１２２とＯＲゲート１３０により示されている。
ＡＮＤゲート１２２で活動状態にある接続１１により、
ＡＮＤゲート１２２の出力は入力１−データ１の値に直
接追従する。入力１−データ１はＯＲゲート１３０を介
して出力１−データ１にゲートされる。ＯＲゲート１３
０に信号を供給する他のＡＮＤゲート１２４、１２６、
１２８はすべて論理０に保持され、ゲート１３０には影
響を及ぼさない。これは通常１つの接続信号が所定の時
に活動状態にあるだけなので、特定の出力ポートへの接
続が可能になる。したがって、接続１１がゲート１２２
で活動状態である場合、ゲート１２４、１２６、１２８
への接続２１、３１、４１はすべて非活動状態でなけれ
ばならない。段接続コマンドの後のＤＥＡＤ ＦＩＥＬ
Ｄ時に接続（接続１１）が形成されることに注意すべき
である。このため経路選択コマンドが出力ポート１に送
られることがなくなる。代わりに、そのコマンドは、交
換接続装置１０を通過したシリアルデータから除かれ、
ラッチ７２と７６に保持される。

【００３８】同様に、接続１１により、他の２つの制御
信号が入力ポート１と出力ポート１の間に接続される。
しかし、拒絶と受諾信号は、データ線とは反対の方向に
流れる。ゲート９４は、接続１１がＮＯＲゲート９２に
より生成される内部拒絶信号のソースとして出力１−拒
絶を選択していることを示す。この場合、ＡＮＤゲート
９６、９８、１００はすべて非活動状態に保持される。
すなわち、接続１２、１３、１４信号はすべてゼロにな
る。というのは入力ポート１だけが任意の所定の時に出
力ポート（この場合、出力ポート１）に接続されるから
である。同様に、ゲート１０４により、出力１−受諾線
はＯＲゲート１０２を介して入力１−受諾線に接続され
る。ただし、その間ゲート１０６、１０８、１１０は非
活動状態に保持される。

【００３９】接続１１により相互接続されない唯一のイ
ンターフェース信号は有効信号である。これは入力１−
有効線の出力１−有効線への接続は他の接続より早期に
なされるためである。この接続は事前接続１１のラッチ
７４により制御される。このラッチはラッチ７６より１
クロック時だけはやくセットする。ＡＮＤゲート１１４
は事前接続１１によりイネーブルされ、他の接続が形成
されるのと同じ方法で入力１−有効線を出力１−有効線
にＯＲゲート１３２を介して接続する。しかしこれは次
段をイネーブルするためにより早期のクロック時に生じ
る。

【００４０】ＡＮＤゲート８８は、入力ポート１の拒絶
状態の検出に関係する。その拒絶状態が発生するのは、
交換接続装置１０が、使用中の状態のため出力ポート１
への指令接続を確立することができないときである。ブ
ロック８６を介して遅延されたコマンド１１と、活動状
態の入力１−有効線と、活動状態の−接続１１との論理
積として拒絶が検出され、その接続は使用中の状態のた
めに形成されることはないことを示す。遅延ブロック８
６は、同じクロック時で変化するラッチ７２と７６の間
の競合状態がゲート８８を誤って動作しないことを保証
するのに必要である。拒絶１１を検出するゲート８８
は、入力ポート１への指示をゲート９０を介して入力１
−拒絶線に送る。ゲート９０は生じうるすべての拒絶状
態（拒絶１１、１２、１３、１４）の論理和である。入
力１−拒絶線にたいする入力ポート１への送信機の応答
は、入力１−有効線をゼロ（アイドル）に戻すことであ
る。このため、ラッチ７０、７２、７４、７６がアイド
ル状態にリセットされる。この状態のため、ゲート９０
への入力が非活動状態になり、拒絶状態をリセットす
る。通常の転送の終わりか真ん中で、入力１−有効線は
ゼロになるか、または拒絶が発行されるので、交換接続
装置１０の応答は常に同じである。ラッチ７０、７２、
７４、７６はすべてリセットされ、交換接続装置１０の
入力ポート１はアイドル状態に戻る。

【００４１】以後の縦続接続の交換接続装置または受信
装置からの拒絶を受信すると、交換接続装置１０は、出
力−拒絶線により報告される。図８，９，１０を参照す
ると、たとえば、交換接続装置１０は、以前に記載され
たように接続１１（ラッチ７６）をセットすることによ
り入力ポート１から出力ポート１への接続を形成するこ
とに成功すると仮定する。その後その交換接続装置１０
は活動状態になる出力１−拒絶により拒絶指示を受け取
る場合、交換接続装置１０は以下のように応答する。出
力１−拒絶はゲート９４、９２、７８を介してリセット
１を引き起こすので、ラッチ７４と７６をリセットす
る。リセットされているラッチ７４と７６は、出力ポー
ト１への入力ポート１の交換接続装置１０を介する接続
を断って出力１−データ線と出力１−有効をゼロアイド
ル状態にする。このため、アイドル信号は以後の縦続接
続の交換接続装置または受信装置に伝播して、出力１−
拒絶線を非活動状態にする。リセットされているラッチ
７６により、ゲート８８は拒絶１１の状態を検出し、拒
絶指示がゲート９０を介して入力１−拒絶に伝播するの
で、前の交換接続装置１０の段又は送信装置に拒絶状態
を伝える。交換接続装置１０は、それがアイドルコマン
ドを受信するまでに拒絶指示を入力ポート１に送信し続
ける。

【００４２】望むならば入力ポート１乃至４が同期して
動作可能になるように、ゲート８０は、出力ポート１の
使用中の状態を検出し、ブロック８４により遅延され
る。この場合、４つすべての入力がほぼ同じ時に出力ポ
ート１を選択することを試みるならば、ラッチ７４とゲ
ート８０に信号を供給する入力ポート２乃至４（事前接
続２１、３１、４１）の他の同様なラッチへのＤとＣ入
力信号間で論理競合状態が発生する可能性がある。遅延
ブロック８４の目的は、この効果を遅延させ、この競合
状態を除去することである。非同期動作状態では、２つ
の入力ポートが同じ出力ポートを求めて競合し、両方と
もブロック８４による遅延の値により時間的に分離され
ることになる接続コマンドを発行する場合にもこの競合
状態は現われる。この場合、そのクロック信号が立ち上
がると同時にラッチ７４のデータ入力が変化しようとし
てラッチ７４に不安定状態を引き起こす可能性がある。
この不安定状態が１クロック内（ラッチ７６がクロック
される前に）でそれ自体を解決しラッチ７４が安定状態
（０又は１）になる限り、不安定性は２重ラッチング
（７４と７６）を使用する前述方式で訂正される。不安
定性の状態は時間内に安定せずにエラーを引き起こす場
合、受信装置は誤ったメッセージを検出し、拒絶を発行
し、再送信を行なう。不安定性状態により交換接続装置
が拒絶に到らない異常状態になる場合、送信装置は時間
切れになり、アイドルコマンドを発行し、メッセージを
再送信する。これは本発明における不安定性の唯一の可
能な出現である。その状態は、交換動作では通常現われ
ない異常な状態であり、それが発生するときに訂正可能
である。

【００４３】ＮＯＲゲート１１２は、入力ポート１から
の能動コマンドを検出する。そのゲートは入力１−有効
線が活動状態になった後で発行された最初のコマンドを
検出し、ラッチ７０及び入力ポート１に関連した他の同
様のラッチへのデータ入力をゼロにすることにより他の
コマンド（コマンド１１、１２、１３、１４）の任意の
ものがセットされないようにする。すなわち、最初の接
続コマンドだけが任意の入力ポートから認識される。

【００４４】図１１，１２，１３を参照すると、図８，
９，１０と同様な論理が示されているが、この論理は入
力ポート１の出力ポート２への接続を制御する。すべて
のゲートは図８，９，１０で実行されるのとまったく同
じ機能を持つ。ただし、出力ポート１の代わりに出力ポ
ート２に対応する。図８，９，１０のゲートには、複製
されることなく図１１，１２，１３でもそのまま再使用
されるものもある。これらのゲートは図８，９，１０に
あるのと同じ番号で示されている。図１１，１２，１３
のゲートには、図８，９，１０で実行された機能と同一
の機能を実行するものがある。しかし、出力ポート１の
代わりに出力ポート２に関連する。これらのゲートは出
力ポート２に固有でなければならないし、図８，９，１
０のゲートと比較してそれらの固有性を指示するために
新しい番号が指定される。

【００４５】入力ポート１に最高位順位を指定する競合
解消アルゴリズムのために、入力ポート１は競合状態を
処理するための論理は必要ないということに注意すべき
である。図１４，１５，１６を参照すると、図８，９，
１０と同様の論理が示してあるが、この論理は入力ポー
ト２と出力ポート２の接続を制御する。すべてのゲート
は図８，９，１０で実行されるのとまったく同じ機能を
持つ、ただしそれらは入力ポート１と出力ポート１の代
わりに入力ポート２と出力ポート２に対応する。しか
し、競合解消が必要であり、２つの新しいゲート１４０
と１４２が関連する。図１１のラッチ４７６（接続１
２）に対応するラッチ１７６は、この場合、接続２２信
号を生成しないが、接続２２はゲート１４０を介して生
成される。すなわち、−接続１２が活動状態である場合
に限り接続２２を活動化させる。すなわち、ラッチ４７
６と１７６は、入力ポート１と２が出力ポート２の使用
を競合することを示すよう同時にセットする場合、入力
ポート１が勝ち（接続１２は活動状態である）入力ポー
ト２が負ける（接続２２はゲート１４０により非活動状
態にされる）。ゲート１４２は−接続２２を検出し、拒
絶２２が入力ポート２に生成される。競合の状態が検出
される時間期間は、ゲート１８４が使用中状態を検出す
る前でかつ２つ以上の選択コマンドがこの短い時間間隔
で到達する場合である。したがって、ブロック１８４の
遅延を制限する必要があり、そのため競合解決期間が１
つのＤＥＡＤ ＦＩＥＬＤにより提供された時間を越え
ることはない。

【００４６】競合状態下で、接続２２が負け接続１２が
勝ち、その後ラッチ１７６がリセットされ前につぎの段
で拒絶されることが可能になる。この場合、接続２２の
オプションは再確定されたことになる、というのはゲー
ト１４０は一瞬活動状態になるからである。しかし、送
信機は入力２−拒絶信号が活動状態になっていることに
気づき、入力ポート２をアイドル状態に戻し、入力２−
拒絶が早い段階で回収される場合でさえ始めからメッセ
ージを再送信する。

【００４７】図１７，１８，１９を参照すると、図８，
９，１０と同じ論理が示されるが、この論理は入力ポー
ト３と出力ポート３の接続を制御する。すべてのゲート
は図８，９，１０で実行されるのとまったく同じ機能を
持つ、ただしそれらは、入力ポート１と出力ポート１の
代わりに入力ポート３と出力ポート３に対応する。図１
７，１８，１９に示す固有の機能はゲート２４０と２４
２であり、これらのゲート２４０と２４２は出力ポート
３の競合状態を処理し、入力ポート１と２が出力ポート
３に対して同じ時に競合することがない場合に限り入力
ポート３は出力ポート３（接続３３）に接続される。そ
れらのどちらかが競合する場合には、入力ポート３が負
け、ゲート２４２により供給されたゲート２８８への入
力に基づいて入力３−拒絶信号を受信する。

【００４８】図２０，２１，２２を参照すると、図８，
９，１０と同様な論理が示されるが、この論理は入力ポ
ート４と出力ポート４の接続を制御する。すべてのゲー
トは図８，９，１０で実行されるのとまったく同じ機能
を持つ。ただし、それらのゲートは入力ポート１と出力
ポート１の代わりに入力ポート４と出力ポート４に対応
する。図２０、２１，２２に示す固有の機能はゲート３
４０と３４２であり、これらのゲートは出力ポート４の
競合状態を処理し、入力ポート１、２、３が同時に出力
ポート４をもとめて競合しない場合に入力ポート４が出
力ポート４（接続４４）に接続されることを示す。それ
らのポートの任意のものが競合している場合、入力ポー
ト４が負け、ゲート３４２により供給されたゲート３８
８への入力に基づいて入力４−拒絶信号を受信すること
になる。

【００４９】図８乃至２２は、交換接続装置１０が必要
とするすべての固有の回路実施例を示す。図８，９，１
０に示す同じ機能の１１の複製は、交換接続装置１０を
全体的に定義し、入力ポート１から出力ポート３、入力
ポート１から出力ポート４、入力ポート２から出力ポー
ト１への接続を形成するためには図８，９，１０に示す
のと同じ機能の１１通りの複製が必要とされる。しか
し、これらの実施は、図８乃至２２の拡大であり本明細
書には示してない。

【００５０】他の実施例 いくつかの例で使用される他の実施例は、本発明の範囲
内であり、図面を参照して記載された実施例を変更する
ことで記載される。

【００５１】たとえば、交換接続装置１０は、許諾イン
タフェース線はすべての入出力ポートインターフェース
から除去される場合でさえ適切に機能可能である。この
場合には、送信装置が、メッセージ全体の送信を終了す
るとすぐにアイドル状態になることによりメッセージを
終了可能であり、戻される許諾信号を待機する必要はな
い。この場合に使用されるプロトコルは、送信装置が拒
絶指示を受信することなく全メッセージ送信を完了する
場合、そのメッセージは首尾よく送信されたと仮定され
ることになる。メッセージは、送信が成功したと仮定さ
れる前に交換接続装置の使用中または競合状態または利
用できない受信器バッファによる拒絶指示が送信機に戻
されることを保証するほど十分長くなるはずである。受
信装置により検出された任意のエラー状態は、反対方向
に進む個別のメッセージにより送信装置に戻される。

【００５２】たとえば、交換接続装置１０は、ＤＥＡＤ
ＦＩＥＬＤのサイズが１つのクロック時からｍ（ｍは
２以上）個のクロック時に増大する場合に適切に機能す
る。

【００５３】たとえば、交換接続装置は４つの入力ポー
トと４つの出力ポートに制限されることはない。しか
し、Ｉ個の入力ポートとＺ個の出力ポートは任意の数で
ある、ただしＩとＺは２以上の独立した数であり、入力
および出力ポート当たりのデータ線の数がＺ以上であ
る。

【００５４】全体的に、非同期ディジタル通信ネットワ
ークにおいて複数の異なるソースからデータ信号を受信
し、それらの信号を行先に送信する調停交換接続装置が
備えてあり、その数は２よりも大きい。前記異なるソー
スの数のそれぞれに対応する好ましい交換接続装置は複
数の入力ポートをもち、異なるソースのそれぞれからデ
ータ信号を受信する。その交換接続装置は、それぞれの
データ信号を受信し、前記行先へのその後の送信のため
に受信されるデータ信号の集合を選択するように前記入
力ポートすべてに接続される調停回路手段を持つ。各入
力ポートの複数のロック経路回路があり、それらの回路
は、前記調停回路により受信されるデータ信号の集合に
応答して前記行先を前記第１データ集合を受信するよう
接続する。さらに、出力ポートは前記入力ポートのそれ
ぞれに接続され、調停回路は調停回路により選択された
入力ポートからデータ信号を受信し、信号を前記行先に
送信する。こうした回路には、複数の入力を複数の出力
に接続するために同じ線で１と０を送信する共通線が備
えてある。ＤＥＡＤ ＦＩＥＬＤが使用され競合を解消
する時間を確保する。これは、連続フロー交換接続装置
であり、単一経路でハンドシェークすることなく交換接
続装置を介してデータを流す。待機期間またはメッセー
ジ送信の断絶または割込みはない。

【００５５】交換接続装置は、複数のノードを持つシス
テムにおいて複数の交換接続入力と出力の中で経路選択
用の並列離散選択ビットを使用する。明らかに、様々な
実施例の形で、本発明を実施する最上のモードの例が記
載されており、潜在的な成長が可能である。したがっ
て、等分野技術者は、現在および将来において、発明に
よりさらに改良を加えることもできる。これらの改良は
発明の権利を保護し維持するよう構成される請求の範囲
内にあると理解される。

【００５６】

【発明の効果】本発明によれば、競合を解消する新しい
非同期方式を用いて迅速かつ動的に入力ポートを出力ポ
ートに接続することができる。

【図面の簡単な説明】

【図１】本発明の好ましい実施例による４入力対４出力
（４Ｘ４）クロスバー交換接続装置を示す図。

【図２】インターフェース接続を定義する４Ｘ４クロス
バー交換接続装置のより詳細な構成図。

【図３】４つの同期データ線を介して本発明に送られる
シリアル制御およびデータ情報を生成する方法を示す
図。

【図４】本発明の交換接続装置の入力ポートに到達する
インターフェース信号のタイミング図。

【図５】５以上のノードをもつシステムを保持するよう
本発明の交換接続装置の好ましい４Ｘ４実施例を縦続接
続する方法を示す図。

【図６】本発明の交換接続装置の単純なデータフローお
よび制御経路実施の概略構成図。

【図７】ノード間でデータを送信するために本発明の交
換接続装置からなるネットワークを介して送信経路を選
択し確立する方法を示す図。

【図８】上記の４Ｘ４交換接続装置の入力ポート１と出
力ポート１の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。

【図９】上記の４Ｘ４交換接続装置の入力ポート１と出
力ポート１の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。

【図１０】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート１の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施例を示す図。

【図１１】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１２】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１３】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１４】上記の４Ｘ４交換接続装置の入力ポート２と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１５】上記の４Ｘ４交換接続装置の入力ポート２と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１６】上記の４Ｘ４交換接続装置の入力ポート２と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１７】上記の４Ｘ４交換接続装置の入力ポート３と
出力ポート３の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１８】上記の４Ｘ４交換接続装置の入力ポート３と
出力ポート３の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図１９】上記の４Ｘ４交換接続装置の入力ポート３と
出力ポート３の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図２０】上記の４Ｘ４交換接続装置の入力ポート４と
出力ポート４の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図２１】上記の４Ｘ４交換接続装置の入力ポート４と
出力ポート４の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【図２２】上記の４Ｘ４交換接続装置の入力ポート４と
出力ポート４の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。

【符号の説明】

１０ 交換接続装置 ２０、２２、２４、２６ ノード ３１、３２、３３、３４ インターフェース線 ５２ バッファ

フロントページの続き (72)発明者 クリストス、ジョン、ジョルジオ アメリカ合衆国ニューヨーク州、ホワイ ト、プレインズ、ノスバンド、14、アパ ートメント、６エイチ (72)発明者 ロバート、フランシス、ルッシュ アメリカ合衆国ニューヨーク州、ベスタ ル、コートランド、ドライブ、3100 (72)発明者 ジョセフ、マイケル、モスリー アメリカ合衆国フロリダ州、ボカ、ラト ン、エヌダブリュ、トゥウェンティーエ イツ、ウェイ、4800 (72)発明者 ハワード、トマス、オルノウィッチ アメリカ合衆国ニューヨーク州、エンド ウェル、トワイライト、ドライブ、2922 (56)参考文献 特開 昭62−503208（ＪＰ，Ａ) 特開 昭59−501610（ＪＰ，Ａ) 特公 平１−51108（ＪＰ，Ｂ２) 米国特許4314233（ＵＳ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の入力ポート及びこれと同数の出力ポ
   ートを備える交換接続装置を複数個含み、 第１段の複数の交換接続装置の各出力ポートが次段の同
   数の交換接続装置のそれぞれ異なる１つの入力ポートに
   接続され、 前記交換接続装置の各々は、 各入力ポートと各出力ポートとの間を選択的に接続する
   ため各入力ポートと各出力ポートの対毎に設けられた接
   続制御回路を備え、 前記接続制御回路の各々は、 入力ポートと出力ポートとをバッファを介在することな
   く選択的に接続する複数のデータ線及び制御線と、 その入力ポートとその出力ポートとを接続すべきことを
   指示するラッチと、 その入力ポートが既に何れかの出力ポートに接続済みで
   はないことを検出して信号を発生する調停回路と、 その入力ポートに関連する他の接続制御回路の前記ラッ
   チが何れもセットされていないことを検出して信号を発
   生するロック回路と、 を有し、 前記ラッチは前記制御線が所定の状態を呈することによ
   りイネーブルされ、前記調停回路及び前記ロック回路に
   より前記信号が発生しておりかつ前記制御線が所定の状
   態を呈する事に続き前記データ線が所定の状態を呈する
   ことによってセットされて前記制御線及びデータ線を入
   力ポートと出力ポートとの間に接続し、前記制御線が他
   の状態を呈することによりリセットされて入力ポートと
   出力ポートとの間の接続を遮断するように前記制御線及
   びデータ線に接続され、 これにより前記交換接続装置の前記第１段の各接続制御
   回路は前記入力ポートを介して前記制御線及びデータ線
   に与えられる状態により入力ポートを出力ポートに接続
   し、前記交換接続装置の前記第２段の各接続制御回路は
   その入力ポートから前記制御線及びデータ線に与えられ
   る状態により入力ポートを出力ポートに接続し、これに
   より前記交換接続装置の前記第１段の入力ポートを前記
   交換接続装置の前記第２段の出力ポートに接続する事を
   特徴とする交換接続システム。
2. 【請求項２】前記複数のデータ線の本数は入力ポートの
   数と同数である請求項１に記載の交換接続システム。