JPH04345242A - 交換接続システム - Google Patents

交換接続システム

Info

Publication number
JPH04345242A
JPH04345242A JP4024105A JP2410592A JPH04345242A JP H04345242 A JPH04345242 A JP H04345242A JP 4024105 A JP4024105 A JP 4024105A JP 2410592 A JP2410592 A JP 2410592A JP H04345242 A JPH04345242 A JP H04345242A
Authority
JP
Japan
Prior art keywords
input
connection device
data
connection
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4024105A
Other languages
English (en)
Other versions
JP2500973B2 (ja
Inventor
Peter A Franaszek
ピーター、アンソニー、フラナセク
Christos John Georgiou
クリストス、ジョン、ジョルジオ
Robert Francis Lusch
ロバート、フランシス、ルッシュ
Joseph M Mosley
ジョセフ、マイケル、モスリー
Thomas Orunowich Howard
ハワード、トマス、オルノウィッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04345242A publication Critical patent/JPH04345242A/ja
Application granted granted Critical
Publication of JP2500973B2 publication Critical patent/JP2500973B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H04L12/1881—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast with schedule organisation, e.g. priority, sequence management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/555—Error detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0066—Provisions for optical burst or packet networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Multimedia (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、交換接続ネットワーク
を介して並列に高速で待ち時間の短い通信を実行可能な
複数個の計算要素および／または入出力要素から構成さ
れるディジタルコンピュータシステムに関する。
【０００２】
【従来の技術】多段交換接続ネットワークは、現代のデ
ィジタル計算システム内の複数のデバイスを相互接続す
る手段として承認を得ている。特に、並列処理（ＰＰ）
システムでは、複数段交換接続ネットワークを使用して
Ｎ個のシステム要素を相互接続するのが普通である。こ
の場合、Ｎは数個又は数千個のプロセッサあるいはプロ
セッサと他のシステム要素の組合せである。
【０００３】最新の交換接続方法には、ＰＰシステムの
理想を妨げる多くの欠点がある。これらの方法は、高価
で、速度が遅く、拡張性がなく、再構成が難しく、通常
は直列で、最悪の場合、クロックに問題があることが多
い。クロックの問題は、ディジタル計算システムの動作
周波数が高くなるに応じて（通常は数年毎に２倍になる
）増大する。ＰＰシステムの分野では特にシステムのサ
イズが増大しシステム要素間の距離も増大するのでいっ
そう複雑になる。このため、システムの様々な要素が通
信目的で同期を保つ方法に関してクロックの問題が拡大
される。最新の方法の中にはいくぶんうまく利用されて
いるものもいくつかあるが、扱いにくく、危険で、クロ
ック周波数やシステムサイズが次の段階で拡大されると
うまく動作しなくなるのではないかという疑問がないわ
けではない。
【０００４】最新のクロック方法は以下のステップから
なる。 ａ）中央クロックを分散し、各個々の要素（プロセッサ
、入出力装置、交換接続装置）の遅延時間を注意深く制
御して、同期および整合クロックが小さな許容度の範囲
内に調整され各要素に到着する。さらに、同期を喪失す
ることなく様々なシステム要素が通信できるようにする
には、すべての通信リンクが、共通クロックの１サイク
ル時間より短い要素間転送時間をもつ必要がある。 ｂ）ａ）と同じ中央、同期クロック方法を使用するが、
転送時間を１クロックサイクル時間よりも長くすること
が可能なので要素間の通信時間を柔軟に変えられる。転
送時間は、共通クロックサイクル時間の任意の倍数にな
ることが可能であり、要素間のすべての接続ワイヤは、
各ワイヤを個別に切ることによって人手で調整でされる
ので、特定の許容範囲内で共通クロックサイクルの倍数
の遅延が作成される。 ｃ）中央クロックを分散し、各個別の要素の遅延時間を
制御しないが、しかし各要素と正確に同じ周波数を供給
する。この方法のなかでは、各相互接続ワイヤは任意の
長さであり、人手による調整をしてはならない。要素間
の同期は、固定時間間隔で実行される調整方法により確
定され、システムに入力される度に第１目盛が定められ
る。リンクを介してテストメッセージを送信し送信クロ
ックの位相を変更することにより各通信リンクは同時に
１度目盛が調整される。すべての送信クロック位相が試
みられると、個々のケーブル長にもっとも適合するクロ
ックが永久に（次の再目盛設定が行なわれるまで）使用
されるよう選択される。システム内のすべての相互接続
ワイヤの目盛設定は自動的に実行可能であるが、わずら
わしく、時間がかかり、時間と温度に応じて変動しやす
い。 ｄ）異なる速度の２つの個別のチップを使用する。１つ
は相互接続を確立し制御し、他はＰＰシステムの任意の
２つの要素間でデータを実際に送るものである。制御チ
ップの動作は遅く、容易に周波数同期が可能であるが、
データチップは、コントローラチップにより実行するよ
う命令されると要素間のデータ接続を設定する。データ
チップは、迅速で一様な非同期率でデータ転送をおこう
なうことが可能である。この方法にはいくつかの欠点が
ある。２つのチップが必要であることはインターフェー
スと接続の数が増大し、システムが高価で複雑になる。 第２に、第２チップで遠隔制御される選択は、通常は効
率のよい交換接続ネットワークシステムで必要になる遅
い直列動作である。これは並列に演算を実行するという
重要な概念を無効にする。さらに、このコンセプトは２
つのチップを越えて拡張するのが困難であり、わずか６
４個の要素間の相互接続を実施するにとどまり、通常の
直列データ転送はチップピン数を妥当なサイズに保つよ
う指定される。最後に、制御チップを介して交換接続接
続を確立するセットアップ時間が、交換接続接続の動的
変更を迅速に実行不可能にする、速度が遅くなる基本要
因である。これらのタイプの交換接続ネットワークはＰ
Ｐシステムに適用できないが、交換接続選択がそれほど
頻繁に行なわれず、制御チップが経路を確立するとその
経路を介して大量のデータが転送される入出力領域で効
果的に使用される。
【０００５】従来技術の例として、代表的な特許は、１
９８１年１２月２２日発行の米国特許第４３０７４４６
号、１９８２年２月２日発行の米国特許第４３１４２３
３号、１９８４年１１月６日発行の米国特許第４４８１
６２３号、１９８５年５月２１日発行の米国特許第４５
１８９６０号、１９８０年１２月２日発行の米国特許第
４２３７４４７号、１９８１年２月１７日発行の米国特
許第４２５１８７９号、１９８１年１２月２２日発行の
米国特許第４３０７３７８号である。これらの特許の後
には、１９８４年１１月２０日発行の米国特許４４８４
３２５号、１９８４年１１月１３日発行の米国特許第４
４８２９９６号、および１９８４年１０月２日発行の米
国特許第４４７５１８８号がある。米国特許第４４７５
１８８号では、メッセージから経路指定ビットを取り出
し、先だし先入れ方式で、クロックのない環境でデータ
の前の自己設定経路選択を用いて複数の入力線を複数の
出力線に接続する仲裁システムが暗示されていた。従っ
て、この開発は、これまで使用されてきたもっと標準的
な直列、クロスバーまたはクロスポイントスイッチとは
異なっている。しかし、この特許はハンドシェーキング
を必要とし、有益と考えられる異なる仲裁方法を有して
いる。デバイスが代表的な状況で使用される場合には、
ケーブルが長くなるほど遅くなる。その速度はケーブル
長から独立してはいない。この相異および他の相異は、
バッファリング、待ち行列、待機期間またはメッセージ
送信の切断が競合が解消するとなくなってしまう本発明
を検討すれば明らかになるであろう。したがって、これ
ら初期の段階の試みは、必要とされる交換接続ネットワ
ーク機能を備えていない。この接続でも、上記に参照さ
れた特許と１９９０年８月２８日発行の米国特許第４９
５２９３０号を参照する必要もある。
【０００６】
【発明が解決しようとする課題】すなわち、最新の解決
法は、現在および将来のＰＰシステムに必要な交換接続
ネットワーク特性を備えていない。必要な特性は、要素
の相互接続を動的かつ迅速に確立し分解する能力、及び
１つのチップでそれを実行する能力をもち、数千の要素
に拡張可能であり、分散クロック問題を解決し将来の周
波数の増加に対処できるよう任意の長さ、非目盛設定相
互接続ワイヤ長を可能にし、同時にＮ個の交換接続経路
を介する並列確立とデータ転送を可能にすることである
。
【０００７】
【課題を解決するための手段】本発明は、命令に基づい
て、ディジタルシステムを含む複数のプロセッサまたは
他の機能要素を相互接続する交換接続手段である。この
交換接続手段は、点対点の相互接続ワイヤの共通で小さ
な集合を介して要素間の接続制御とデータ転送を可能に
する新しく開発された手段に基づいている。前記接続制
御およびデータ転送は、前記交換接続手段がどんなもの
であれ任意の同期クロック信号を必要としないように発
生する。さらに、前記交換接続手段は、非同期方式で瞬
時に接続衝突を解消する新しい手段を実現するものであ
る。これにより様々な非同期要素が交換接続装置のサー
ビス中に競合可能になり、前記競合は、システム動作の
誤りや中断なしに一貫した事前に定義された並列方式で
解消される。
【０００８】本発明の装置はさらに、実施されたものが
単純であることが特長である交換接続ネットワーク通信
構造を備えており、任意の種類のデータバッファリング
またはデータ解釈は必要ない。瞬時に接続が確立された
り分断されたりするので、非常に迅速な応答時間で動的
に変化可能である。並列方式で接続を確立するための要
求を解決する機能を持つ。この場合、Ｎ個の接続が同時
に確立されたり分断される（Ｎは交換接続装置を介して
通信するシステムの要素の数）。すなわち、瞬時に作っ
たり壊したりできる接続の数は、システムのサイズに応
じた規模である。この機能により本発明の装置は非常に
効率よく複数の短いメッセージを処理することができる
。さらに、この新しい装置は、同期やワイヤ長の制限が
必要ない。この装置は本発明の装置を実施するのに使用
される技術が改良されるのに応じて新しい技術の速度上
の改良を追跡し性能を向上させることができる。
【０００９】さらに、基本的な新しい装置は、他の同一
の発明装置により縦続接続可能であり、任意の数のシス
テム要素又はノード間で相互接続ネットワークを形成す
る。前記ネットワークは十分な並列相互接続により特長
付けられる。上記および他の改良は、以下の記載で詳細
に論じられている。本発明の理解を深めるためには、利
点や特色と共に、以下の記載と添付図面を参照すること
が望ましい。
【００１０】
【実施例】好ましい実施例は、４ｘ４クロスバー交換接
続装置である。この装置では、本発明の機能は互いに排
他的な４つの入力ポートの任意の１つを未使用の４つの
出力ポートの任意の１つに接続する手段を提供すること
である。図１を参照すると、４ｘ４クロスバー交換接続
装置は任意の時に最高４つの同時接続を支援可能である
。たとえば、入力１が出力３に、入力２が出力４に、入
力３が出力２に、入力４が出力１に接続できる。
【００１１】本発明の交換接続装置１０は単一方向型で
ある。それは、データがこの交換接続装置１０を介して
１つの方向にしか流れないことを意味する。即ち、入力
から出力へである。前記交換接続装置１０は単一方向型
であるが、図１に示すように４ｘ４全ノード交換接続装
置１０を接続することにより４つのノード（２０、２２
、２４、２６）のなかでは双方向通信を支援する。各ノ
ード２０、２２、２４、２６は単一方向相互接続ワイヤ
を２組有しており、１つは交換接続装置１０に至り、他
は交換接続装置１０から到来する。交換接続装置１０内
の破線は、前記交換接続装置の機能が入力ポート１のよ
うなある入力ポートを４つの接続可能な出力ポートの１
つに接続することであることを示している。交換接続装
置１０は、各入力ポートにたいして正確に同じ機能を備
えており、各入力ポートを任意の未使用出力ポートに接
続可能である。
【００１２】図２を参照すると、ブロック１２は交換接
続装置１０の拡大図を示し、交換接続装置１０に接続す
るインターフェース線を詳細に定義する。交換接続装置
１２への各入力ポートの線３１、３２、３３、３４の組
は、各出力ポートの線４１、４２、４３、４４の組と数
と機能において同じである。各入力と出力ポートへのイ
ンターフェース線の組は７つの固有の信号を含む。４つ
のデータ線と３つの制御線（有効、拒絶および受諾）が
、それらが接続するポート（Ｘ）の方向と数を示す入力
Ｘ−又は出力Ｘ−の接頭部により区別される。４つのデ
ータ線と１つの有効線は交換接続装置１２を介して入力
から出力に向けられた信号流を有するが、拒絶および受
諾制御線は反対方向への信号流をもつ。
【００１３】前記交換接続装置の内部の入力ポート対出
力ポート接続を指令し確立するために、入力ポートイン
ターフェース線３１、３２、３３、３４の組は制御情報
を交換接続装置１２に転送する。さらに、前記ポートイ
ンターフェース線は交換接続装置１２を介して入力ポー
トから出力ポートに転送されるデータ情報を搬送する。 インターフェース３１、３２、３３、３４に含まれた４
つのデータインターフェース線は、交換接続装置１２を
介してデータを４つの情報ビットだけに転送するよう転
送を制限することはない。しかし、前記４つのデータ線
はそれぞれ、任意の大きさのデータの送信を可能にする
シリアルデータの列を含む。たとえば、４つのデータ線
が４０ＭＨｚでシリアルデータを送信する場合、前記４
つのデータ線は１６０Ｍビット秒の速度でデータを転送
可能になる。
【００１４】交換接続装置１２への４つの入力ポートは
それぞれ図１に示すように固有のソースまたはノード（
２０、２２、２４、２６）を起点とする。図３を参照す
ると、ブロック５０、５２、５４は、交換接続装置１２
の部分を示す装置１４に送信されそこを通ることができ
るメッセージの形でシリアルデータを生成する代表的な
方法を示す。５０、５２、５４により示してある同様の
シリアルデータ生成論理は、交換接続装置１２への他の
入力ポートのそれぞれにおいて使用可能である。入力デ
ータ線の各組は、シリアルデータを所定の入力ポートに
供給する。この入力ポートは４つのシフトレジスタ５４
により同じクロックに同期されている。この４つのシフ
トレジスタ５４は、同一クロック信号（図３の４０ＭＨ
Ｚ）により制御されているようにデータ３１の４つの同
期線をシフトすることによりシリアルデータを生成する
。しかし、交換接続装置１４への４つの異なる入力ポー
トソース（３１、３２、３３、３４）は互いに非同調で
あり、異なる非同期の４０ＭＨＺクロック信号に基づい
ている。
【００１５】交換接続装置１４を介してシリアルメッセ
ージを送る過程は、ＦＩＦＯ（先入れ先だし）５０を含
む。これは送信されるデータメッセージを累積する。送
信される次のメッセージ全体はバッファ５２に移動され
る。バッファ５２に記憶されたメッセージは、送信に備
えてシフトレジスタ５４に移動され、データビット０を
シフトレジスタ１の第１ビットに入力し、データビット
１をシフトレジスタ２の第１ビットに入力し、データビ
ット２をシフトレジスタ３の第１ビットに入力し、デー
タビット３をシフトレジスタ４の第１ビットに入力し、
データビット４をシフトレジスタ１の第２ビットに入力
することによりデータを４つのシフトレジスタ５４に渡
って分散される。次に、シフトレジスタ５４は４つの同
期データ線を介して交換接続装置１４にシリアルデータ
の送信を開始し、メッセージ全体が送信されるまで直列
データが連続して流れる。交換接続装置１４は（シリア
ルレジスタ５４から交換接続装置１４にインターフェー
ス４１を介してシリアルデータの最初の２クロックサイ
クルにおいて）送信された最初の８ビットを使用して、
交換接続装置１４を介して接続経路を選択し確立する。 図３の例は、破線を介して、入力ポート１（３１）と出
力ポート２（４２）の間の一時的な接続を確立する交換
接続装置を示し、インターフェース３１の７つ個々の線
が一義的かつ直接にインターフェース４２の対応線のそ
れぞれに接続される。
【００１６】図４に、交換接続装置１４の入出力ポート
の代表的なシリアル波形が示されている。交換接続によ
り、シフトレジスタ５４により送られたようにシリアル
送信の最初の８ビットが交換接続装置により取り除かれ
、それらを使用してインターフェース３１対４２のよう
な接続を形成し保持する。本例のシリアルメッセージの
剰余はインターフェース３１から４２に直接転送される
ので、インターフェース４２はインターフェース３１が
受信するのと全く同じメッセージから最初の８ビットを
差し引き、交換接続装置１４を通過するときにシリアル
データによる回路遅延により遅延されたものを受け取る
。交換接続装置４１は、任意の方式でインターフェース
３１を介して入るシリアルデータを緩衝したり再クロッ
ク化したりすることはない。その装置は、できるだけ迅
速にインターフェース３１を介して受け取る入力波形を
単に反映するだけでインターフェース４２に出力する。 すなわち、最初の８ビットを取り除くことを除けばその
入力波形を変えることはない。
【００１７】インターフェース（３１など）を介して交
換接続装置１４の入力ポートに進行中の送信がないこと
を示す規約は、４つのデータ線により示してある連続す
るアイドルコマンドと論理０に保持されている有効制御
線を発行することである。入力線の任意のものを論理１
に保持すれば、アイドル状態からの分離を意味し、選択
および転送が始まりつつあることを交換接続装置に示す
。同様に、交換接続装置からの出力線はアイドル状態（
すべて０）に保持され、能動転送は利用可能ではない。
【００１８】図５を参照すると、８つの交換接続装置１
０のブロックを縦続接続することによりシステムのノー
ドの数を増加させる方法が示してある。８つの縦続接続
の交換接続装置は１０Ａ乃至１０Ｈとして示してあり、
それらは交換接続装置１０の同一コピーであり、それら
の入出力ポートの配線に関してのみ変化することを示す
。図５から、１６個のノードの任意のものが、交換接続
装置１０のブロックの２つだけを通過する接続を介して
任意の他のノードに接続される。たとえば、ノード５は
、交換接続装置１０Ｂと１０Ｈを横切ってノード１５に
メッセージを送信可能である。すべての接続は２つの交
換接続装置１０のブロックを介して形成されるので、８
つの交換接続装置１０のブロックから構成されたネット
ワークは、２段交換接続ネットワークと呼ばれる。他の
多段ネットワークは、３段、４段などを使用して同様に
交換接続装置１０のブロックから構成可能である。
【００１９】図６を参照すると、交換接続装置１０を通
る単純なデータフローの機能図が示してある。交換接続
装置内の各交換接続入力ポートと各交換接続装置出力ポ
ートの有効線と４つのデータ線は図６の単一線により表
されている。たとえば、入力ポート１で交換接続装置１
０に入る有効線と４つのデータ線は、交換接続装置１０
内の５つの機能ブロックに進む。これらはブロック５０
Ａ、６０Ａ、６０Ｂ、６０Ｃ、６０Ｄである。ブロック
５０Ａは、４つの可能な出力ポートのどれが入力ポート
１に接続されるかを決定する。各入力ポートからの有効
線と４つのデータ線は各出力マルチプレクサブロック（
６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ）に進む。このため任
意の入力ポートを任意の出力ポートに接続することが可
能になる。４つの出力マルチプレクサブロック（６０Ａ
、６０Ｂ、６０Ｃ、６０Ｄ）のそれぞれは制御ブロック
（５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ）のそれぞれから、
入力ポート線の４つの可能な組のどれが各出力ポートに
ゲートされるかについて固有に指令を受ける。例えば、
制御ブロック５０Ａは、マルチプレクサ６０Ｃに指令を
出して、入力ポート１を出力ポート３に接続し、制御ブ
ロック５０Ｂはマルチプレクサ６０Ａに指令を出して、
入力ポート２を出力ポート１に接続する。制御ブロック
５０Ｃはマルチプレクサ６０Ｄに指令を出して、入力ポ
ート３を出力ポート４に接続し、制御ブロック５０Ｄは
マルチプレクサ６０Ｂに指令を出して、入力ポート４を
出力ポート２に接続する。４つの接続はすべて同時また
は異なるときに確立可能である。マルチプレクサ６０Ａ
乃至６０Ｄは入力ポートから出力ポートへの単一方向信
号の流れとともに、交換接続装置１０を横切って有効信
号とデータ信号を移動するよう接続を形成すると同時に
、マルチプレクサ６１Ｄ乃至６３Ｄ（通常の実施はブロ
ック６１Ｄと６３Ｄにより示してある。同様のブロック
は各入力ポートに接続される）は出力ポートから入力ポ
ートの反対方向に流れる信号とともに拒絶および受諾信
号の信号接続を形成する。これらの拒絶および受諾信号
は、縦続接続のその後の交換接続装置１０の段または有
効および４つのデータ信号を受信し解釈する装置により
取られた動作の交換接続装置１０への正帰還指示を与え
る。有効信号の制御下で４つのデータ信号を介して交換
接続装置１０を通って送信されているメッセージは、指
令された接続を確立するのが不可能である場合に任意の
交換接続装置１０の段により、同時にメッセージを受信
することができない場合または送信中のエラーを検出し
た場合に受信装置により拒絶される。この受信装置は、
受諾信号を発信することによりメッセージ（エラーが検
出されない）の正確な到来を確認することができる。拒
絶および受諾信号はデータの流れと反対方向に進むので
、それらの信号は、実施されたメッセージ送信が正確に
受信されたか拒絶されたかについて正の指示を送信元に
送り返す手段を与える。
【００２０】一般に、すべての交換接続装置には経路選
択方法が必要である。それらはどの接続（入力ポート対
出力ポート）が確立するかについて命令される。交換接
続装置１０では、経路選択コマンドが、データが転送さ
れる同じインターフェース、すなわち、各入力ポートに
接続された４つのデータ線を介して交換接続装置に送信
される。選択情報は、データの前に転送されなければな
らないので、指令された相互接続が確立されて、データ
は指令された行先に流れることができる。選択情報は入
力ポート数（１乃至４）を識別する必要はない。という
のは、その情報は特定の入力を介して交換接続装置に到
達しその交換接続装置はそれが受信するデータがどの入
力数に基づくものかをすでに知っているからである。し
たがって、選択情報は、交換接続装置１０の出力ポート
の数（１乃至４）を接続する場所に指定する必要がある
だけである。本明細書で推薦された経路選択の方法は、
ゼロに戻る、Ｎから１を取り出す符号化である（ＤＥＡ
Ｄ　　ＦＩＥＬＤと呼ばれる）。
【００２１】図７を参照すると、正確なシリアルビット
パターンと制御信号起動の代表的な例は、制御およびデ
ータ情報を交換接続装置１０に送るよう示されている。 本例は、図５に示す縦続接続、２段交換接続ネットワー
クを示し、交換接続装置１０Ａと１０Ｆを介してノード
１からネットワークを横切ってノード７にデータを送信
することを含む。この接続を形成するために、入力ポー
ト１は第１段交換接続装置１０Ａの出力ポート２に接続
されなければならないし、入力ポート１が第２段交換接
続装置１０Ｆの出力ポート３に接続されなければならな
い。交換接続装置１０Ａと１０Ｆで望ましい接続を引き
起こすよう入力ポート１に送られる信号列が図７に示し
てある。１と０の信号列において、時は左から右に流れ
るので、クロック時−２でみられる値が最初に交換接続
装置１０Ａに到達し、クロック時−１の値が次に到達す
る、というようにつづく。入力１−データと入力１−有
効線の値はすべてゼロであり、時−２と時−１の間に交
換接続装置１０Ａではなにも起こらない。これは、それ
らの線がアイドルであるかちである。クロック時０では
、入力１−有効線は論理１に進む。これは入力ポート１
がデータを受信するようにすることにより交換接続装置
１０Ａを準備する。しかし、このときに接続又は動作が
発生することはない。入力１−有効制御線は対応する交
換入力ポートをイネーブルにする。入力１−有効線が論
理０であると、交換接続装置１０Ａは接続を形成するこ
とができないか又は入力ポート１から任意のデータを受
信できない。この入力ポート１はリセットに保持されて
いる。最後に、クロック時１に、交換接続装置１０Ａが
、どの出力ポートに接続されるかについてそのコマンド
を受信する。そのコマンドはクロック時１の間にすべて
受信される。
【００２２】クロック時１で送られたコマンドビットパ
ターンは交換接続装置１０Ａにより使用されて、出力ポ
ートへの接続が確立する。この過程は経路選択動作と呼
ばれて、交換接続装置１０Ａ内で完全に実施される。こ
の全ノード交換接続装置により実施された経路選択方法
は、４つの入力１−データ線のそれぞれに、選択する交
換接続装置１０Ａの固有の出力を定義させる。たとえば
、時１で論理１になる入力１−データ１信号は出力ポー
ト１に接続するよう交換接続装置１０Ａに示し、入力１
−データ２信号は出力ポート２への接続を指令する。 本例では、入力１−データ２がクロック時１中に論理１
になるので、交換接続装置１０Ａは出力ポート２に接続
されるよう指令される。言い換えれば、接続アルゴリズ
ムは、入力ポートがイネーブルになったした後で論理１
になる第１データ入力線が、その入力ポートが形成する
接続を定義することである。これは、通常の場合では、
クロック時１の１つのデータ線だけが論理１になること
が可能であり、他の３つのデータ線は０になる必要があ
るという点において、互いに排他的な過程である。選択
情報の１ビットが論理１になるよう保証されるので、交
換接続装置１０Ａは転送が始まることを示すための追加
ビットを必要とすることなく送信の初めを認識すること
が可能である。交換接続装置１０Ａは、データ線から４
つのビットを除去し、図６の制御ブロック５０Ａの選択
レジスタにそれらを記憶することにより指令された接続
を行なう。クロック時１中に送信されたビットは、交換
接続装置１０Ａから１０Ｆに渡されないが、代わりに、
交換接続装置１０Ａがクロック時２に対応するデータの
次の４ビットを次の交換接続装置１０Ｆに送り始める。 しかし、選択コマンドに続く情報ビット（本例ではクロ
ック時２での４つのデータ線により送信されるビット）
は図７に示してあるようにすべてゼロ（ＤＥＡＤＦＩＥ
ＬＤ）になる必要がある。この目的は以後に説明される
。
【００２３】クロック時２では、交換接続装置１０Ａの
入力ポート１と出力ポート２の接続が確立され、クロッ
ク時２の信号列が交換接続装置１０Ａと相互接続ワイヤ
を通って交換接続装置１０Ｆの入力ポート１に送信され
る。このときから、交換接続装置１０Ａはすべてのその
後のデータを交換接続装置１０Ｆの入力ポート１に直接
送信するだけである。その交換接続装置１０Ａは、入力
ポート１のインターフェースを介して交換接続装置１０
Ａに送られた任意の他のデータパターンを検査したりそ
れについて動作を行なうことはない。その交換接続装置
１０Ａは、それが入力ポート１を介して出力ポート２と
交換接続装置１０Ｆに受信したすべてのデータパターン
を通過させるだけである。すなわち、クロック時２で、
交換接続装置１０Ａとその接続ケーブル上でゼロ遅延が
あると仮定すると、交換接続装置１０Ｆの入力ポート１
は有効信号がそ生じること及びの４つのデータ線上のＤ
ＥＡＤ　　ＦＩＥＬＤがすべてゼロになることを確認す
る。このようにして、クロック時２では、交換接続装置
１０Ｆの入力ポート１が、クロック時０で前にイネーブ
ルになったのと同様の方式でイネーブルになる。
【００２４】本例では、入力１−データ３はクロック時
３中に論理１に進む。クロック時１中に交換接続装置１
０Ａがその入力ポート１を出力ポート２に接続するよう
指令されたのと同様な方法で交換接続装置１０Ｆはその
入力ポート１を出力ポート３に接続するよう指令される
。指令された接続を形成するときに、交換接続装置１０
Ｆはデータ線からクロック時３の４つのビットを除去し
、図６の制御ブロック５０Ａの一部である選択レジスタ
にそれらのビットを記憶させる。クロック時３中に送信
されたビットは交換接続装置１０Ｆからノード７に渡さ
れないが、代わりに、交換接続装置１０Ｆはクロック時
４に対応するデータの次の４つのビットのノード７への
送付を開始する。しかし、選択コマンドに続く情報ビッ
ト（本例ではクロック時４で４つのデータ線により送信
されたビット）は、図７に示すように常にすべてゼロに
ならなければならない。すなわち、クロック時４迄に、
交換接続装置１０Ａと１０Ｆは、ノード１から７に直接
データを転送する接続経路を確立した。クロック時５ま
で、ノード７はアイドルコマンド以外はなにものも受信
しない。クロック時４では、ノード７は、交換接続装置
１０Ｆからの出力３−有効線が能動状態になることを確
認して、クロック時５でデータ受信を開始するよう活動
化される。クロック時５から、ノード７は交換接続装置
１０Ｆからの４個の出力３−データ線を介してノード１
からのデータを受信可能である。送信中の実際データの
プロトコルは、プリアンブルをもつマンチェスタ式に符
号化された８／１０ビット符号化などの正規のフォーマ
ットのものである。しかし、図７に示すように好ましい
実施例は、クロック時５ですべて１の同期フィールドで
あり、その後にＮＲＺデータメッセージが続く。データ
メッセージは転送のビットカウント長とパリティ、ＥＣ
ＣまたはＣＲＣなどの必要な任意のエラー検出機構を指
定できる。実際のデータメッセージの接頭辞としてすべ
て１の同期フィールドの目的は、受信ノード７を１クロ
ック時で送信ノード１に同期可能にすることである。デ
ータ転送に関連する２つのノードは、互いに非同期であ
るクロックシステムをもつが特定の許容範囲内の同じ周
波数で動作していると仮定されている。
【００２５】好ましい実施例は、最初にクロック時６と
７の間にメッセージ長を送信することである。長さカウ
ントがデータ転送またはメッセージの終わり（本例では
クロック時ｎ）を示すゼロになるまで、ノード７はクロ
ック時８から始まりその後のクロック時で長さカウント
を減分する。ノード７は選択された誤り検出方法（パリ
ティ、ＥＣＣまたはＣＲＣ）により正確にメッセージを
検査可能である。メッセージが正確に受信された場合、
ノード７は、クロック時ｎ＋１とｎ＋２時に受諾インタ
ーフェース線を交換接続装置１０Ｆに戻すことにより応
答する。交換接続装置１０Ｆは受諾指示を交換接続装置
１０Ａに戻し、交換接続装置１０Ａはそれを即座にノー
ド１に戻す。これがノード１に示すことは、転送がうま
く完了したことであり、ノード１は交換接続装置１０Ａ
へのその有効線と４つのデータ線をゼロにリセットする
ので、データ転送を完了してアイドル状態に戻る。クロ
ック時ｎ＋３でゼロになる交換接続装置１０Ａへの入力
１−有効入力線により交換接続装置１０Ａの入力ポート
１が出力ポート２への接続を分断させ、アイドル状態に
戻る。その後すぐに、交換接続装置１０Ｆはその入力１
−有効入力線をゼロに落し、出力ポート３への接続を分
断し、アイドル状態に戻る。すなわち、接続が分断され
、わずか１クロック時で交換接続装置はアイドルに戻る
。ノード１が送信するメッセージをもつ場合、そのノー
ドは次のメッセージをバッファ５２とシフトレジスタ５
４（図３）にロードし、クロック時ｎ＋４になるやいな
やノード７または任意の他のノードに送信し始める。 唯一の制限は、ノード１により生成された有効信号が、
他のクロック時が始まる前に１つの転送の終わりを示す
ために、最小１クロック時（ｎ＋３）でゼロに戻らなけ
ればならない。
【００２６】ノード１は、交換接続装置１０Ａへのその
有効線と４つのデータ線をゼロにリセットすることによ
り任意の時でデータ転送を終了させることが可能である
。ゼロはアイドル状態に戻ることを示す。このことは直
ちに交換接続装置１０Ａと１０Ｆの接続をすべて分断し
、アイドル状態に戻ることにより転送が終了したことを
ノード７に示す。
【００２７】ノード７が、長さカウントがクロック時ｎ
でゼロになった後で受信されたメッセージ中にエラーを
見つけだすと、ノード７は、図４に示すように拒絶イン
ターフェース線（受諾の代わりに）を起動して交換接続
装置１０Ｆに戻すことにより応答する。交換接続装置１
０Ｆはノード７からの到来拒絶信号を使用して、ノード
７との接続を分断し、アイドル状態に戻り、拒絶指示を
交換接続装置１０Ａに戻す。交換接続装置１０Ａは、そ
の接続を分断しアイドルに戻した後でノード１に戻す。 ノード１は転送が拒絶されたことに気づき、交換接続装
置１０Ａへの有効線と４つのデータ線をゼロにリセット
することによりアイドル状態に戻す。次に、ノード１は
、バッファ５２からシフトレジスタ５４を再ロードして
始め（クロック時間−１）から再び送信を開始すること
により送信を再試行することができる。再送信は、以前
に拒絶された送信と同じ経路を使用することが可能であ
り、又ネットワークを介して他の経路が実施される場合
には、他の経路が試行可能である。特定の数の拒絶が同
じメッセージで発生するような連続拒絶信号にあうと、
エラー報告機構が呼び出される。
【００２８】受諾メッセージの後でより迅速なネットワ
ーク接続の遮断を可能にするために、受信ノードが受諾
を発行した後で１サイクル時（本例ではクロック時ｎ＋
２）で選択的に拒絶を発行することができる。それはネ
ットワーク遮断を促進させるが、拒絶は受信機で始まり
送信機に戻すネットワーク接続を遮断するので、送信機
でゼロになる有効線は送信機からネットワーク接続を遮
断し、ネットワークを介して受信機に戻る。送信機は、
それが最初に受信するのがどの指示（受諾または拒絶）
かを認識するように設計される。受信機は、現クロック
時で受信できないメッセージを拒絶することもできる（
たとえば、その受信バッファがいっぱいであるとき）。 上記のように、送信機は任意の拒絶されたメッセージを
再試行することができる。
【００２９】ネットワーク経路内の任意の交換接続装置
１０がメッセージを拒絶することもできる。これは次の
２つの場合のどちらかで発生する。 １）使用中−交換接続装置が接続するよう指令された出
力ポートが使用中である場合（すなわち、以前に確立さ
れた接続により使用中の場合）、交換接続装置は、前の
ネットワーク段または送信機（ネットワークの第１段が
使用中と検出された場合）に戻る拒絶線を活動化するこ
とによりコマンドを発行する入力ポートにこの状態を示
す。たとえば、図７に示す例では、交換接続装置１０Ａ
がクロック時−２でコマンドを受信して入力ポート４を
出力ポート２に接続した場合、クロック時１で入力ポー
ト１が出力ポート２に接続されるよう要求されるときそ
の接続は活動状態となる。この場合、クロック時１で出
力ポート２が使用中なので、交換接続装置１０Ａはノー
ド１への入力１−拒絶線を活動化することになる。上記
のように、送信機は任意の拒絶メッセージを再試行可能
である。
【００３０】同様に、交換接続装置１０Ａでその接続は
首尾よく形成される、しかし、交換接続装置１０Ｆの出
力ポート３はクロック時３で使用中となり、交換接続装
置１０Ｆは拒絶信号を交換接続装置１０Ａに発行する。 このため、その接続を断ちアイドル状態に戻した後で交
換接続装置１０Ａは拒絶信号を即時にノード１に戻す。 ２）同時競合−　　上記のように（クロック時１で入力
ポート１からの同じコマンドの前に）入力ポート４がク
ロック時−２で交換接続装置１０Ａの出力ポート２への
接続を確立するとは異なり、２つ以上の入力ポートがほ
ぼ同時に同じ出力ポートに接続するよう試みることが可
能である。これは利用可能な出力ポートに関する競合と
呼ばれる。たとえば、入力ポート１と４が両方ともクロ
ック時１で出力ポート２に接続されることを要求する同
じコマンドを送ることを考えてみる。本発明はこの競合
を、まず最初に入力ポート１と４の両方を出力ポート２
に接続することによって解く。実際の効果は、２つの入
力ポートを出力ポート２に電気的に接続することである
。これは両方のソースから到来する信号の論理和を取る
ことになる。クロック時２で、２つの入力ポートの論理
和はエラーを発生させることはない。というのは入力ポ
ート１と４の値は同一であるからである。それぞれの有
効線は論理１であり、データ線はＤＥＡＤ　　ＦＩＥＬ
Ｄ（論理０）を含む。しかし、クロック時３では、各ソ
ースからの信号は異なり、２つの入力ポートが両方とも
クロック時３以後に接続されていればエラーが発生する
ことになる。言い換えれば、交換接続装置１０Ａは１サ
イクル時（クロック時２）をもち、２つ以上の入力を同
じ出力に接続するよう交換接続装置が下した決定を訂正
する。交換接続装置１０Ａは、２以上の入力が所定の出
力に接続されていることを検出することによりクロック
時２中にこの訂正をおこなう。次に、交換接続装置１０
Ａは、複数の接続の１つ以外すべてをリセットすること
により活動化し、クロック時３が発生する前にこれを実
行する。リセットするのがどの接続かおよび維持するの
がどれかの決定は、優先順位に基づく決定である。好ま
しい実施例では、単純な優先順位の方法が以下のように
使用される。入力ポート１が競合している場合、入力ポ
ート１は接続する。入力ポート１が競合してなく入力ポ
ート２が競合している場合、入力ポート２が接続される
。入力ポート１と２が競合してなく入力ポート３が競合
している場合、入力ポート３が接続される。他のどの入
力ポートも接続を必要としない場合に限り入力ポート４
が接続される。優先順位選択を本例に適用すると、入力
ポート１は出力ポート２に接続されることになるが、入
力ポート４の出力ポート２への接続はクロック時２中に
リセットされる。この結果、拒絶信号は交換接続装置１
０Ａから入力ポート４への通常の方式で発行される。
【００３１】すなわち、本発明のＤＥＡＤ　　ＦＩＥＬ
Ｄの目的は、交換接続装置段当たり１クロック時で同時
競合を解消させることである。ＤＥＡＤ　　ＦＩＥＬＤ
の第２の目的は、以前のクロック時に活動的であった選
択ビットで立ち下がり端を発生させることと縦続接続の
交換接続装置にシリアル選択データを送信する４つのデ
ータ線に渡って現われるタイミングスキューを補償する
ことにある。交換接続装置に接続するよう指令を出すデ
ータビットの立上りと立下りによりロックされてない交
換接続装置に２つの信号端（立上りと立下り）が送られ
、交換接続装置はそれらに基づいてトリガーし決定を下
す。 これらはクロック時を全ノード交換接続装置に利用可能
にする２つ決定だけである。
【００３２】図８，９，１０では、本発明の交換接続装
置１０の一部の詳細な論理の実施例が示してある。上記
の詳細な一部は、入力ポート１と出力ポート１の間の接
続を確立し保持する必要がある論理を示す。この部分は
、交換接続装置１０のすべての主要機能ブロックの代表
的な実施を含む。これらの機能ブロックは交換接続装置
１０の機能をすべて形成するよう複製されているだけで
ある。
【００３３】図６の制御ブロック５０Ａの主要機能は交
換接続装置１０の経路選択機能を制御し、４つの制御Ｄ
ＦＦラッチ７０、７２、７４、７６により実施される。 入力ポート１からの入力１−有効線はこれら４つのラッ
チへのリセット入力であり入力１−有効線が論理０（ア
イドル状態を示す）であるとき、４つのラッチがすべて
リセット（未活動状態）に保持される。入力１−有効線
はラッチ７０と７２のＲ（リセット）入力に直接接続さ
れ、間接的に（最初にＡＮＤゲート７８を介して）ラッ
チ７４と７６に接続される。入力１−有効線は論理１に
なり、ラッチは活動状態になるので、それらは設定され
ることが可能であるが、この時に設定されることはない
。ラッチ７０と７４が同時に設定されるのは、入力１−
データ１線が入力１−有効線の後かつ他の３つの入力１
−データ線の任意の線の前で立ち上がるときである。 活動状態になる最初の入力１−データ線は、図７に示す
ように交換接続装置段接続コマンドとして交換接続装置
１０により解釈される。図８，９，１０の例においては
、入力１−データ１線が最初に活動状態になると仮定す
る。入力１−データ１線はラッチ７０と７４のＣ（クロ
ック）入力端に直接に接続され、関連するＤ（データ）
入力が論理１である場合それらのラッチ７０と７４がセ
ットされる。入力１−有効線の後で立ち上がる第１デー
タ線が入力１−データ１線であるときＮＯＲゲート１１
２から到来するラッチ７０のデータ入力は常に論理１で
ある。すなわち、入力ポート１を出力ポート１に接続す
るコマンドを交換接続装置１０が受信すると、ラッチ７
０は入力１−データ１の立上りで常にセットされる（こ
れは接続コマンドを交換接続装置１０に発行する）。ラ
ッチ７０は、使用中または競合状態が出力ポート１に存
在しているかどうかにかかわらず常にセットされる。こ
れはラッチ７４には当て嵌まらない。出力ポート１がＮ
ＯＲゲート８０により示してあるように以前使用中であ
る場合ラッチ７４は遅延回路８４を介してラッチ７４の
データ入力端にセットされることはない。ラッチ７０と
７４からそれらのＳ入力への−Ｑ出力信号の帰還は、そ
れらがＣとＤの入力により最初にセットされた後でラッ
チを継続的にセット状態にするためである。すなわち、
一度セットされると、ラッチ７０と７４は、リセットが
合図されるまでセットされている。すなわち、ＣとＤの
入力の波形がラッチ７０と７４の状態に効果を及ぼすこ
とはない。
【００３４】ゲート８２は入力１−データ１信号を反転
させ、それをラッチ７２と７６のＣ入力端に送る。Ｄ入
力端がラッチ７０と７４のＱ出力端に接続するので、ラ
ッチ７２と７６はラッチ７０と７４の値をそれぞれ取る
。しかし、入力１−データ１が（以後のＤＥＡＤ　　Ｆ
ＩＥＬＤの始めに）立ち下がるまではそうならない。こ
のとき、ラッチ７２は、コマンド１１が発行されたこと
、すなわち、入力ポート１を出力ポート１（１１で示さ
れる）に接続するコマンドが発行されたことを記録し保
持する。ラッチ７６は、接続１１を示すＱ出力をセット
することにより１１の実際の接続を実行する。またはラ
ッチ７６は、接続を形成できないことを示す。というの
は出力ポート１は−接続１１の−Ｑ出力を活動化するこ
とにより使用中になるからである。
【００３５】ラッチ７６により生成された接続１１信号
は、活動状態になると、入力ポート１と出力ポート１の
間の６つのインターフェース線の直接接続を確立するよ
う使用される。入力ポート１の４つのデータ線は、図６
に示すマルチプレクサ６０Ａを介して出力ポート１の４
つのデータ線に接続される。通常の接続の詳細はＡＮＤ
ゲート１２２とＯＲゲート１３０により示されている。 ＡＮＤゲート１２２で活動状態にある接続１１により、
ＡＮＤゲート１２２の出力は入力１−データ１の値に直
接続く。入力１−データ１はＯＲゲート１３０を介して
出力１−データ１にゲートされる。ＯＲゲート１３０に
信号を供給する他のＡＮＤゲート１２４、１２６、１２
８はすべて論理０に保持され、ゲート１３０には影響を
及ぼさない。これは通常１つの接続信号が所定の時に活
動状態にあるだけなので、特定の出力ポートへの接続が
可能になる。したがって、接続１１がゲート１２２で活
動状態である場合、ゲート１２４、１２６、１２８への
接続２１、３１、４１はすべて非活動状態でなければな
らない。段接続コマンドの後のＤＥＡＤＦＩＥＬＤ時に
接続（接続１１）が形成されることに注意すべきである
。このため経路選択コマンドが出力ポート１に送られる
ことがなくなる。代わりに、そのコマンドは、交換接続
装置１０を通過したシリアルデータから除かれ、ラッチ
７２と７６に保持される。
【００３６】同様に、接続１１により、他の２つの制御
信号が入力ポート１と出力ポート１の間に接続される。 しかし、拒絶と受諾信号は、データ線とは反対の方向に
流れる。ゲート９４は、接続１１がＮＯＲゲート９２に
より生成された内部拒絶信号のソースとして出力１−拒
絶を選択していることを示す。この場合、ＡＮＤゲート
９６、９８、１００はすべて非活動状態に保持される。 すなわち、接続１２、１３、１４信号はすべてゼロにな
る。というのは入力ポート１だけが任意の所定の時に出
力ポート（この場合、出力ポート１）に接続されるから
である。同様に、ゲート１０４により、出力１−受諾線
はＯＲゲート１０２を介して入力１−受諾線に接続され
る。ただし、その間ゲート１０６、１０８、１１０は非
活動状態に保持される。
【００３７】接続１１と相互接続されてないインターフ
ェース信号だけが有効信号である。これは入力１−有効
線の出力１−有効線への接続は他の接続より迅速なため
である。この接続は事前接続１１のラッチ７４により制
御される。このラッチは１クロック時をラッチ７６より
はやくセットする。ＡＮＤゲート１１４は事前接続１１
により使用可能になり、より早いクロック時が発生して
次の段を使用可能にする以外は他の接続が形成されるの
と同じ方法で入力１−有効線が、出力１−有効線にＯＲ
ゲート１３２を介して接続される。
【００３８】ＡＮＤゲート８８は、入力ポート１の拒絶
状態の検出に関係する。その拒絶状態が発生するのは、
交換接続装置１０が、使用中の状態のため出力ポート１
への指令接続を確立することができないときである。拒
絶がブロック８６を介して遅延されたコマンド１１の論
理積として検出され、入力１−有効線が活動状態になり
、−接続１１も活動状態になり、その接続は使用中の状
態のために形成されることはない。遅延ブロック８６は
、同じクロック時で変化するラッチ７２と７６の間の競
合状態はゲート８８で障害が発生することを確認するの
に必要である。拒絶１１を検出するゲート８８は、入力
ポート１への指示をゲート９０を介して入力１−拒絶線
に送る。ゲート９０はすべての可能な拒絶状態（拒絶１
１、１２、１３、１４）の論理和である。入力１−拒絶
線にたいする入力ポート１への送信機の応答は、入力１
−有効線をゼロ（アイドル）に戻すことである。このた
め、ラッチ７０、７２、７４、７６がアイドル状態にリ
セットされる。この状態のため、ゲート９０への入力が
非活動状態になり、拒絶状態をリセットする。通常の転
送の終わりか真ん中で、入力１−有効線はゼロになるか
、または拒絶が発行されるので、交換接続装置１０の応
答は常に同じである。ラッチ７０、７２、７４、７６は
すべてリセットされ、交換接続装置１０の入力ポート１
はアイドル状態に戻る。
【００３９】以後の縦続接続の交換接続装置または受信
装置からの拒絶を受信すると、交換接続装置１０は、出
力−拒絶線により報告される。図８，９，１０を参照す
ると、たとえば、交換接続装置１０は、以前に記載され
たように接続１１（ラッチ７６）をセットすることによ
り入力ポート１から出力ポート１への接続を形成するこ
とに成功すると仮定する。その後その交換接続装置１０
は活動状態になる出力１−拒絶により拒絶指示を受け取
る場合、交換接続装置１０は以下のように応答する。出
力１−拒絶はゲート９４、９２、７８を介してリセット
１を引き起こすので、ラッチ７４と７６をリセットする
。リセットされているラッチ７４と７６は、出力１−デ
ータ線と出力１−有効をゼロアイドル状態にする出力ポ
ート１への入力ポート１の交換接続装置１０を介する接
続を断つ。このため、アイドル信号は以後の縦続接続の
交換接続装置または受信装置に伝播して、出力１−拒絶
線を非活動状態にする。リセットされているラッチ７６
により、ゲート８８は拒絶１１の状態を検出し、拒絶指
示がゲート９０を介して入力１−拒絶に伝播するので、
前の交換接続装置１０の段又は送信装置に拒絶状態を伝
える。交換接続装置１０は、それがアイドルコマンドを
受信するまでに拒絶指示を入力ポート１に送信し続ける
。
【００４０】望むならば入力ポート１乃至４が同期して
動作可能になるように、ゲート８０は、出力ポート１の
使用中の状態を検出し、ブロック８４により遅延される
。この場合、４つすべての入力がほぼ同じ時に出力ポー
ト１を選択することを試みるならば、ラッチ７４とゲー
ト８０に信号を供給する入力ポート２乃至４（事前接続
２１、３１、４１）の他の同様なラッチへのＤとＣ入力
信号間で論理競合状態が発生する可能性がある。遅延ブ
ロック８４の目的は、この効果を遅延させ、この競合状
態を除去することである。非同期動作状態では、２つの
入力ポートが同じ出力ポートを求めて競合し、両方とも
ブロック８４による遅延の値により時間的に分離される
ことになる接続コマンドを発行する場合にもこの競合状
態は現われる。この場合、ラッチ７４のデータ入力がそ
のクロック信号が立ち上がると同時に変化する場合に、
ラッチ７４では可能な不安定状態を引き起こす。この不
安定状態が１クロック内（ラッチ７６がクロックされる
前に）でそれ自体を解決しラッチ７４が安定状態（０又
は１）になっている間、不安定性は２重ラッチング（７
４と７６）を使用する前述方式で訂正される。不安定性
の状態は時間内に安定せずにエラーを引き起こす場合、
受信装置は誤ったメッセージを検出し、拒絶を発行し、
再送信を行なう。不安定性状態により交換接続装置が拒
絶に到らない異常状態になる場合、送信装置は時間切れ
になり、アイドルコマンドを発行し、メッセージを再送
信する。これは本発明における不安定性の唯一の可能な
出現である。その状態は、交換動作では通常現われない
異常な状態であり、それが発生するわずかな機会に訂正
可能である。
【００４１】ＮＯＲゲート１１２は、入力ポート１から
の能動コマンドを検出する。そのゲートは入力１−有効
線が活動状態になった後で発行された最初のコマンドを
検出し、ラッチ７０へのデータ入力と入力ポート１に接
続した同様のラッチがゼロになることにより他のコマン
ド（コマンド１１、１２、１３、１４）の任意のものが
セットされないようにする。すなわち、最初の接続コマ
ンドだけが任意の入力ポートから認識される。
【００４２】図１１，１２，１３を参照すると、図８，
９，１０と同様な論理が示されているが、この論理は入
力ポート１の出力ポート２への接続を制御する。すべて
のゲートは図８，９，１０で実行されるのとまったく同
じ機能を持つ。ただし、出力ポート１の代わりに出力ポ
ート２に対応する。図８，９，１０のゲートには、複製
されることなく図１１，１２，１３で再使用されるもの
もある。これらのゲートは図８，９，１０にあるのと同
じ数を保持する。図１１，１２，１３のゲートには、図
８，９，１０で実行された機能と同一の機能を実行する
ものがある。しかし、出力ポート１の代わりに出力ポー
ト２に関連する。これらのゲートは出力ポート２に固有
でなければならないし、図８，９，１０のゲートと比較
してそれらの固有性を指示するために新しい数が指定さ
れる。
【００４３】入力ポート１に最高位順位を指定する競合
解消アルゴリズムのために、入力ポート１は競合状態を
処理するために論理は必要ないということに注意すべき
である。図１４，１５，１６を参照すると、図８，９，
１０と同様の論理が示してあるが、この論理は入力ポー
ト２と出力ポート２の接続を制御する。すべてのゲート
は図８，９，１０で実行されるのとまったく同じ機能を
持つ、ただしそれらは入力ポート１と出力ポート１の代
わりに入力ポート２と出力ポート２に対応する。しかし
、競合解消が必要であり、２つの新しいゲート１４０と
１４２が関連する。図９のラッチ４７６（接続１２）に
対応するラッチ１７６は、この場合、接続２２信号を生
成しないが、接続２２はゲート１４０を介して生成され
る。すなわち、−接続１２が活動状態である場合に限り
接続２２を活動化させる。すなわち、ラッチ４７６と１
７６は、入力ポート１と２が出力ポート２の使用を競合
することを示すよう同時にセットする場合、入力ポート
１が勝ち（接続１２は活動状態である）入力ポート２が
負ける（接続２２はゲート１４０により非活動状態にさ
れる）。ゲート１４２は−接続２２を検出し、拒絶２２
が入力ポート２に生成される。競合の状態が検出される
時間期間は、ゲート１８４が使用中状態を検出する前で
かつ２つ以上の選択コマンドがこの短い時間間隔で到達
する場合である。したがって、ブロック１８４の遅延を
制限する必要があり、そのため競合解決期間が１つのＤ
ＥＡＤ　　ＦＩＥＬＤにより提供された時間を越えるこ
とはない。
【００４４】競合状態下で、接続２２が負け接続１２が
勝ち、その後ラッチ１７６がリセットされ前につぎの段
で拒絶されることが可能になる。この場合、接続２２の
オプションは再確定されたことになる、というのはゲー
ト１４０は一瞬活動状態になるからである。しかし、送
信機は入力２−拒絶信号が活動状態になっていることに
気づき、入力ポート２をアイドル状態に戻し、入力２−
拒絶が早い段階で回収される場合でさえ始めからメッセ
ージを再送信する。
【００４５】図１７，１８，１９を参照すると、図８，
９，１０と同じ論理が示されるが、この論理は入力ポー
ト３と出力ポート３の接続を制御する。すべてのゲート
は図８，９，１０で実行されるのとまったく同じ機能を
持つ、ただしそれらは、入力ポート１と出力ポート１の
代わりに入力ポート３と出力ポート３に対応する。図１
７，１８，１９に示す固有の機能はゲート２４０と２４
２であり、これらのゲート２４０と２４２は出力ポート
３の競合状態を処理し、入力ポート１と２が出力ポート
３に対して同じ時に競合することがない場合に限り入力
ポート３は出力ポート３（接続３３）に接続される。そ
れらのどちらかが競合する場合には、入力ポート３が負
け、ゲート２４２により供給されたゲート２８８への入
力に基づいて入力３−拒絶信号を受信する。
【００４６】図２０，２１，２２を参照すると、図８，
９，１０と同様な論理が示されるが、この論理は入力ポ
ート４と出力ポート４の接続を制御する。すべてのゲー
トは図８，９，１０で実行されるのとまったく同じ機能
を持つ。ただし、それらのゲートは入力ポート１と出力
ポート１の代わりに入力ポート４と出力ポート４に対応
する。図２０２１，２２に示す固有の機能はゲート３４
０と３４２であり、これらのゲートは出力ポート４の競
合状態を処理し、入力ポート１、２、３が同時に出力ポ
ート４をもとめて競合しない場合に入力ポート４が出力
ポート４（接続４４）に接続されることを示す。それら
のポートの任意のものが競合している場合、入力ポート
４が負け、ゲート３４２により供給されたゲート３８８
への入力に基づいて入力４−拒絶信号を受信することに
なる。
【００４７】図８乃至２２は、交換接続装置１０が必要
とするすべての固有の回路実施例を示す。図８，９，１
０に示す同じ機能の１１の複製は、交換接続装置１０を
全体的に定義し、入力ポート１から出力ポート３、入力
ポート１から出力ポート４、入力ポート２から出力ポー
ト１への接続を形成するよう要求される。しかし、これ
らの実施は、図８乃至２２の拡大であり本明細書には示
してない。他の実施例
【００４８】いくつかの例で使用される他の実施例は、
本発明の範囲内であり、図面を参照して記載された実施
例を変更することで記載される。たとえば、交換接続装
置１０は、許諾インタフェース線はすべての入出力ポー
トインターフェースから除去される場合でさえ適切に機
能可能である。この場合には、送信装置が、メッセージ
全体の送信を終了するとすぐにアイドル状態になること
によりメッセージを終了可能であり、戻される許諾信号
を待機する必要はない。この場合に使用されるプトロコ
ルは、送信装置が拒絶指示を受信することなく全メッセ
ージ送信を完了する場合、そのメッセージは首尾よく送
信されたと仮定されることになる。メッセージは、送信
が成功したと仮定される前に交換接続装置の使用中また
は競合状態または利用できない受信器バッファによる拒
絶指示が送信機に戻されることを保証するほど十分長く
なるはずである。受信装置により検出された任意のエラ
ー状態は、反対方向に進む個別のメッセージにより送信
装置に戻される。
【００４９】たとえば、交換接続装置１０は、ＤＥＡＤ
　　ＦＩＥＬＤのサイズが１つのクロック時からｍ（ｍ
は２以上）個のクロック時に増大する場合に適切に機能
する。たとえば、交換接続装置は４つの入力ポートと４
つの出力ポートに制限されることはない。しかし、Ｉ個
の入力ポートとＺ個の出力ポートは任意の数である、た
だしＩとＺは２以上の独立した数であり、入力および出
力ポート当たりのデータ線の数がＺ以上である。
【００５０】全体的に、非同期ディジタル通信ネットワ
ークにおいて複数の異なるソースからデータ信号を受信
し、それらの信号を行先に送信する調停交換接続装置が
備えてあり、その数は２よりも大きい。前記異なるソー
スの数のそれぞれに対応する好ましい交換接続装置は複
数の入力ポートをもち、異なるソースのそれぞれからデ
ータ信号を受信する。その交換接続装置は、それぞれの
データ信号を受信し、前記行先へのその後の送信のため
に受信されるデータ信号の集合を選択するように前記入
力ポートすべてに接続される調停回路手段を持つ。各入
力ポートの複数のロック経路回路があり、それらの回路
は、前記調停回路により受信されるデータ信号の集合に
応答して前記行先を前記第１データ集合を受信するよう
接続する。さらに、出力ポートは前記入力ポートのそれ
ぞれに接続され、調停回路は調停回路により選択された
入力ポートからデータ信号を受信し、信号を前記行先に
送信する。こうした回路には、複数の入力を複数の出力
に接続するために同じ線で１と０を送信する共通線が備
えてある。ＤＥＡＤ　　ＦＩＥＬＤが使用され競合を解
消する時間を確保する。これは、連続フロー交換接続装
置であり、単一経路でハンドシェークすることなく交換
接続装置を介してデータを流す。待機期間またはメッセ
ージ送信の断絶または割込みはない。
【００５１】交換接続装置は、複数のノードを持つシス
テムにおいて複数の交換接続入力と出力の中で経路選択
用の並列離散選択ビットを使用する。明らかに、様々な
実施例の形で、本発明を実施する最上のモードの例が記
載されており、潜在的な成長が可能である。したがって
、等分野技術者は、現在および将来において、発明によ
りさらに改良を加えることもできる。これらの改良は発
明の権利を保護し維持するよう構成される請求の範囲内
にあると理解される。
【００５２】
【発明の効果】本発明によれば、競合を解消する新しい
非同期方式を用いて迅速かつ動的に入力ポートを出力ポ
ートに接続することができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施例による４入力対４出力
（４Ｘ４）クロスバー交換接続装置を示す図。
【図２】インターフェース接続を定義する４Ｘ４クロス
バー交換接続装置のより詳細な構成図。
【図３】４つの同期データ線を介して本発明に送られる
シリアル制御およびデータ情報を生成する方法を示す図
。
【図４】本発明の交換接続装置の入力ポートに到達する
インターフェース信号のタイミング図。
【図５】５以上のノードをもつシステムを保持するよう
本発明の交換接続装置の好ましい４Ｘ４実施例を縦続接
続する方法を示す図。
【図６】本発明の交換接続装置の単純なデータフローお
よび制御経路実施の概略構成図。
【図７】ノード間でデータを送信するために本発明の交
換接続装置からなるネットワークを介して送信経路を選
択し確立する方法を示す図。
【図８】上記の４Ｘ４交換接続装置の入力ポート１と出
力ポート１の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。
【図９】上記の４Ｘ４交換接続装置の入力ポート１と出
力ポート１の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。
【図１０】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート１の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施例を示す図。
【図１１】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１２】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１３】上記の４Ｘ４交換接続装置の入力ポート１と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１４】上記の４Ｘ４交換接続装置の入力ポート２と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１５】上記の４Ｘ４交換接続装置の入力ポート２と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１６】上記の４Ｘ４交換接続装置の入力ポート２と
出力ポート２の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１７】上記の４Ｘ４交換接続装置の入力ポート３と
出力ポート３の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１８】上記の４Ｘ４交換接続装置の入力ポート３と
出力ポート３の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図１９】上記の４Ｘ４交換接続装置の入力ポート３と
出力ポート３の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図２０】上記の４Ｘ４交換接続装置の入力ポート４と
出力ポート４の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図２１】上記の４Ｘ４交換接続装置の入力ポート４と
出力ポート４の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図２２】上記の４Ｘ４交換接続装置の入力ポート４と
出力ポート４の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【符号の説明】 １０　　交換接続装置 ２０、２２、２４、２６　　ノード ３１、３２、３３、３４　　インターフェース線５２　
　バッファ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】複数の入出力ポートをもつノード用に構成
    され、各入力ポート用の接続制御回路と、Ｉ個の入力の
    任意のものをＺ個の出力の任意のものに接続するための
    、各出力ポート用のマルチプレクサ制御回路と、を有し
    、ＩとＺはそれぞれ２以上の固有の値をとることを特徴
    とする交換接続装置。
  2. 【請求項２】各入力ポートで受信された入力信号に関連
    して非同期式に動作し、その制御および交換接続機能を
    実行する任意の種類のクロック入力を必要とせず、任意
    の種類のデータメッセージの緩衝方式も利用しない接続
    制御回路を更に備えた請求項１記載の装置。
  3. 【請求項３】前記入出力ポートは、少なくともＺ個のデ
    ータ線と、データメッセージ送信を使用可能にし終了さ
    せる制御線と、データメッセージの拒絶を合図する制御
    線とを有するインターフェース信号の集合を備えている
    請求項１記載の装置。
  4. 【請求項４】前記交換接続装置は、前記交換接続装置の
    出力ポートを前記他の交換接続装置デバイスの入力ポー
    トに結合することで同じ交換接続装置デバイスを縦続接
    続するための拡張手段を有する請求項１記載の装置。
  5. 【請求項５】前記交換接続装置は完全に独立しており、
    任意の他の外部インターフェースまたはクロック生成支
    援を必要とすることなく前記入出力ポートインターフェ
    ースの信号を介して受信される接続コマンドに基づいて
    すべての入力対出力ポート接続の決定を下す請求項１記
    載の装置。
  6. 【請求項６】請求項１による交換接続装置のあるの所定
    の出力ポートの使用のために非同期競合を解消する装置
    であって、前記装置の必要な時間を一貫して接続決定に
    到達可能にする前記接続コマンドに続く数多のＤＥＡＤ
    　　ＦＩＥＬＤ時の送信に基づく手段を備えている非同
    期競合を解消する装置。
  7. 【請求項７】前記非同期競合を解消する装置は、前記交
    換接続装置内部にインターフェース信号の集合の論理和
    をとり、前記ＤＥＡＤ　　ＦＩＥＬＤにより割り当てら
    れた時間中に切断および拒絶するのがどの競合かを決定
    することによりすべての競合を望ましい出力ポートに接
    続する請求項６記載の装置。
  8. 【請求項８】前記交換接続装置をインターフェースする
    前記入出力ポートの任意のものの中でいかなる形式の同
    期のためにいかなる種類の要求もない請求項１記載の装
    置。
  9. 【請求項９】前記交換接続装置は、いくつかのまたはす
    べての入力および／または出力ポートが互いに同期して
    動作するときに論理競合状態またはエラーから自由なモ
    ードで動作可能である請求項１記載の装置。
  10. 【請求項１０】非同期ディジタル通信ネットワークで複
    数の異なるソースからのデータ信号を受信し、それらの
    信号を行先に送信し、前記ソースの数は２以上である調
    停交換接続装置であって、異なるソースのそれぞれから
    各データ信号を受信する前記異なるソースの数のそれぞ
    れに対して１つが割当てられる複数の入力ポートと、前
    記それぞれのデータ信号を受信し、前記行先へのその後
    の送信のために受信されるデータ信号の集合を選択する
    ために前記それぞれの入力ポートすべてに接続された調
    停回路手段と、各入力ポートに対して与えられ、前記デ
    ータの第１集合を受信するよう前記行先を接続する前記
    調停回路手段により受信されるデータ信号の集合に応答
    するロック経路回路と、前記入力ポートのそれぞれに接
    続され、前記調停回路手段により選択された入力ポート
    からデータ信号を受信し前記信号を前記調停に送信する
    よう前記調停回路手段に接続された出力ポートとを有し
    、複数の入力を複数の出力に接続する同じ線上で論理値
    １と０を送信する共通線が備えられている交換接続装置
    。
  11. 【請求項１１】非緩衝式である請求項１０記載の交換接
    続装置。
  12. 【請求項１２】単一の経路でハンドシェークすることな
    くデータが前記交換接続装置を流れる請求項１０記載の
    交換接続装置。
  13. 【請求項１３】並列離散選択ビットは、複数の前記交換
    接続装置を持つシステムにおいて複数の交換接続装置入
    出力の中で経路選択のために使用される、請求項１０記
    載の交換接続装置。
JP2410592A 1991-03-29 1992-02-10 交換接続システム Expired - Fee Related JP2500973B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67754391A 1991-03-29 1991-03-29
US677543 1991-03-29

Publications (2)

Publication Number Publication Date
JPH04345242A true JPH04345242A (ja) 1992-12-01
JP2500973B2 JP2500973B2 (ja) 1996-05-29

Family

ID=24719141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2410592A Expired - Fee Related JP2500973B2 (ja) 1991-03-29 1992-02-10 交換接続システム

Country Status (3)

Country Link
US (2) US5250943A (ja)
EP (1) EP0505695A3 (ja)
JP (1) JP2500973B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177173A (ja) * 1993-10-15 1995-07-14 Internatl Business Mach Corp <Ibm> コンピュータ相互接続システム

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404461A (en) * 1991-03-29 1995-04-04 International Business Machines Corp. Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
US5442772A (en) * 1991-03-29 1995-08-15 International Business Machines Corporation Common breakpoint in virtual time logic simulation for parallel processors
US5495474A (en) * 1991-03-29 1996-02-27 International Business Machines Corp. Switch-based microchannel planar apparatus
US6101321A (en) * 1992-04-10 2000-08-08 Eastman Kodak Company Method and apparatus for broadcasting data in a ring connected multiprocessor
US5922063A (en) * 1992-09-17 1999-07-13 International Business Machines Corporation Automatic hardware message header generator
EP0622739A1 (en) * 1993-04-29 1994-11-02 International Business Machines Corporation System for cascading data switches in a communication node
US5617561A (en) * 1994-12-22 1997-04-01 International Business Machines Corporation Message sequence number control in a virtual time system
US5649164A (en) * 1994-12-30 1997-07-15 International Business Machines Corporation Sets and holds in virtual time logic simulation for parallel processors
US5956261A (en) * 1997-03-13 1999-09-21 International Business Machines Corporation In-transit message detection for global virtual time calculation in parrallel time warp simulation
WO2000022797A1 (en) * 1998-10-13 2000-04-20 General Electric Company System and method for determining global virtual time in optimistic parallel discrete event simulations
US7899052B1 (en) * 1999-01-27 2011-03-01 Broadcom Corporation Memory structure for resolving addresses in a packet-based network switch
US7570724B1 (en) * 1999-10-14 2009-08-04 Pluris, Inc. Method of link word synchronization
US6687756B1 (en) * 2000-05-25 2004-02-03 International Business Machines Corporation Switched-based time synchronization protocol for a NUMA system
JP2005502228A (ja) * 2001-04-27 2005-01-20 ザ ボーイング カンパニー データ通信処理方法、コンピューティングデバイス、および、コンピュータ可読媒体
US20020188754A1 (en) * 2001-04-27 2002-12-12 Foster Michael S. Method and system for domain addressing in a communications network
US20030210685A1 (en) * 2001-04-27 2003-11-13 Foster Michael S. Method and system for interswitch deadlock avoidance in a communications network
US7136379B2 (en) * 2001-10-10 2006-11-14 Qualcomm Incorporated Multiple-interface port multiplexer
DE60322876D1 (de) * 2002-04-11 2008-09-25 Nxp Bv Synchronisierung von zellenübertragung in einer paketvermittlungsstelle
US7373561B2 (en) * 2002-10-29 2008-05-13 Broadcom Corporation Integrated packet bit error rate tester for 10G SERDES
US7353362B2 (en) * 2003-07-25 2008-04-01 International Business Machines Corporation Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus
US7412588B2 (en) 2003-07-25 2008-08-12 International Business Machines Corporation Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus
US7725643B1 (en) * 2004-05-04 2010-05-25 Oracle America, Inc. Methods and systems for detecting and avoiding an address dependency between tasks
US7174411B1 (en) 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
US8699514B2 (en) 2007-01-12 2014-04-15 Broadcom Corporation Multi-rate MAC to PHY interface
JP2011071852A (ja) * 2009-09-28 2011-04-07 Fujitsu Ltd 伝送システムおよび伝送方法
US20110119469A1 (en) 2009-11-13 2011-05-19 International Business Machines Corporation Balancing workload in a multiprocessor system responsive to programmable adjustments in a syncronization instruction
US10320951B2 (en) * 2011-10-31 2019-06-11 Hurricane Electric Systems and methods for establishing a virtual local area network
US20130218768A1 (en) 2012-02-21 2013-08-22 Mike Leber Systems and Methods for Facilitating Secured Financial Transactions
KR101453364B1 (ko) * 2014-04-15 2014-10-22 주식회사 스마티랩 사물인터넷 환경에서 디바이스의 동적 식별 시스템 및 그 방법
EP3427451B1 (en) * 2016-02-08 2020-07-01 Telefonaktiebolaget LM Ericsson (PUBL) Method and switch for managing traffic in transport network
DE102019212225A1 (de) 2019-08-14 2021-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Treiberschaltung für ein oder mehrere optische Senderbauteile, Empfängerschaltung für ein oder mehrere optische Empfangsbauteile zur optischen drahtlosen Kommunikation und Verfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314233A (en) * 1979-12-18 1982-02-02 Burroughs Corporation Four-wire speed independent arbiter switch for digital communication networks
JPS59501610A (ja) * 1982-09-02 1984-09-06 バロース　コーポレーション 並行処理プロセッサの非同期式の速度に依存しない回路網におけるノ−ドとしての５ポ−トモジュ−ルのための４路ア−ビタスイッチ
JPS62503208A (ja) * 1985-06-27 1987-12-17 エイ・ティ・アンド・ティ・コーポレーション パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
JPS6451108A (en) * 1987-08-24 1989-02-27 Ngk Insulators Ltd Filter

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL246608A (ja) * 1959-12-19
NL250800A (ja) * 1960-04-22
US3916380A (en) * 1974-11-06 1975-10-28 Nasa Multi-computer multiple data path hardware exchange system
US4251879A (en) * 1979-05-02 1981-02-17 Burroughs Corporation Speed independent arbiter switch for digital communication networks
US4237447A (en) * 1979-05-02 1980-12-02 Burroughs Corporation Speed independent selector switch for digital communication networks
US4307446A (en) * 1979-05-02 1981-12-22 Burroughs Corporation Digital communication networks employing speed independent switches
US4307378A (en) * 1979-12-18 1981-12-22 Burroughs Corporation Four-wire speed independent selector switch for digital communication networks
US4814979A (en) * 1981-04-01 1989-03-21 Teradata Corporation Network to transmit prioritized subtask pockets to dedicated processors
FR2503412B1 (fr) * 1981-04-03 1986-10-31 Cit Alcatel Dispositif de commande multiprocesseur
US4482996A (en) * 1982-09-02 1984-11-13 Burroughs Corporation Five port module as a node in an asynchronous speed independent network of concurrent processors
US4484325A (en) * 1982-09-02 1984-11-20 Burroughs Corporation Four way selector switch for a five port module as a node asynchronous speed independent network of concurrent processors
US4518960A (en) * 1982-11-23 1985-05-21 Burroughs Corporation Speed independent selector switch employing M-out-of-N codes
US4481623A (en) * 1982-11-23 1984-11-06 Burroughs Corporation Speed independent arbiter switch employing M-out-of-N codes
US4577308A (en) * 1984-04-06 1986-03-18 At&T Bell Laboratories Multiplexed interconnection of packet switching node packages
JPS6170654A (ja) * 1984-09-14 1986-04-11 Hitachi Ltd 分散処理システムにおける資源管理方式
KR900006793B1 (ko) * 1984-10-18 1990-09-21 휴우즈 에어크라프트 캄파니 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
US4752777A (en) * 1985-03-18 1988-06-21 International Business Machines Corporation Delta network of a cross-point switch
US4754395A (en) * 1985-05-06 1988-06-28 Computer X, Inc. Network interface module with minimized data paths
US4701906A (en) * 1985-06-27 1987-10-20 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switching network with multiple packet destinations
US5062076A (en) * 1985-07-12 1991-10-29 Wang Laboratories, Inc. Cascadable, high-bandwidth, multi-channel image transfer controller
US4706080A (en) * 1985-08-26 1987-11-10 Bell Communications Research, Inc. Interconnection of broadcast networks
US4835674A (en) * 1986-07-28 1989-05-30 Bull Hn Information Systems Inc. Computer network system for multiple processing elements
US4818984A (en) * 1986-11-26 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Broadcasting messages in a distributed processing system
US4817082A (en) * 1987-03-09 1989-03-28 American Telephone And Telegraph Company, At&T Bell Laboratories Crosspoint switching system using control rings with fast token circulation
US4815105A (en) * 1987-04-07 1989-03-21 Paradyne Corporation Selective signalling encoder/decoder for multipoint data communication networks
US4855899A (en) * 1987-04-13 1989-08-08 Prime Computer, Inc. Multiple I/O bus virtual broadcast of programmed I/O instructions
US4926375A (en) * 1987-05-05 1990-05-15 Ge Fanuc Automation North America, Inc. Multiple nodes broadcast communication method with receiver identification by bit position in transferred massage
US4897834A (en) * 1987-08-18 1990-01-30 Allen-Bradley Company, Inc. Bit oriented communications network
US4766592A (en) * 1987-08-28 1988-08-23 American Telephone And Telegraph Company, At&T Bell Laboratories Broadcast conferencing arrangement
GB8724208D0 (en) 1987-10-15 1987-11-18 Newman P Self-routing switching element
US4952930A (en) * 1988-11-18 1990-08-28 International Business Machines Corp. Multipath hierarchical network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314233A (en) * 1979-12-18 1982-02-02 Burroughs Corporation Four-wire speed independent arbiter switch for digital communication networks
JPS59501610A (ja) * 1982-09-02 1984-09-06 バロース　コーポレーション 並行処理プロセッサの非同期式の速度に依存しない回路網におけるノ−ドとしての５ポ−トモジュ−ルのための４路ア−ビタスイッチ
JPS62503208A (ja) * 1985-06-27 1987-12-17 エイ・ティ・アンド・ティ・コーポレーション パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
JPS6451108A (en) * 1987-08-24 1989-02-27 Ngk Insulators Ltd Filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177173A (ja) * 1993-10-15 1995-07-14 Internatl Business Mach Corp <Ibm> コンピュータ相互接続システム

Also Published As

Publication number Publication date
JP2500973B2 (ja) 1996-05-29
US5250943A (en) 1993-10-05
EP0505695A3 (en) 1993-11-03
US6215412B1 (en) 2001-04-10
EP0505695A2 (en) 1992-09-30

Similar Documents

Publication Publication Date Title
JPH04345242A (ja) 交換接続システム
US5404461A (en) Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
US5408646A (en) Multipath torus switching apparatus
US5384773A (en) Multi-media analog/digital/optical switching apparatus
US5404537A (en) Priority interrupt switching apparatus for real time systems
US5617547A (en) Switch network extension of bus architecture
CA2100235C (en) Switch-based microchannel planar apparatus
JP2515313B2 (ja) パケット交換ネットワ―ク
US5365228A (en) SYNC-NET- a barrier synchronization apparatus for multi-stage networks
JP2604967B2 (ja) 適応交換装置
US5920704A (en) Dynamic routing switch apparatus with clocked signal regeneration
US5922063A (en) Automatic hardware message header generator
KR100391024B1 (ko) 2-핀분산형이더넷버스구조
US5542048A (en) Increasing probability multi-stage network
EP0506135A2 (en) Multi-sender/switching apparatus for status reporting over unbuffered asynchronous multi-stage networks
JP2559952B2 (ja) 同報及び多報交換網
EP0588021A2 (en) Switch-based personal computer interconnection apparatus
EP0651336A1 (en) Switch network extension of bus architecture
JP2750314B2 (ja) 非バッファ式交換装置
EP1500233B1 (en) Synchronising cell transmission for packet switching
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기
KR100250474B1 (ko) 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법
EP0505780A2 (en) Priority broadcast and multi-cast for unbuffered multi-stage network
JPH07123252B2 (ja) ネットワーク用スイッチングシステム
JPH05207053A (ja) 非緩衝非同期多段網による状態報告のための多送信者通信／交換装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees