JPH05233505A - ネットワーク用スイッチングシステム - Google Patents

Abstract

(57)【要約】 【目的】 コマンド型でディジタルシステムを含む複数
のプロセッサまたは他の機能エレメントの相互接続を可
能にする全ノードスイッチの提供。 【構成】 各ノードが送信データの完全な制御を行いう
るように、すなわちネットワーク内の緩衝スイッチ内の
どこかにあるためにそのデータの制御を失うことのない
ようにする多段スイッチングネットワークシステム無緩
衝スイッチ。競合する要求の選択をサポートする被要求
出力ポートへの接続についての入力要求を受け、被要求
出力が使用中であり要求メッセージの再開を要求する場
合にそのシステムの要求発信ソースエレメントに拒否信
号を送るための低優先度ノードと、それよりも待ち時間
が長く、被要求パスを予約し、メッセージを拒否しない
高優先度ノードとを有する。この高優先度ノードは保証
された転送パスをつくるために使用可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多段スイッチングネット
ワークに関し、より詳細には、多段ネットワークをつく
るために無緩衝スイッチングエレメントを用いるシステ
ムに関する。本発明は、同期または非同期無緩衝ネット
ワークにも同じく適用出来るものである。

【０００２】

【従来の技術】本発明は並列処理スイッチングネットワ
ークに関し、より詳細には、Ｎ個のシステムエレメント
を相互接続するための改善された多段スイッチに関して
おり、Ｎは数個または数千個のコンピュータプロセッ
サ、または複数台のプロセッサまたは他のコンピュータ
システムエレメントの組合せでありうる。本発明は特に
ネットワークの各ノードにおいて非同期で動作する無緩
衝スイッチングシステムに関する。本発明による改善に
より、多段スイッチングネットワークの速度はネットワ
ークの通常の低優先度相互接続モードに高優先度相互接
続モードを付加することによって改善され、二つの異な
るメッセージ転送優先度を処理することの出来るネット
ワークをつくるのに一つのスイッチングエレメントしか
与えない。

【０００３】多段スイッチングネットワークは一つのコ
ンピュータシステム内の複数の装置を相互接続するのに
利用される手段となっている。しばしばシステムは異な
った機能を実行するためにスイッチングネットワークを
通しての複数のパスを必要とする。Peter Franaszek の
“Path Hierarchies in Interconnection Networks”
（IBM Jounal of Research and Development，第31巻、
第１号、1987年１月）とは高性能マルチプレクサシステ
ム用の相互接続ネットワークに関連した問題の内のいく
つかが述べられている。この文献ではデータフローから
制御フローを分離し、そして変化する速度で物理的なパ
スの階層を通じて制御情報を転送することにより、各ネ
ットワーク機能の遅れを最適化するネットワーク構造が
提案されている。この提案はクロスポイントチップを利
用する階層型のネットワークの実施である。

【０００４】米国特許第4,952,930 号明細書は低待ち時
間メッセージ転送用、および、より長い待ち時間のメッ
セージの転送を保証するための、二つの階層パスを開示
している。

【０００５】この一つの問題は多段ネットワーク内の阻
止、すなわち段間のデータ転送遅れおよびネットワーク
の各段での競合を解消するための遅れの制限により実質
的な性能上の問題であることである。この阻止を回避あ
るいは軽減するために、異なる待ち時間周期をもつ二つ
のネットワークの階層化が提案されている。第一のネッ
トワークは低待ち時間については無緩衝であり、第二の
ネットワークは記憶が緩衝されており、そして順方向の
使用がすべてのトラヒック条件下でメッセージの転送を
保証する。メッセージはまず低待ち時間パスを介して送
られる。この伝送が阻止または競合により失敗したなら
ば転送保証パスを介して再送される。これにより通常メ
ッセージの約９０％を低待ち時間パスで送ることが出
来、再送により低待ち時間パスで阻止されたメッセージ
の転送が保証される。

【０００６】複数パスの使用により一つの問題が生じ
る。すなわちシステム内で相互接続されるべき装置の数
が増加するにつれてかなりの相互接続の量が大きな且つ
費用のかかる問題となり、相互接続ネットワークの数の
増加が複数のパスをつくる上での大きな問題となる。最
近の並列プロセッサについては、数千のプロセッサを数
千のメモリモジュールにフックするように構成すること
は一般的でない。そのような方法に対する相互接続の問
題は非常に重大である。

【０００７】上記した従来技術での問題のいくつかは本
発明の発明者により既に解決されており、複数機能が同
一のネットワークパスを介して伝送しうるようにする方
法を詳細説明において述べる。

【０００８】本発明をなすに当り、本発明者はこのネッ
トワーク分野の種々の問題に他の者が挑戦していること
を知っている。それを示す文献のいくつかを以下に示
す。

【０００９】米国特許第4,679,190 号明細書は音声およ
びデータパケット用の多段相互接続コネクタを用いて多
段ネットワーク内で高優先度メッセージを転送する方法
を開示している。この明細書の発明は同期、クロック
化、時間スロット伝送での異なる伝送法に関する。Hi／
Lo優先度インターフェースラインによる制御はなく、優
先度およびスイッチ接続を行う比較的複雑な方法は異な
り、２×２サブスイッチにのみ適用可能である。優先度
レベルはデータラインでエンコードされる。

【００１０】米国特許第4,821,258 号明細書はパケット
スイッチングシステムを開示している。ここでは、同一
の出力バスへのアクセスは競合がある場合には優先度に
より決定され、１個のデータパケットトークンのみが一
本のバスへのアクセスを許可される。これは、同期式、
クロック化そして時間スロット化の異なる電話伝送法で
あり、Hi／Lo優先度インターフェースラインでは制御さ
れない。これはデータFIFOを必要とする緩衝型のスイッ
チである。優先度レベルはデータライン上でエンコード
されるものであり、その実施には複雑なロジックおよび
スイッチアドレス法が必要である。このシステムは送信
装置から終了する能力はない。

【００１１】米国特許第4,667,323 号明細書は一本のリ
ングデータパスによる高優先度および低優先度メッセー
ジ伝送を行うネットワークを開示しているが、明らかに
トランク、スターおよびイーサネットワークトポロジー
をもつ同様の機能を意図している。この方法はステーシ
ョントークンホールディングを用い、スイッチは用いな
い。本発明は多段スイッチングネットワークである。

【００１２】バスも優先度構成を有するものである。例
えば、そのようなバス優先度法の代表的なものは米国特
許第4,670,855 号明細書に開示されている。これは互換
性のあるインターフェースカードであり、これは優先度
にもとづき共通のデータパスの制御を決定するために用
いられる多数の互換性のあるインターフェース回路カー
ドの内のどれがそのパスを制御しうるかを決定する。

【００１３】米国特許第4,623,886 号明細書は、どの情
報を用いるかを動的に決定するバスインターフェースユ
ニットで低優先度のデータの前に高優先度データが送信
されるようにするために優先度メッセージ伝送を処理す
るための技術を用いるネットワーク通信システムを示
す。

【００１４】米国特許第4,213,201 号明細書は改善され
たクロスバースイッチを開示しており、固定優先度競合
解消が関係するプロセッサ側のランダム抑制と共に、実
行並列コンピュータの最低優先度のプロセッサによりバ
イアスがつくられるように各プロセッサにしきい値を与
えることにより行われる。

【００１５】その目的は多数機能の夫々に異なる優先度
レベルを割当て、各機能が同一のパスにより送られるよ
うにする方法を含んでいるから、一般にスイッチに関係
するIBM Technical Disclosure Bulletin （IBM T.D.
B.）のいくつかを見ることは意味のあることである。ト
ークンリング構造は一つのネットワークの機能に順位を
つけるために木に代るものとして提案されている。H.S.
Stone の方法により、木とトークンリングネットワーク
が、一つのネットワークがＮ個のメッセージから一つの
要求を検出出来るようにノード間の優先度を管理しうる
ようにするため、そしてそのトランザクションを選択お
よび同報通信によりすべてのプロセッサに同報通信する
ようにしたスイッチの組合せが提案されている。ここで
は要求法の詳細な順位づけが用いられる。これについて
のはじめの文献はIBM T.D.B.、第32巻、第１号、1989年
６月、第281 ページ以下の“ENHANCED MEANS（a fetch-
and-add instruction) FOR PARALLEL SYNCHRONIZATION
IN CROSSBAR SWITCHING NETWORKS ”である。

【００１６】この方法は発展し、そして、IBM T.D.B.、
第32巻、第4A号、1989年９月、第225 ページ以下の“LO
W-COST COMBINING SWITCH THAT IMPLEMENTS A MULTIPRO
CESSOR JOIN ”に開示されている。この文献の第338 ペ
ージ以下の“PRIORITY-RESOLUTION MECHANISM FOR REDU
CING COLLISIONS IN A MULTI-PROCESSOR INTERCONNECTI
ON NETWORK”には、メモリモジュール数の回転順に従っ
てメモリアクセス要求を任意化するスイッチングノード
の形の優先度解消機構が示されている。取込み加算（Fe
tch and Add ）同期化命令は同じくこの文献の第259 ペ
ージ以下の“PARALLEL SYNCHRONIZATION WITH HARDWARE
COLLISION DETECTION AND SOFTWARE COMBINING ”で論
じられている。

【００１７】この並列プロセッサおよびメモリの同期化
は更にIBM T.D.B.、第32巻、第8B号、1990年１月の“TE
CHNIQUE FOR PRIORITY RESOLUTION IN NETWORKS THAT S
UPPORT PARALLEL SYNCHRONIZATION ”に述べられてい
る。

【００１８】データスイッチングネットワーク（IEEE 8
96′フューチャーバス（Futurebus)に示されるようなも
の）は、並列処理条件で且つ複数の事業所で要求された
トラヒックを行うには１本のバスでは不充分であるマル
チプロセッサシステム内のプロセッサ間の通信のような
多くのものに適用することができる。基本的な解消要求
はIBM T.D.B.、第31巻、第９号、1989年２月の“DATA-S
WITCHING NETWORK FORA MAGNETIC DISC STORAGE SYSTEM
”で認められている。しかしながらフューチャバス技
術はこの文献に示されるようなある種の制御獲得の仲裁
を必要とする。この形のものはここで述べる改良に関し
ては適用することが出来ない。

【００１９】

【発明が解決しようとする課題】これらの文献にある問
題は、一つのスイッチングネットワークで数個または数
千個のプロセッサを扱うためにはエレメントの相互接続
を動的かつ高速でつくりそして切ること、それを出来れ
ば１個のチップで安価に且つ容易に行うことが出来なく
てはならない、ということである。数千個のエレメント
へ拡張する能力を有し、任意の非調整の相互接続ワイヤ
長を可能にし、そして分散処理システムへの解法を可能
にすると共に、将来の周波数上昇を可能にするために
は、Ｎ個のスイッチングパスを並列につくり、それらを
介して同時にデータ転送を可能にする装置を設計する必
要がある。

【００２０】

【課題を解決するための手段】複数プロセッサまたは他
の、コマンド型でディジタルシステムを含む機能的エレ
メントの相互接続を可能にする全ノード（ALLNODE)スイ
ッチと呼ぶスイッチを提供するものである。これは一つ
の共通で少数のポイント・ツー・ポイント相互接続ワイ
ヤ群を介してエレメント間に制御とデータを転送するた
めの方法を与える。

【００２１】このスイッチング装置は複数の入力および
出力ポートを有するノードに与えられ、そしてこれは各
入力ポートに接続制御回路を、そしてＩとＺを２以上の
任意の固有の値としてＩ個の入力の任意のものをＺ個の
出力の任意のものに接続するべく、各出力ポートにマル
チプレクサ制御回路を含む。

【００２２】

【作用】本発明によれば、複数機能が、各機能に異なる
優先度レベルを割当て、夫々が同一の物理的なパスを介
して送信しうるようにする新しいシステムを用いること
により、同一のネットワークパスを介して送られる。

【００２３】本発明によれば、二重優先度すなわちデュ
アルプライオリティを有する多段スイッチが設けられ
る。このスイッチは二つの優先度を可能にし、各機能に
異なる優先度を割当てて各機能が同一の物理的に１本の
ネットワークパスを介して伝送される。

【００２４】従って本発明のデュアルプライオリティス
イッチングシステムは各ノードがその伝送するデータの
完全な制御を行う、すなわちネットワーク内の緩衝スイ
ッチ内のどこかにあることによりそのデータの制御を失
うことがないようにする多段スイッチングネットワーク
システムの無緩衝スイッチを与える。このシステムは競
合する要求の選択をサポートする被要求出力ポートへの
接続のための入力要求を受けるための、そして被要求出
力が使用中であって要求メッセージの再開を要求する場
合にこのシステムの要求伝送ソースエレメントに拒否信
号を送るための低優先度ノードを有する。またこのシス
テムは被要求パスを予約し、そしてメッセージを拒否し
ない低優先度ノードスイッチよりもより大きい待ち時間
を有する高優先度ノードスイッチを有する。この高優先
度ノードは保証された転送パスを与えるために使用する
ことが出来る。

【００２５】例えば、上記の例についていえば、待ち時
間の短いメッセージは低優先度メッセージレベルに割当
てられることが出来、そして保証された転送メッセージ
は高優先度メッセージレベルに割当てられることが出来
る。このとき、ここに述べる手段により両メッセージタ
イプを同一のパスを介して伝送することが出来る。これ
により複数のパスの目的のほとんどが付加的機能を行う
ための付加的ネットワークを必要とせずに達成される。
本発明は一本のパスを介して階層的ネットワーク機能を
形成しうる。

【００２６】本発明を多段ネットワークを通じてのメッ
セージ伝送について説明する。ネットワークとプロトコ
ルはその概念を示すオブジェクトである。選ばれたこの
ネットワークスイッチとプロトコルは米国特許出願第07
/677,543号（出願日1991年３月29日）に詳述されている
が、本発明はほとんどの無緩衝ネットワークスイッチお
よびプロトコルに適用可能なものである。

【００２７】

【実施例】好適なスイッチを示す図１において、このス
イッチは４×４クロスバースイッチであり、４入力ポー
トの内の任意のもの４出力ポートの任意のものに４ビッ
トデータを並列に送るべく非同期で動作する。図１に示
すようなスイッチは任意の時点で４個までの同時接続を
サポートすることが出来る。このスイッチは２つのモー
ドの内のいずれか、すなわち低優先度モードまたは高優
先度モードで動作することが出来る。個々のモードの説
明を次に行う。

【００２８】図１〜４は前記米国出願第07/677,543号の
ものと共通である。本発明は図５〜１４に示す制御信号
のロジックおよびタイミングを特徴とする。

【００２９】図１に示すように、この好適なスイッチは
複数の入力ポートおよび出力ポートを有するノードを与
え、そして各入力ポートについて接続制御回路を、また
ＩとＺを２以上の任意の値として、Ｉ個の入力の任意の
ものをＺ個の出力の内の任意のものに接続するために各
出力ポートについてマルチプレクサ制御回路を含んでい
る。

【００３０】しかしながら本発明によればデュアルプラ
イオリティスイッチが多段ネットワーク内の一致動作を
与えられる。このスイッチは二つの優先度を可能にし、
各機能に異なる優先度レベルを割当て、各機能が同一の
物理的に１本のネットワークパスを介して送信しうるよ
うにする。

【００３１】好適な実施例は４×４クロスバースイッチ
ング装置であり、本発明の機能は互いに排他関係をもっ
て４個の入力ポートの内の任意のものを優先度により未
使用の４個の出力ポートの任意のものに接続する手段を
与えることである。

【００３２】図１において、４×４クロスバースイッチ
ング装置は与えられた時点で４個までの接続を同時にサ
ポートすることが出来る。例えば入力ポート１を出力ポ
ート３に、入力ポート２を出力ポート４に、入力ポート
３を出力ポート２に、入力ポート４を出力ポート１に接
続することが出来る。

【００３３】本発明のスイッチング装置１０は単方向
性、すなわち、データは装置１０を横切り、一つの方向
にのみ、すなわち入力ポート側から出力ポート側へと流
れる。このスイッチング装置１０は単方向性であるが、
図１に示すように４×４ ALL-NODEスイッチング装置１
０を接続することにより４個のノード（２０，２２，２
４，２６）間で双方向通信をサポートする。各ノード２
０，２２，２４，２６は２組の単方向性相互接続ワイ
ヤ、すなわちスイッチ１０に向う一組とスイッチ１０か
ら出る一組、を有する。スイッチング装置１０内部の破
線は、このスイッチの機能が入力ポート１のような一つ
の入力ポートを４個の出力ポートの内の１個に接続する
ことであることを示している。このスイッチング装置１
０は各入力ポートについて全く同一の機能を与えてそれ
を任意の未使用の出力ポートに接続しうるようにする。
図２に示すように、スイッチ１２は４個のデータビット
入力端と４個の制御入力端を有する。新規な高優先度
（HI-PRI）インターフェース制御ラインがこの基本的AL
LNODE スイッチ構成に加えられて新規なデュアルプライ
オリティ機能を行う。更に、VALID およびREJECT制御信
号並びに必須ラインとなるACCEPTラインがある。

【００３４】図２において、ブロック１２はスイッチン
グ装置１０の拡大図であり、スイッチング装置１０に接
続されるインターフェースラインを詳細に特定する。ス
イッチング装置１２への各入力ポートのライン３１，３
２，３３，３４は各出力ポートのライン４１，４２，４
３，４４と数および機能において同一である。各入力ポ
ートおよび出力ポートへのインターフェースライン群は
８個の信号、すなわち４本のデータラインと方向と関連
するポートの数（Ｘ）を示す前置記号INX-またはOUTX-
により区別される４個の制御ライン（VALID ，ACCEPT，
REJECTおよびHI-PRI）、を含む。４本のデータラインと
VALID ラインおよびHI PRIラインはスイッチング装置１
２の入力端からそこを通り出力端への信号フローを有
し、REJECTおよびACCEPTの各制御ラインはその逆の方向
の信号のフローを有する。

【００３５】入力ポートインターフェースライン３１，
３２，３３，３４はこのスイッチング装置１２内部の入
力ポートと出力ポート間の接続をコマンドし、つくるた
めの制御情報を装置１２に伝送する。更に、これらポー
トインターフェースラインは入力ポートから装置１２を
通り出力ポートに転送されるべきデータ情報を伝送す
る。インターフェースライン３１，３２，３３，３４に
含まれる４本のデータインターフェースはスイッチング
装置１２を横切るデータ転送を４ビット情報に制限せ
ず、夫々が任意のサイズのデータの伝送を可能にするシ
リアルデータストリングを含む。例えば、これら４本の
データラインはすべてが４０ＭＨｚでシリアルデータを
送信中であれば、１６０Ｍビット／秒でデータを転送す
ることが出来ることになる。

【００３６】このスイッチインターフェースはこのネッ
トワークを通じてデュアルプラリオリティデータを送り
制御するには図３に示すように８個の信号しか必要とせ
ず、データ転送幅は一時に１／２バイト（４ビット）で
ある。これら信号は次の通りである。

【００３７】DATA： スイッチ接続をコマンドしデータ
メッセージを送るために用いられる４個の並列信号。

【００３８】VALID ： 活性のとき一つのメッセージが
送信処理中であることを示す。不活性のときにはRESET
コマンドを示し、すべてのスイッチをIDLE状態にリセッ
トさせる。すべてのスイッチ機能は高優先度ラッチを除
きリセットされる。

【００３９】HI-PRI： 活性のとき処理中のメッセージ
が高優先モードであることを示す。

【００４０】不活性のときにはTERMINATE 高優先度コマ
ンドを出し、すべての関連する高優先度ラッチをリセッ
トさせる。

【００４１】REJECT： 信号フローは他の６個の信号と
は逆となる。低優先度転送について活性のとき、REJECT
条件が検出されたことを示す。HPモード動作では意味を
もたない。

【００４２】ACCEPT： 信号フローはREJECT信号と同じ
方向であり、他の６個の信号のそれの逆である。低状態
のときWAIT条件が検出されそして高優先接続がこのとき
出来ないことを示す。高状態のときにはWAIT条件が終了
し、コマンドされた高優先度接続が行われたことを示
す。

【００４３】図３においてブロック５０，５２，５４は
スイッチング装置１２の部分図であるスイッチング装置
１４にそしてそこを横切って伝送しうるメッセージの形
のシリアルデータを発生するための代表的な方法を示
す。ブロック５０，５２，５４により与えられると同様
なシリアルデータ発生ロジックがスイッチング装置１２
への他の入力ポートの夫々において使用することが出来
る。各入力データライン群は、同一のクロック信号（図
３では４０ＭＨｚ）で制御されるデータの４本の同期化
ライン３１をシフトすることによりシリアルデータをつ
くる４個のシフトレジスタ５４により同じクロックに対
し同期化される与えられた入力ポートにシリアルデータ
を与える。しかしながら、スイッチング装置１４への４
個の異なる入力ポートソース（３１，３２，３３，３
４）は異なる無同期の４０ＭＨｚのクロック信号にもと
づき互いに対し非同期となることがある。

【００４４】スイッチング装置１４を通してシリアルメ
ッセージを送るプロセスは先入れ先出しバッファ（FIF
O）５０を含み、これが送信されるべきデータメッセー
ジを累積する。次に、送信されるべきメッセージはバッ
ファ５２に移される。バッファ５２に記憶されたメッセ
ージは送信準備としてシフトレジスタ５４に移され、デ
ータは、データビット０をシフトレジスタ１の第１ビッ
トに、データビット１をシフトレジスタ２の第１ビット
に、データビット２をシフトレジスタ３の第１ビット
に、データビット３をシフトレジスタ４の第１ビット
に、データビット４をシフトレジスタ１の第２ビット
に、以下同様に置くことにより４個のシフトレジスタ５
４を横切るように分散される。このときシフトレジスタ
５４は、シリアルデータが全メッセージが送られてしま
うまで連続的に流れるように４本の同期化したデータラ
インを介してスイッチング装置１４にシリアルデータを
送りはじめる。スイッチング装置１４は送信されたはじ
めの８ビット（シリアルレジスタ５４からスイッチング
装置１４にインターフェース３１を介してのシリアルデ
ータのはじめの２クロックサイクルで）を用いてスイッ
チング装置１４を通る接続パスを選び、それを確立す
る。図３の例はスイッチング装置が点線を介して、イン
ターフェース３１内の７本のラインの夫々がインターフ
ェース４２内の対応するラインの夫々に固有且つ直接に
接続するように、入力ポート１（３１）と出力ポート２
（４２）間の一時的な接続をつくるものを示している。

【００４５】図４において、８個のスイッチング装置１
０のブロックをカスケード接続することにより一つのシ
ステム内のノードの数を増加する方法を示す。８個のカ
スケード接続されたスイッチング装置を１０Ａ〜１０Ｈ
で示しており、これらは入力ポートおよび出力ポートの
結線を除き装置１０と同一の構成を有する。スイッチン
グ装置１０のブロックの内の２個を通る接続を介して１
６個のノードの内の任意のものが他の任意のノードと通
信可能である。例えばノード５はスイッチ１０Ｂと１０
Ｈを介してノード１５にメッセージを送ることが出来
る。

【００４６】すべての接続が２個のスイッチング装置１
０ブロックを通じてなされるから、８個のスイッチング
装置１０のブロックからなるネットワークを２段スイッ
チングネットワークと呼ぶ。他の多段ネットワークは同
様にこのスイッチング装置１０ブロックを３段、４段等
として用いることにより構成することが出来る。この形
式のネットワークで相互接続しうるノードの数は非常に
大きなものとすることができるが、説明の便宜上、図４
のネットワークがより大きいネットワークの特性の代表
的なものであるから、ここでは図４のものについて述べ
る。

【００４７】低優先度モードではこのスイッチは各入力
ポートからコマンドを受けることが出来る。これらのコ
マンドは非同期で到着し、特定の出力ポートへの接続を
要求する。被要求出力ポートが使用可能（NOT BUSY。す
なわち前にコマンドされた接続をサポートするために使
用されていない）であれば、そのコマンドは実行されそ
して接続がなされる。その出力ポートがBUSYであれば、
そのコマンドは拒否され、その入力ポートはIDLE状態
（すなわち次に入るコマンドを受け付ける用意の出来た
状態）にもどる。低優先度モードにおけるこの拒否され
た接続は、このネットワーク内のパスの一部がつくられ
ないとすれば全パスが破断されあるいはキルド（KILLE
D）となるから、キル（KILL）と呼ばれる。

【００４８】スイッチはその個々のスイッチによりサポ
ートされる４×４相互接続形式より大きいネットワーク
をつくるには、そのスイッチをカスケード接続する。図
４は一つのスイッチの一つの出力ポートを第２スイッチ
の入力ポートに接続することによりこれを行う方法を示
している。この大きいネットワークにおいてははじめの
スイッチが有効な接続をつくり、次のスイッチがBUSYと
なってREJECTを出すことがある。このREJECTインジケー
ションは逆方向に前のスイッチの、すでに有効接続をつ
くっている出力ポートに送られる。この場合、そのスイ
ッチはその有効接続を解消してその事実を、REJECT信号
をそれが接続された入力ポートに送ることにより示す。
一方、この入力ポートはそのソースにREJECTを出し、ID
LE状態にもどる。この方法は、REJECTシーケンスにより
すべての前につくられた接続が破断すなわちKILLされる
からKILLと呼ぶ。このKILLパス内のすべてはIDLE状態に
もどされる。また、伝送が開始されているメッセージの
部分は完全に失なわれ、すなわちKILLとされ、このメッ
セージの再送ははじめから行われねばならない。

【００４９】入力ポートの内の２以上のものが同時にコ
マンドを受けて同一のNOT BUSY出力ポートへの接続を互
いに争う場合には、下位の入力ポートがその争いに勝
ち、所望の接続をなし、そして他方は拒否されてそれら
の接続がKILLEDとなる。従って、この簡単なネットワー
クを通る低優先度のパスはこのKILL機能を使用する。こ
のパスの一部に拒否が生じると、全パスが直ちに破断さ
れ、メッセージをスクラッチから再送しなければならな
い。

【００５０】はじめに、高優先度モードで送られるメッ
セージはスイッチにおいて、低優先度モードで送られる
メッセージと同じ反応をする。要求された出力ポートが
NOTBUSYであれば、有効接続が先着順サービス（ファー
ストカム・ファーストサービス）型でつくられる。ある
いは複数の入力がNOT BUSY出力について同時に争う場合
には低位の入力が選ばれる。しかしながら、高優先度モ
ードは、破断された接続に応じてREJECTの発行を禁止
し、その破断された接続が使用可能になるまでそのスイ
ッチでその接続をペンディング（Pending ）としておく
特殊な高優先度ペンティングラッチをセットするという
付加的機能を行う。そのとき、それは直ちにペンディン
グ接続を行い、リクエスタに正帰還を出す。このペンデ
ィング接続はメッセージソースにより終了とされない限
り、失われたり、その優先度を失ったりすることはな
い。

【００５１】REJECT応答に代えて高優先度モードは接続
が行なえないときにはWAIT応答を出す。このWAIT応答は
ACCEPT信号を０にし、それをWAIT条件のある期間中それ
を０に維持することからなる。ペンディング接続がなさ
れると、ACCEPT信号はWAIT状態が終了したことの積極的
インジケーションとして論理１にされる。接続を要求す
るノードがWAIT応答を検出すると、それはそのメッセー
ジの伝送を一時的に中止しそしてWAIT条件が除かれる
と、オフとなったところからそれを続ける。このよう
に、高優先度モードでは送信を行うノードは低優先度モ
ードにおけるようにはじめから阻止されたメッセージの
再送を行わず、単に中止しACCEPTが出たなら続行する。
このタイミングは、送信ノードがACCEPTインジケーショ
ンを受けて可能な限り早い時点で続行し、高優先度メッ
セージがそのような早い時点で送信しうるようにするご
ときものである。更に、阻止（ここでは接続についての
前の争いに勝っている）段の前のすべての段はWAIT周期
の期間保持され、送信中の高優先度メッセージについて
は再びつくられることはない。このように、これは可能
な限り早い時点でネットワークを通じ高優先度メッセー
ジの転送を保証する。

【００５２】ある出力ポートが使用可能になるのを２以
上の高優先度メッセージが待っているならば、最低位の
入力ポートに関連するメッセージがはじめに接続され、
他はスナップショットレジスタでWAITを続ける。スナッ
プショットレジスタで待機しているすべての要求がサー
ビスされた後に、このレジスタはすべてのリクエスタに
対し、一つの与えられたリクエスタが次にサービスされ
うるようになる前に、出力ポートへの接続を行うことに
関して等しいチャンスを与える。このようにして、これ
はネットワークを通じ高優先度パスを介して与えられた
リクエスタがこのネットワークから完全に阻止されて餓
死（starvation）を経験することがないようにする方法
を与える。

【００５３】大きなネットワークについては、はじめの
スイッチが有効接続をつくり、次のスイッチがWAIT条件
を検出する可能性がある。この場合には、WAIT条件は前
のスイッチに逆方向に送られる。この前段のスイッチは
その接続を破断せずに単にこのWAITインジケーションを
逆方向に伝えるだけである。これはWAITがメッセージソ
ースまで伝わるまですべての以前に接続されたスイッチ
において生じる。

【００５４】ソースがHI-PRIをゼロ状態にもどすことに
より任意の時点ですべての高優先度パスをリセットする
ことが可能である。ソースはネットワーク全体について
の究極的な制御を行うことはない。

【００５５】図５〜１０は本発明のデュアルプライオリ
ティスイッチング装置の一部についての詳細な論理を示
すものである。この部分は、４×４デュアルプライオリ
ティスイッチング装置１０の一つの入力ポート（例えば
入力ポート１）と一つの出力ポート（例えば出力ポート
１）の間の一つの低優先度または高優先度データ転送接
続をつくるのに必要な代表的な回路である。ラッチ７
０，７２，７４および７４が通常の低優先度パスを制御
し、それらの動作はいかにしてそれらが低優先度パスを
つくるか、そしていかにしてそのスイッチ内の接続がRE
JECTとなったとき破断される（KILLED）かについては、
特願平４−２４１０５号や米国特許出願第07/677,543号
明細書などに詳細に説明されているところである。

【００５６】本発明による新規な方法は基本的なALLNOD
E （全ノード）スイッチロジックに保証された転送機能
を行うための第２の高優先度パスを付加したことであ
る。この新しいロジックの実施はラッチ１７２，１７
４、ブロック１４０、遅延ブロック８４、ゲート１７
８，１８２，７８，９５，１１５および図５〜１０に示
すような入力ポート１のIN1-HI-PRIおよび出力ポート１
のOUT1-HI-PRI のような各ポートにおける新しいインタ
ーフェース制御信号からなる。これらロジック要素の機
能的動作を次に述べる。

【００５７】図１１は入力ポート１に付加されるノード
により発生されるタイミングシーケンスを示す。図１１
は入力ポート１がデュアルプライオリティスイッチング
装置を通じて入力ポート１の出力ポート１への新しい高
優先度接続をコマンドするために使用する信号シーケン
スを示す。この動作は入力ポート１によるIN1-HI-PRIお
よびIN1-VALID インターフェース制御ラインの論理１へ
の同時作動でスタートする。IN1-HI-PRI信号は図５〜１
０の高優先度パスを制御し、そしてその論理１への作動
によりラッチ１７２と１７４のリセットが解けてそれら
を動作可能にする。

【００５８】図１１に示すように次に生じるのはIN1-DA
TA１インターフェースライン上のコマンドパルス８１で
あり、これは入力ポート１に出力ポート１への高優先度
接続をなすことをコマンドする。このコマンドはIN1-HI
-PRIが活性のときそれが高優先度接続であることを特定
することおよびその接続が出力ポート１へのものである
べきことを特定するIN1-DATA 1ライン上のパルス８１を
特徴とする。パルス８１がIN1-DATA 2ライン上にあると
きにはそれはその接続が出力ポート２に対しなされるべ
きものであることを示し、IN1-DATA 3は出力ポート３へ
の接続を示し、以下同様である。図１１に示す例におい
て、IN1-DATA 1にパルス８１があれば、ラッチ１７２が
そのパルスの立上りでセットされ、ラッチ１７４がその
立下りでセットされる。ラッチ１７４がセットされる
と、デュアルプライオリティスイッチは、ラッチ１７４
からの COM HI-PRI 11信号により示されるように入力ポ
ート１から出力ポート１への高優先接続をつくるべくコ
マンドを受けたという事実をラッチする。ラッチ１７２
がセットされると、PREHI-PRI 11信号が活性となり、Ａ
ＮＤゲート９５を活性とさせてWAIT１１信号をつくる。
この WAIT 11信号はＮＯＲゲート１１５（ここで反転さ
れる）を通りＡＮＤゲート１８２に送られ、そこで図１
１に示すようにIN1-ACCEPTラインを介してノード１にも
どされてパルス７１を生じさせる。パルス７１は入力ポ
ート１にコマンドされた接続が行われたことを示す肯定
応答を与える。WAIT 11 信号が活性である限りデュアル
プライオリティスイッチは接続の形成待ちとなり、接続
の形成についてはまだ成功していない。この接続がなさ
れると、WAIT 11 信号は不活性となり、ゲート１１５と
１８２を通ってIN1-ACCEPT信号を立上がらせる。このよ
うにしてパルス７１をつくり、接続がなされたことを示
す正帰還を入力ポート１に与える。パルス７１は、パル
ス７１がパルス８１と同じ幅であるが、図５〜１０に示
すロジックを行うパスにより遅延されるように接続が直
ちになされる（パルス８１の期間内で）場合の高速接続
時間を示す。

【００５９】COMHI-PRI 11信号もＮＯＲゲート１８２に
入り、そこで他の入力ポートからの他の同様の信号とＮ
ＯＲ処理され、それらの内の任意のものがゲート１８０
と置換ブロック８５を通り出力ポート１をしてBUSY信号
を生じせしめる。これにより出力ポート１についてのす
べての低優先度要求はその出力ポートについてのすべて
の高優先度要求がサービスされるまで直ちに拒否され
る。

【００６０】出力ポート１への高優先度接続の形成はロ
ジックブロック１４０を通して制御され、このブロック
はライッチ１４７および他の入力ポートに関係する同様
のラッチからのコマンドを受けて優先度を決定し、これ
でそれら接続がつくられる。入力１が出力１についての
最高優先度のリクエスタであることが決定すると、ブロ
ック１４０は“ENABLE HI-PRI 11”信号を活性化し、デ
ュアルプライオリティスイッチにこのとき接続をなすこ
とを知らせる。ブロック１４の動作の詳細は図１２，１
３と図８を参照して後述する。活性化したこの“ENABLE
HI-PRI 11”信号は２０７で示すようにＡＮＤゲート１
７８に入り、低優先度接続がＮＯＲゲート８０を介して
活性である７４のようなラッチにより検出可能として出
力ポート１に対し現在活性であれば、それ以上の伝ぱん
を禁止される。しかしながら、通常はＮＯＲゲート８０
がゲート１７８で“ENABLE HI-PRI 11”信号を阻止せ
ず、直ちに、あるいは低優先度接続が破断されると直ち
に“HI-PRI 11 ”信号を活性化する。この“HI-PRI 11
”信号はゲート１９０で低優先度信号（LCONNECT 11)
とＯＲ処理されてデュアルプライオリティスイッチに入
力ポート１から出力ポート１への接続をなさせる合成信
号CONNECT 11を発生する。CONNECT 11信号はゲート１９
２で反転されてゲート９５に入り、WAIT 11 信号を不活
性にする。

【００６１】CONNECT 11信号は入力ポート１と出力ポー
ト１の間の６本のインターフェースラインの直接接続を
つくるためにも用いられる。入力ポート１の４本のデー
タラインは出力ポート１の４本のデータラインに接続さ
れる。代表的な接続の詳細はＡＮＤゲート１２２とＯＲ
ゲート１３０により示される。ＡＮＤゲート１２２に入
るCONNECT 11により、ＡＮＤゲート１２２の出力はIN1-
DATA 1の値に直接に従い、OUT1-DATA 1 へとＯＲゲート
１３０によりゲートされる。ＯＲゲート１３０の他の入
力を与えるＡＮＤゲート１２４，１２６，１２８はすべ
て論理０に保持され、ゲート１３０には影響しない。こ
れは通常１個のCONNECT 信号が与えられた時点で活性と
なりうるのであり、それにより特定の出力ポートへの１
本の接続を可能にしているからである。それ故、CONNEC
T 11がゲート１２２に対して活性であればゲート１２
４，１２６，１２８に対するCONNECT 21，CONNECT 31お
よびCONNECT 41はすべて不活性でなくてはならない。同
様に、IN1-HI-PRIおよびIN1-VALID ラインもCONNECT 11
信号にもとづき入力ポート１から出力ポート１に接続さ
れる。代表的な接続がIN1-HI-PRIラインについてゲート
１５４と１６２を通じて示されている。その結果入力ポ
ート１にあるすべて６個の信号は直接に出力ポート１の
同じ信号に接続し、入力ポート１にあるパルス形が出力
ポート１に一時的に生じて、その通過する２個のロジッ
クゲート（１５４と１６２と同様）により生じる僅かな
遅れのみを経験するように、１５４と１６２のような２
個のゲートを通り、緩衝されずにデュアルプライオリテ
ィスイッチを直接通る。図１１の入力ポート１の波形が
出力波形とは異なるという一つの例外がある。すなわ
ち、パルス８１は入力波形からとり出されてラッチ１７
４に記憶され、そして出力ポート１には通らない。これ
には二つの理由がある。

【００６２】１）CONNECT 11信号が活性となる時間まで
にパルス８１は消えて出力ポート１に通ることが出来な
い。

【００６３】２）パルス８１はつくられるべき第１段ス
イッチ接続を特定し、他の意味はない。それ故パルス８
１を更にこのネットワークに通さない方がよい。

【００６４】出力ポート１から入力ポート１への２個の
帰還信号もCONNECT 11信号が活性となる時点でつくられ
る接続を有する。ＡＮＤゲート９４はOUT1−REJECTをIN
1-REJECT信号のソースとしてＮＯＲゲート９２とＯＲゲ
ート９０を通じて選ぶCONNECT 11を示す。４個の出力ポ
ートからのACCEPT信号は夫々ゲート１０４，１０６，１
０８，１１０に入りそしてゲート１０２によりＡＮＤ処
理される。４個のOUTX-ACCEPT 信号の個々のモニタはゲ
ート１０４に入るNOT CONNECT 11を発生するゲート１９
２により一般に示されるそれらの対応するCONNECT 信号
の反転により可能となる。

【００６５】多段ネットワークではパルス７１はそのネ
ットワークの第１段スイッチがその接続を行ったことを
示す。次の段階は第２段ネットワークスイッチにその接
続を図５〜１０に示すようにIN1-DATA 1にパルス７３を
出すことにより行うことをコマンドすることである。こ
の例は図４に示す２段ネットワークであり、第２段スイ
ッチロジックは第１段と同様に図５〜１０に示すロジッ
クと同じである。第２段はIN1-DATA 1ライン上のパルス
７３により第１段のように入力ポート１から出力ポート
１への全く同じ高優先度接続をなすコマンドを受ける。
第２スイッチ段は上述のようにCONNECT 11信号によりス
イッチ段１に接続されそしてスイッチ段２が、段１によ
りトリップされたパルス８１を受けないことを除き図１
１に示すような段１と全く同じ波形を受ける。

【００６６】段２のスイッチに生じるイベントは段１の
スイッチで前に生じたイベントと同様である。動作は段
２において入力ポート１により段２でスタートとし、IN
1-HI-PRIおよびIN1-VALID インターフェース制御ライン
をそれらが段１を通じて接続されるとき同時に論理１に
する。IN1-HI-PRI信号は図５〜１０の高優先度パスを制
御し、その論理１への活性化によりラッチ１７２と１７
４からリセットを除き、それらを動作可能にする。

【００６７】次に生じるものは図１１に示すようにIN1-
DATA 1インターフェースライン上のコマンドパルス７３
であり、これは入力ポート１に出力ポート１への高優先
度接続をなすようにコマンドする。IN1-DATA 1上のパル
ス７３により第２段のラッチ１７２はパルス７３の立上
りでセットされ、ラッチ１７４はその立下りでセットさ
れる。セットしたラッチ１７４によりデュアルプライオ
リティスイッチは、ラッチ１７４からのCOM HI-PRI 11
信号で示されるように入力ポート１から出力ポート１へ
の高優先接続をなすことについてのコマンドを受けたと
いう事実をラッチする。セットされたラッチ１７４によ
りPRE HI-PRI 11 信号が活性化し、それによりＡＮＤゲ
ート９５が活性となって WAIT 11信号をつくる。WAIT信
号はＯＲゲート１１５（そこで反転される）を通じてＡ
ＮＤゲート１８２に送られ、そこでスイッチ段１にもど
される。それによりその信号が段１のスイッチを通りノ
ード１へIN1-ACCEPTラインを介してもどり、図１１に示
すようなパルス７５をつくる。パルス７５はコマンドさ
れた接続が出来たときその肯定応答を与える。WAIT11
信号が活性である限り、デュアルプライオリティスイッ
チは接続を待っており、接続をまだなしていない。接続
がつくられると、WAIT 11 信号は不活性になり、ゲート
１１５と１８２を通りIN1-ACCEPT信号を立上がらせてパ
ルス７５をつくり、接続がなされた段１を通る正帰還を
与える。パルス７５はその幅が広いからパルス７１より
低い接続時間を示す。これは、段２において出力ポート
１が前の接続でBUSYであり、図１１のOUT1−NOT BUSY信
号２０１で示される接続について直ちに使用出来ず、パ
ルス２０１が生じるまで新しい接続をつくるのに使用出
来ないことを意味する。

【００６８】パルス２０１の時点で“ENABLE HI-PRI 1
1”信号がパルス２０９で示すようにブロック１４０に
より出される。これは入力ポート１からの次の接続が出
力ポート１に対し行わされるように指示する。活性化し
たこの“ENABLE HI-PRI 11”信号はＡＮＤゲート１７８
に入り、ゲート１９０で低優先度信号（LCONNECT 11 ）
とＯＲ処理され、デュアルプライオリティスイッチに対
し入力ポート１から出力ポート１への接続を行うように
する合成信号CONNECT 11を発生する。このCONNECT 11信
号はゲート１９２で反転されてゲート９５に入り、そこ
でWAIT 11 信号を不活性にし（パルス２０５の終了で示
す）そしてパルス７５を終了させる。これで２段ネット
ワークの両段を通る接続が行われ、２つのノードが、第
１のノードからスイッチ段１の入力ポート１から出力ポ
ートを通りスイッチ段２の入力ポート１へ、そしてその
出力ポート１へ、そして第２ノードへと伸びるネットワ
ークパスにより接続される。図１１に示すようなメッセ
ージデータがこのとき第１ノードから第２ノードへと流
れることが出来る。

【００６９】その結果、高優先度コマンドからそのスイ
ッチ段に記憶され、かつ優先度にもとづき所要の出力ポ
ートが使用可能となると直ちになされるため、高優先度
パスが最高の速度でつくられる。更に、接続がつくられ
ると直ちに正帰還がその接続をつくるノードに与えられ
て最も早い時点でそれが行われるようにする。

【００７０】この高優先度法の要点は図１２，１３に詳
細に示すブロック１４０により与えられる機能である。
ゲート２５０と２５８および遅延ブロック２５７に対し
て機能するときラッチ２５２と２５４により入力ポート
１から出力ポート１への高優先度接続をつくるための代
表的ロジックが示されている。ゲート２６０，２６６，
２６８および遅延ブロック２６７に対して機能するとき
にラッチ２６２と２６４により入力ポート２から出力ポ
ート１への高優先度接続をつくるための同じロジックが
示されている。ゲート２７０，２７６，２７８および遅
延ブロック２７７に対して機能するときラッチ２７２と
２７４により入力ポート３から出力ポート１への高優先
度接続をつくるロジックが示されている。ゲート２８
０，２８６，２８８および遅延ブロック２８７に対し機
能するときラッチ２８２と２８４により入力ポート４か
ら出力ポート１への高優先度接続をつくるロジックも示
されている。

【００７１】ブロック１４０はクロック信号を必要とす
る順次的なロジック演算と決定を必要とする。これはこ
の全ノードスイッチの概念のいずれかを行うにクロック
を必要としたはじめのものである。図１２，１３で用い
られるクロックはこの例では４０ＭＨｚとされている
が、一般にこのクロック周波数は実施の際の技術により
きまる。

【００７２】ブロック１４０で行われ、かつ図１２，１
３に示す機能を出力ポート１への高優先度接続をコマン
ドする入力ポート１の例を続けて用い、それに優先度機
能を示すために出力ポート１１への高優先度接続をコマ
ンドする入力ポート２の同時要求を付加することにより
ここに説明する。“COM HI-PRI 11 ”信号と“COM HI-P
RI HI-PRI 21”信号はこの情報をＡＮＤゲート２５０と
２６０に対し夫々活性となることによりブロック１４０
に運ぶ。一般に、ゲート２５０はNOT CONNECT11信号
（図５〜１０のゲート１９２）が不活性（CONNECT 11〜
ゲート１９２が活性であることを意味する）ならば“CO
M HI-PRI 11 ”信号を通さない。これは、所要の接続が
低優先度パスによりすでにつくられていれば、高優先度
パスを介して接続をつくる必要がなく、高優先度動作が
終了することを意味する。しかしながら、通常の場合に
は、NOT CONNECT 11信号はゲート２５０に対し活性であ
り、高優先度動作がラッチ２５２にゲート２５０の出力
が入りうるようにすることにより進められる。ラッチ２
５２はそのリセットライン上のIN1-HI-PRI信号により、
入力ポート１が高優先度で動作していれば機能しうるよ
うにされる。ラッチ２５２はゲート２５０が図１４のタ
イミング図に示すように４０ＭＨｚのクロック信号の立
上りと同期して活性となるときセットされ、IN1-HI PEN
DING信号を発生する。ブロック１４０のロジックの目的
はこのペンディングコマンドを記録し、最も早い時点で
優先度に基づき所望の接続をなすことである。ラッチ２
５２の−Ｑ出力はそのSET 入力端に帰還されて、IN1-HI
-PRI信号がそのラッチへのリセット入力で不活性となる
まではじめにセットされた後にはセットのままとなり、
そしてそれをリセットする。

【００７３】ラッチ２５４，２６４，２７４，２８４は
４ビットスナップショットレジスタ（SNAP SHOT REGIST
ER）を含み、これがすべてのペンディング接続を巡回型
でつくりうるようにすると共に、個々のユーザが出力ポ
ート接続を占有しないようにし、所要の接続をつくるこ
とが出来ない他のユーザを迂回させる。スナップショッ
トレジスタはどの接続がペンディングとなっているかを
決定する目的で特定のインターバルでのみ「スナップシ
ョット」と行うことが許可される。この「スナップショ
ット」インターバルは、スナップショットレジスタに夫
々ゲート２５２，２６２，２７２，２８２からのペンデ
ィング接続要求をサンプリングさせるクロック信号を与
えるＡＮＤゲート３００により定められる。スナップシ
ョットレジスタのこのクロックはスナップショットレジ
スタビットのいずれもセットされずに出力ポート１がゲ
ート３２０からのOUT1−NOT CONNECTED 信号により使用
中でないとき４０ＭＨｚのゲート３００により生じる。
基本的にはこのスナップショットレジスタは、出力ポー
ト１がそれに対し現在接続を有さずそしてスナップショ
ットレジスタに活性ビットがない限り４０ＭＨｚでクロ
ックされる。

【００７４】図１４は、入力ポート１と２が出力ポート
１への接続についてのペンディング高優先度コマンドを
出し、出力ポート１が０であるOUT1−NOT CONNECTED 信
号３０２により前の低優先度接続で使用中となっている
ときのスナップショットレジスタのタイミングを示す。
図１４はこの場合、IN1-HI PENDINGおよびIN2-HI PENDI
NGラッチ２５４と２６４がセットされ、共に出力ポート
１が使用可能となるのを待っていることを示す。パルス
時点３０１において、出力ポート１は前の接続を終了し
て使用可能になる。スナップショットレジスタが前にセ
ットされたビットを有しないとすると、CLOCK SNAP SHO
T REGISTER信号はパルス３０１以降の次の４０ＭＨｚク
ロック信号と一致している間に活性となってパルス３０
３を発生する。パルス３０３はスナップショットレジス
タの４ビットすべて入り、それらを夫々ラッチ２５２，
２６２，２７２，２８２の状態に対応する状態にセット
させる。この例ではスナップショットレジスタラッチ２
５４と２６４はこのとき共にセットする。これによりブ
ロック２５７とゲート２５８を通り１０ｎｓの遅延後に
“ENABLE HI-PRI 11”信号を活性にさせる。これはパル
ス３０５を出すことにより次に出力ポート１に接続する
ものとして入力ポート１を選択する。ラッチ２６４はパ
ルス３０３でセットするが、“ENABLE HI-PRI 21”信号
はパルス３０５と同時に活性とはならない。すなわち、
これは、“NOT ENABLE HI-PRI 11”信号がこのとき０で
あるからゲート２６６により防止されるからである。

【００７５】入力ポート１がそのメッセージを出力ポー
ト１に送った後にその出力ポート１への接続を、図１４
に示すようにIN1-HI-PRI信号を不活性とすることにより
断って、これがCOM HI-PRI 11 ，IN1-HI PENDINGおよび
ENABLE HI-PRI 11（スナップショットレジスタ内の一つ
のビット）をリセットさせる。このとき、ラッチ２６４
のみがスナップショットレジスタ内でセットのままとな
り、ゲート２６６はそのインジケーションを遅延ブロッ
ク２６７に通しうるようにされ、それにより“ENABLE H
I-PRI 21”信号２６８が１０ｎｓ後に活性となり、図１
４のパルス３０７を発生し、次に、出力ポート１に接続
するものとして入力ポート２を選択する。入力ポート２
がそのメッセージを出力ポート１に送った後に、出力ポ
ート１へのその接続が図１４に示すようにそのIN2-HI-P
RI信号を不活性とすることにより断ち、そしてこれがCO
M HI-PRI 21 ，IN2-HI PENDINGおよびENABLE HI-PRI 21
をリセットする（スナップショットレジスタ内の一つの
ビットをリセットすることにもとづく）。このとき出力
ポート１はそのペンディング接続のすべてにサービスを
行い、CLOCK SNAP SHOT REGISTER信号３００が３０９と
３１１のようなパルスを出すことにより再びスナップシ
ョットレジスタのクロックを開始し、そしてこれは出力
ポート１が再び接続されるまで、あるいは他の高優先度
動作がスナップショットレジスタにラッチされるまで続
く。

【００７６】遅延ブロック２５７，２６７，２７７，２
８７の目的は一つの接続が前のものに接近しすぎないよ
うにすると共にインターフェース信号が落つく前の誤動
作を防止することである。

【００７７】図５〜１０および図１２，１３はデュアル
プライオリティスイッチ内に必要な回路を示す。更に図
５〜１０の機能はすべての入力ポートの夫々がすべての
出力ポートに接続するとき、それら入力ポートのすべて
を総合的に定めることを要求される。

【００７８】しかしながら、それらの実施は図５〜１０
の明らかな拡張であり、ここには示さない。

【００７９】

【発明の効果】本発明によれば、複数のプロセッサ、ま
たはコマンド型でディジタルシステムを含む他の機能エ
レメントの相互接続を可能にする全ノードスイッチと呼
ぶスイッチング装置を提供することができる。

【図面の簡単な説明】

【図１】内部でのデュアルプライオリティ選択を処理す
るための制御ラインを有する４×４クロスバースイッチ
としての本発明の一実施例を一般的に示す図。

【図２】図１の４×４クロスバースイッチ装置およびそ
のインターフェース接続の詳細を示す図。

【図３】４本のデータラインを介してスイッチング装置
に送られるべき直列データ情報を発生するための代表的
な方法を示す図。

【図４】５以上のノードを有するシステムに適合させる
ために４×４スイッチング装置をカスケード接続する代
表的な方法を示す図。

【図５】デュアルプライオリティスイッチの与えられた
入力ポートと与えられた出力ポートの間の高および低優
先度パスを代表的に示すことによりデュアルプライオリ
ティスイッチの好適な実施例を示す図。図６〜１０と共
に一つの図を完結する部分図であって、右に図６が連結
し、下に図８が連結する。

【図６】図５と同様の図。図５および図７〜１０と共に
一つの図を完結する部分図であって、左に図５が連結
し、右に図７が連結し、下に図９が連結する。

【図７】図５と同様の図。図５、図６および図８〜１０
と共に一つの図を完結する部分図であって、左に図６が
連結し、下に図１０が連結する。

【図８】図５と同様の図。図５〜７および図９、図１０
と共に一つの図を完結する部分図であって、上に図５が
連結し、右に図９が連結する。

【図９】図５と同様の図。図５〜８および図１０と共に
一つの図を完結する部分図であって、上に図６が連結
し、左に図８が連結し、右に図１０が連結する。

【図１０】図５と同様の図。図５〜９と共に一つの図を
完結する部分図であって、上に図７が連結し、左に図９
が連結する。

【図１１】複数のデュアルプライオリティスイッチから
なる２段ネットワークを介して第１の使用可能な時点で
いかにして高優先度パスを順次的につくるかについてそ
の一例を示すタイミング図。

【図１２】スナップショットレジスタ、レジスタクロッ
クを含む高優先度スイッチ機能の詳細なロジックおよび
高優先度ペンディングロジックを示す図。図１３と共に
一つの図を完結する部分図であって、下に図１２が連結
する。

【図１３】図１２と同様の図。図１２と共に一つの図を
完結する部分図であって、上に図１２が連結する。

【図１４】代表的なスナップショットレジスタのタイミ
ングおよび組込み型優先度法にもとづき最も早い時点で
複数の要求を順次的にサービスする方法を示すタイミン
グ図。

【符号の説明】

１０ デュアルプライオリティスイッチ装置 １２ 同報通信スイッチ装置 １４ 同報通信スイッチ装置 ２０〜２６ ノード ５２ メッセージ ５４ シフトレジスタ ５６ メッセージバッファ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トマス、ノーマン、バーカー アメリカ合衆国ニューヨーク州、ベスタ ル、サンセット、アベニュ、136 (72)発明者 ピーター、マイケル、コッゲ アメリカ合衆国ニューヨーク州、エンディ コット、ドーチェスター、ドライブ、７ (72)発明者 ギルバート、クライド、バンドリング、 ザ、サード アメリカ合衆国ニューヨーク州、エンディ コット、イースト、キャンプビル、ロー ド、1255

Claims (8)

【特許請求の範囲】
1. 【請求項１】１個のネットワークパスに対して複数の伝
   送機能を与えるためのスイッチ手段と、 第１優先度を有する第１ノードと、 第２の異なる優先度を有する第２ノードとを備え、上記
   スイッチ手段は、各機能に異なる優先度を割当て、各機
   能が同一の物理的に１個のネットワークパスを介して伝
   送されうるようにするものであるネットワーク用スイッ
   チングシステム。
2. 【請求項２】前記割当ては保証された転送メッセージに
   高優先度メッセージレベルを割当てる割当て手段を含ん
   でいる請求項１のシステム。
3. 【請求項３】前記スイッチ手段は、HI-PRIインターフェ
   ースラインによりデュアル優先度高／低モードで動作
   し、かつ無競合条件下では直ちにデータを通すための高
   優先度モードで機能するように命令されうるスイッチン
   グエレメントを含んでいる請求項１のシステム。
4. 【請求項４】前記スイッチ手段はHI-PRIインターフェー
   スラインによりデュアル優先度高／低モードで動作する
   ように命令されうるスイッチングエレメントと、競合お
   よび阻止条件下で高優先度モードに自動的に変えるため
   の手段を含んでいる請求項１のシステム。
5. 【請求項５】スイッチングシステムが非同期、非クロッ
   クおよび無緩衝スイッチングネットワークの部分を形成
   している請求項１のシステム。
6. 【請求項６】いずれの要求装置もロックアウトされえ
   ず、あるいはデータ餓死を経験しないように回転優先度
   方式で高優先度ペンディング接続をサービスするスナッ
   プショットレジスタ手段を使用する請求項１のシステ
   ム。
7. 【請求項７】夫々が複数の入力ポートおよび出力ポート
   を有する複数のノードを有するネットワーク用のスイッ
   チング装置であって、 各入力ポート用の接続制御回路と、 各出力ポートについて、ＩとＺを夫々２以上の固有の値
   として、Ｉ個の入力の内の任意のものをＺ個の出力の内
   の任意のものに接続するためのマルチプレクサ制御回路
   と、 一つの機能に異なる優先度レベルを割当てる手段と、 送られるべき各機能を通すことの出来る１本の物理的な
   ネットワークパスとを備えたネットワーク用スイッチン
   グ装置。
8. 【請求項８】４個のデータビット入力端と４個の制御入
   力端を有し、これら制御入力端に入力される制御入力は
   １個が優先度制御信号入力であり、他の制御入力がVALI
   D 、ACCEPTおよびREJECTの制御信号入力である請求項７
   のスイッチング装置。