JPS58222641A - 転送装置 - Google Patents
転送装置Info
- Publication number
- JPS58222641A JPS58222641A JP57106454A JP10645482A JPS58222641A JP S58222641 A JPS58222641 A JP S58222641A JP 57106454 A JP57106454 A JP 57106454A JP 10645482 A JP10645482 A JP 10645482A JP S58222641 A JPS58222641 A JP S58222641A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- input
- output
- outputs
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数のパケットを転送するシステムに関する。
近年ＬＳＩの発達で複数のプロセッサを大量に用いて大
きな仕事を分担して処理を行なうことで性能向上をはか
るマルチスロセッサシステムが有力になって来た。
きな仕事を分担して処理を行なうことで性能向上をはか
るマルチスロセッサシステムが有力になって来た。
マルチプロセッサ方式では、複数のプロセッサの間でデ
ータを授受しながら処理を行なうので、プリセッサ間の
データ転送方法が性能に大きく影響する。従来性なわれ
た方法として多段ネートワーク方式がある。これはルー
タセルと呼ぶ小入力のクロスバスイッチ（多くは２人力
２出力）を多段に接続したもので性能紘従来のクロスバ
スイッチ方式と同等で素子数がＮｌｏｇＮのオーダ（ク
ロスバ方式はＮｌ ）であるので性能／価格比の優れた
方式である。多段ネットワーク方式の中でも期待されて
いる方式が各段のルータセルに人出力バッファを持たせ
、それぞれのパケット転送を同時に行なうものである。
ータを授受しながら処理を行なうので、プリセッサ間の
データ転送方法が性能に大きく影響する。従来性なわれ
た方法として多段ネートワーク方式がある。これはルー
タセルと呼ぶ小入力のクロスバスイッチ（多くは２人力
２出力）を多段に接続したもので性能紘従来のクロスバ
スイッチ方式と同等で素子数がＮｌｏｇＮのオーダ（ク
ロスバ方式はＮｌ ）であるので性能／価格比の優れた
方式である。多段ネットワーク方式の中でも期待されて
いる方式が各段のルータセルに人出力バッファを持たせ
、それぞれのパケット転送を同時に行なうものである。
この方式では、行先指定を中央で行なわず、パケットの
内に行先アドレスを指蝋し、各ルータセルが判断して出
口を判定するもである。しかしこの方法では、パケット
が指定する行先には到着するが、どこから来たかは不明
であるという欠点がある。
内に行先アドレスを指蝋し、各ルータセルが判断して出
口を判定するもである。しかしこの方法では、パケット
が指定する行先には到着するが、どこから来たかは不明
であるという欠点がある。
従来性なわれた方式は、パケットの中に行先アドレスと
は別に発信元アドレスを設けるやシ方である。しかしこ
の方式ではパケットのビット巾が大きくなシ転送パケッ
トに含まれる有効なデータの割合が少なくなるという問
題がある。
は別に発信元アドレスを設けるやシ方である。しかしこ
の方式ではパケットのビット巾が大きくなシ転送パケッ
トに含まれる有効なデータの割合が少なくなるという問
題がある。
本発明の目的は、上記の欠点を除去し複数のプロセッサ
が効率良く通信を行なうことができる転送装置を提供す
ることにある。
が効率良く通信を行なうことができる転送装置を提供す
ることにある。
本発明の転送装置は複数の入力ポートからパケットを入
力し、複数の出力ポート・を送出する装置であシ、複数
の入力ポートのそれぞれに入力したパケットの一部のビ
ット列をあらかじめ設定された位置からとシ出しデコー
ドし、複数の出力ポートの１つを特定するデコード回路
と複数の入力ポートのそれぞ飢に対応した入力ポートを
特定するエンコードデータを発生し、入力したパケット
のとシ出した一部のビット列にあたる部分を入力ポート
に対応したエンコードデータでおきかえるコード置換装
置と、複数の出力ポートのそれぞれにあって複数のデコ
ード回路から来るデコード出力を入力しパケットが入力
された１つの入力ポートを選択し、選択した入力ポート
にある置換されたパケットを対応する出力ポートから送
出する出力回路とを含め構成され、行先アドレスを含む
パケットを入力し行先アドレスの一部をとシ出して、出
力ポートを選択するとともにとル出した行先アドレスの
一部をエンコードした入力側のアドレスデータでおきか
えることによシ、パケットを受取った側で発信元を知る
ことが可能となシ、しかも □パケットに含まれ
るアドレスフィールドに余分なビット巾を必要としない
ことを特徴とする。
力し、複数の出力ポート・を送出する装置であシ、複数
の入力ポートのそれぞれに入力したパケットの一部のビ
ット列をあらかじめ設定された位置からとシ出しデコー
ドし、複数の出力ポートの１つを特定するデコード回路
と複数の入力ポートのそれぞ飢に対応した入力ポートを
特定するエンコードデータを発生し、入力したパケット
のとシ出した一部のビット列にあたる部分を入力ポート
に対応したエンコードデータでおきかえるコード置換装
置と、複数の出力ポートのそれぞれにあって複数のデコ
ード回路から来るデコード出力を入力しパケットが入力
された１つの入力ポートを選択し、選択した入力ポート
にある置換されたパケットを対応する出力ポートから送
出する出力回路とを含め構成され、行先アドレスを含む
パケットを入力し行先アドレスの一部をとシ出して、出
力ポートを選択するとともにとル出した行先アドレスの
一部をエンコードした入力側のアドレスデータでおきか
えることによシ、パケットを受取った側で発信元を知る
ことが可能となシ、しかも □パケットに含まれ
るアドレスフィールドに余分なビット巾を必要としない
ことを特徴とする。
次に本発明を実施例について図面を参照して説明する。
第１図は本発明の一実施例を示す転送装置のブロック図
である。Ｉｌ、Ｉ２−・・ＩＪ・・・ＩＮは複数の入力
ポート、ｏｘ、ｏ２・・・６Ｊ・・・６Ｎは複数の出カ
ポ°−ト、ＤＩ、Ｄ２・・・ＤＪ・・・ＤＮはそれぞれ
の入力ボート１１、Ｉ２・・・Ｉ Ｊ−Ｉ Ｎに対応す
るデコード回路、ＴＩ、Ｔ２・・・ＴＪ・・・ＴＮはそ
れぞれコード置換装置、ＴＸＩ、ＴＮ２・・・ＴＸＪ−
・ＴＸＮは出力回路である。
である。Ｉｌ、Ｉ２−・・ＩＪ・・・ＩＮは複数の入力
ポート、ｏｘ、ｏ２・・・６Ｊ・・・６Ｎは複数の出カ
ポ°−ト、ＤＩ、Ｄ２・・・ＤＪ・・・ＤＮはそれぞれ
の入力ボート１１、Ｉ２・・・Ｉ Ｊ−Ｉ Ｎに対応す
るデコード回路、ＴＩ、Ｔ２・・・ＴＪ・・・ＴＮはそ
れぞれコード置換装置、ＴＸＩ、ＴＮ２・・・ＴＸＪ−
・ＴＸＮは出力回路である。
ＩＰＩ、ＩＦ５−ＩＰＪ−・・ＩＰＮはそれぞれの入カ
ポ−）１１．Ｉ２・・・ＩＪ・・・ＩＮに対する入力パ
ケットである。ＴＰＩ、ＴＰ２・・・ＴＰＪ−ＴＰＮは
置換したパケットである。１１（第１図には示していな
いがＤＪ。
ポ−）１１．Ｉ２・・・ＩＪ・・・ＩＮに対する入力パ
ケットである。ＴＰＩ、ＴＰ２・・・ＴＰＪ−ＴＰＮは
置換したパケットである。１１（第１図には示していな
いがＤＪ。
ＴＪへ入力される）は、パケットから一部のビット列を
とシ出すためにあらかじめその位置を設定するデータで
ある。それぞれのデコード回路ＤＩ。
とシ出すためにあらかじめその位置を設定するデータで
ある。それぞれのデコード回路ＤＩ。
Ｄ２・・・ＤＪ−・・ＤＮは設定データ１１により入力
パケットＩＰＩ、ＩＰ２−・・ＩＰＪ・・−ＩＰＮから
それぞれ一部のビット列をとル出しデコード出力ＳＤＩ
、５Ｄ２−・・ＳＤＪ・・・ＳＤＮを出す。コード置換
装置ＴＩ、Ｔ２・・・ＴＪ・・−ＴＮは入力パケットＩ
ＰＩ、ＩＰ２・・・ＩＰＪ・−、ＩＰＮから設定データ
１１によ〕指定される一部のビット列をそれぞれの入力
ボートエ１ 、 Ｉ ２−Ｉ Ｊ・・・ＩＮに対応した
コードにエンコードして置換パケットＴＰＩ、ＴＰ２・
−ＴＰＪ−・・ＴＰＮを出力する。出力回路ＴＸＩ 、
ＴＮ２・−ＴＸＪ・・・ＴＸＮはそれぞれの出カポ−
）０１，０２−ＯＪ−ＯＮに対応してあシ、それぞれの
デコード出力ＳＤＩ、５Ｄ２−８ＤＪ−８ＤＮ を入力
し、対応する出力ポートへのパケット出方があるかを調
べ、出力があれば１つを選択し、対応する置換パケット
の出力ＳＰＩ、５Ｐ２−８ＰＪ−８ＰＮ Ｏｌつを選択
し、パケットを対応する出力ポートよシ送出する。
パケットＩＰＩ、ＩＰ２−・・ＩＰＪ・・−ＩＰＮから
それぞれ一部のビット列をとル出しデコード出力ＳＤＩ
、５Ｄ２−・・ＳＤＪ・・・ＳＤＮを出す。コード置換
装置ＴＩ、Ｔ２・・・ＴＪ・・−ＴＮは入力パケットＩ
ＰＩ、ＩＰ２・・・ＩＰＪ・−、ＩＰＮから設定データ
１１によ〕指定される一部のビット列をそれぞれの入力
ボートエ１ 、 Ｉ ２−Ｉ Ｊ・・・ＩＮに対応した
コードにエンコードして置換パケットＴＰＩ、ＴＰ２・
−ＴＰＪ−・・ＴＰＮを出力する。出力回路ＴＸＩ 、
ＴＮ２・−ＴＸＪ・・・ＴＸＮはそれぞれの出カポ−
）０１，０２−ＯＪ−ＯＮに対応してあシ、それぞれの
デコード出力ＳＤＩ、５Ｄ２−８ＤＪ−８ＤＮ を入力
し、対応する出力ポートへのパケット出方があるかを調
べ、出力があれば１つを選択し、対応する置換パケット
の出力ＳＰＩ、５Ｐ２−８ＰＪ−８ＰＮ Ｏｌつを選択
し、パケットを対応する出力ポートよシ送出する。
第２図は第１図に示すデコード回路ＤＩ、Ｄ２−・・Ｄ
Ｊ−ＤＮの中の１つＤＪの構成例を示すためのブロック
図である。
Ｊ−ＤＮの中の１つＤＪの構成例を示すためのブロック
図である。
入カポ−）ＩＪよル入った入力バヶッ） ＩＰＪは、行
先アドレス部をいくつかの部分のビット列ＳＦＩ、５Ｆ
２−８ＦＬ に分ける。２１はマルチプレクサであル設
定データ１１によって部分のビット列ＳＦＩ、５Ｆ２−
・・ＳＦＬの１つをとり出し、出力２０２を出す。２２
はデコーダで出力２０２を入力し対応する出力ボートに
対応したデコード出力ＳＤＪを出す。
先アドレス部をいくつかの部分のビット列ＳＦＩ、５Ｆ
２−８ＦＬ に分ける。２１はマルチプレクサであル設
定データ１１によって部分のビット列ＳＦＩ、５Ｆ２−
・・ＳＦＬの１つをとり出し、出力２０２を出す。２２
はデコーダで出力２０２を入力し対応する出力ボートに
対応したデコード出力ＳＤＪを出す。
第３図は第１図に示す置換装置Ｔ１．Ｔ２・・・ＴＪ・
・・ＴＮの中の１つＴＪの構成例を示すためのブロック
図である。
・・ＴＮの中の１つＴＪの構成例を示すためのブロック
図である。
３１はエンコードデータ発生器で１、入力ボートＩＩ、
Ｉ２・・・ＩＪ−・・ＩＮに対応したエンコードデータ
３１０を出力する。例えば入力ボートが４つ、ある場合
には２進のビット列としてｏｏ”、’Ｏ１”。
Ｉ２・・・ＩＪ−・・ＩＮに対応したエンコードデータ
３１０を出力する。例えば入力ボートが４つ、ある場合
には２進のビット列としてｏｏ”、’Ｏ１”。
ＩＩＱ″、Ｉ″１１″等と出力するものとする。３０１
。
。
３０２・−３０に、３０Ｌはそれぞれマルチプレクサで
あシ、部分のビット列ＳＦＩ、ＳＦ２・−８ＦＫ−・・
ＳＦＬとエンコードデータ３１０を選択する。３２はデ
コーダであシ設定データ１１をデコードし、選択信号群
３２１，３２２−３２Ｋ・−３２Ｌを出し設定されたデ
ータに対応してマルチプレクサ３０１，３０２・−・３
０Ｋ・・・３０Ｌの１つを選択する。例えば選択信号３
２Ｋが出されたとすると、マルチプレクサ３０Ｋが選択
され、一部のビット列８ＦＫのかわシにエンコードデー
タ３１０をマルチプレクス出力ＸＦＫに置換されて出力
される。又他のマルチプレクス出力ＸＦＩ、ＸＦ２・−
ＸＦ とＸＦ、□、ＸＦＫ＋２・−ＸＦＬ−１ は入力パケットＩＰＪのビット列ＳＦＩ 、 ５Ｆ２−
８ＦＫ−１とＳＦＫ＋１．ＳＦＸ＋２−・・、ＳＦＬが
そのまま出力される。
あシ、部分のビット列ＳＦＩ、ＳＦ２・−８ＦＫ−・・
ＳＦＬとエンコードデータ３１０を選択する。３２はデ
コーダであシ設定データ１１をデコードし、選択信号群
３２１，３２２−３２Ｋ・−３２Ｌを出し設定されたデ
ータに対応してマルチプレクサ３０１，３０２・−・３
０Ｋ・・・３０Ｌの１つを選択する。例えば選択信号３
２Ｋが出されたとすると、マルチプレクサ３０Ｋが選択
され、一部のビット列８ＦＫのかわシにエンコードデー
タ３１０をマルチプレクス出力ＸＦＫに置換されて出力
される。又他のマルチプレクス出力ＸＦＩ、ＸＦ２・−
ＸＦ とＸＦ、□、ＸＦＫ＋２・−ＸＦＬ−１ は入力パケットＩＰＪのビット列ＳＦＩ 、 ５Ｆ２−
８ＦＫ−１とＳＦＫ＋１．ＳＦＸ＋２−・・、ＳＦＬが
そのまま出力される。
第４図は第１図に示す出力回路ＴＸＩ、ＴＸ２・・・Ｔ
ＸＪ−ＴＸＮの中の１っＴＸＪの構成例を示すブロック
図である。４１は関停器であシ、それぞれのデコード回
路ＤＩ、Ｄ２・・・ＤＪ−・・ＤＮからくるデコード出
力ＳＤＩ、５Ｄ２−８ＤＪ・−８ＤＮを入力し、対応す
る出カポ−）ＯＪに対するデコード出力があるかを調べ
もし存在すれば１つを選択し、対応するエンコード出力
４０１を出す。４２はマルチプレクサであシ、それぞれ
の置換パケットの出力ＳＰＩ。
ＸＪ−ＴＸＮの中の１っＴＸＪの構成例を示すブロック
図である。４１は関停器であシ、それぞれのデコード回
路ＤＩ、Ｄ２・・・ＤＪ−・・ＤＮからくるデコード出
力ＳＤＩ、５Ｄ２−８ＤＪ・−８ＤＮを入力し、対応す
る出カポ−）ＯＪに対するデコード出力があるかを調べ
もし存在すれば１つを選択し、対応するエンコード出力
４０１を出す。４２はマルチプレクサであシ、それぞれ
の置換パケットの出力ＳＰＩ。
ＳＦ３・・・５ＰＪ−・・ＳＰＮを入力しエンコード出
力４０１によって入力ボートに対応する置換パケットの
１つを選択し出力４０２を出す、４３は出力バッファで
あ多出力４０２を受は出カポ−）ＯＪにパケットを送出
するためのバッファとして使用する。
力４０１によって入力ボートに対応する置換パケットの
１つを選択し出力４０２を出す、４３は出力バッファで
あ多出力４０２を受は出カポ−）ＯＪにパケットを送出
するためのバッファとして使用する。
第５図は本発明の転送装置を複数個用いて多段ネットワ
ークを構成した時の例を示すためのブロック図である。
ークを構成した時の例を示すためのブロック図である。
第５図の例では、２人力、２出′力の本発明の転送装置
を４個用いて４人力４出力の多段ネットワークを構成し
た時の例である。
を４個用いて４人力４出力の多段ネットワークを構成し
た時の例である。
５１．５２，５３．５４は、２人力、２出力の本発明の
転送装置。１１１，１１２．Ｉ２１．Ｉ２２は初段の入
カポ−）で、Ｉる。０１１，０１２，０２１．０２２は
初段の出力であシ、それぞれ次段の入カポ−）Ｉ３１゜
Ｉ４１．Ｉ３２．Ｉ４２に接続される。０３１，０３２
゜δ４１，０４２は次段の出力ボートを示す。４つの出
力ボートｏａｔ、？５’ａｚ、″ｏ４１．？ｊ４ｚと４
つの入力ボートＩｌｌ、１１２．Ｉ２１．Ｉ２２を特定
するのにパケットの初めの２ビツトを用いてそれぞれビ
ット列″００”、’ｏｉ”、１０″、″１１″と対応さ
せることとする。
転送装置。１１１，１１２．Ｉ２１．Ｉ２２は初段の入
カポ−）で、Ｉる。０１１，０１２，０２１．０２２は
初段の出力であシ、それぞれ次段の入カポ−）Ｉ３１゜
Ｉ４１．Ｉ３２．Ｉ４２に接続される。０３１，０３２
゜δ４１，０４２は次段の出力ボートを示す。４つの出
力ボートｏａｔ、？５’ａｚ、″ｏ４１．？ｊ４ｚと４
つの入力ボートＩｌｌ、１１２．Ｉ２１．Ｉ２２を特定
するのにパケットの初めの２ビツトを用いてそれぞれビ
ット列″００”、’ｏｉ”、１０″、″１１″と対応さ
せることとする。
５１１．５１２，５１３，５１４は設定データの入力を
示しておシ、初段の転送装置５１．５２にはビット″０
″を設定データとし、又次段の・転送装置５３゜５４に
はビット″１″を設定データとして与えている。
示しておシ、初段の転送装置５１．５２にはビット″０
″を設定データとし、又次段の・転送装置５３゜５４に
はビット″１″を設定データとして与えている。
第５図に示した例では、ビット″１１”で対応される入
力ボートＩ２２ からビット列′″０１″で対応され
る出力ボートｉ３２ ヘパケラトを送出する時の例を示
している。Ｉ’５０１は最初の入力パケットでｌ出カポ
−）０３２をアドレスするためにパケ、トの第０．第１
ビツト目がそれぞれ′０″ｎ１＊となっている。転送装
置５２はパケット５０１を入力すると、設定データ人力
５１２で指定された第０ビツト目が０”であるので出力
ポートロ２１を選択する。この時入力ボートがＩ２２
であるのでビット″１″を入力パケットの第０ビツト
目と置換し、置換バケッ１−Ｐ５０２を出す、転送装置
５３は入カポ−） Ｉ３２ よシ置換パケットＰ５０
２を入力し、設定データ人力５１３ で指定された第１
ビツト目を見るととット′″１″であるので出力ボート
ｉ３２ を選択する。この時入力ボートがＩ３２ で
あるのでビット″ｌ″を入力バケッ）Ｐ２Ｏ３の第１ピ
ツ斗目と置換し、パケットＰ５０３を出す。しかしこの
例では第１ビツト目はすでに１′″であるので見た目で
はわからない。パケッ）Ｐ２Ｏ３の第０゜第１ビツト目
を見るとそれぞれ＋１＊、ｎ１″となっておシ入カポ−
ＩＩ２２ から来たパケットであるととが知れる。この
例でわかる様に本発明の転送装置では、出力ポートのア
ドルスに使用すると・ともに使用したパケットの一部の
データ列を入力ボート側のアドレスで順次おきかえてい
く方法を用いている。これによれば出力ポートの選択が
各転送装置ごとに行なわれることと、パケットを受取っ
た側ではパケットの発信元のアドレスを知ることができ
る特徴がある。
力ボートＩ２２ からビット列′″０１″で対応され
る出力ボートｉ３２ ヘパケラトを送出する時の例を示
している。Ｉ’５０１は最初の入力パケットでｌ出カポ
−）０３２をアドレスするためにパケ、トの第０．第１
ビツト目がそれぞれ′０″ｎ１＊となっている。転送装
置５２はパケット５０１を入力すると、設定データ人力
５１２で指定された第０ビツト目が０”であるので出力
ポートロ２１を選択する。この時入力ボートがＩ２２
であるのでビット″１″を入力パケットの第０ビツト
目と置換し、置換バケッ１−Ｐ５０２を出す、転送装置
５３は入カポ−） Ｉ３２ よシ置換パケットＰ５０
２を入力し、設定データ人力５１３ で指定された第１
ビツト目を見るととット′″１″であるので出力ボート
ｉ３２ を選択する。この時入力ボートがＩ３２ で
あるのでビット″ｌ″を入力バケッ）Ｐ２Ｏ３の第１ピ
ツ斗目と置換し、パケットＰ５０３を出す。しかしこの
例では第１ビツト目はすでに１′″であるので見た目で
はわからない。パケッ）Ｐ２Ｏ３の第０゜第１ビツト目
を見るとそれぞれ＋１＊、ｎ１″となっておシ入カポ−
ＩＩ２２ から来たパケットであるととが知れる。この
例でわかる様に本発明の転送装置では、出力ポートのア
ドルスに使用すると・ともに使用したパケットの一部の
データ列を入力ボート側のアドレスで順次おきかえてい
く方法を用いている。これによれば出力ポートの選択が
各転送装置ごとに行なわれることと、パケットを受取っ
た側ではパケットの発信元のアドレスを知ることができ
る特徴がある。
本発明によれば複数の入力ポートからパケットを入力し
、複数の出力ポートからパケットを出力する転送装置で
あって、複数の入力ポートのそれぞれに入力したパケッ
トの一部のピット列をあらかじめ設定された位置からと
シ出しデコードし、複数の出力ポートの１つを特定する
デコード回路と、複数の入力ポートのそれぞれに、対応
した入力ポートを特定するエンコードデ・−夕を発生し
、入力したパケットのとシ出した一部のビット列にあた
る部分を入力ポートに対応したエンコードデータでおき
かえるコード置換装置と、複数の出力ポートのそれぞれ
にあって複数のデコード回路から来るデコード出力を入
力し、パケットが入力された１つの入力ボートを選択し
、選択した入力ポートにある置換されたパケットを対応
する出力ポートから送出する出力回路とを有することを
特徴とする効率の良い転送装置ができる。
、複数の出力ポートからパケットを出力する転送装置で
あって、複数の入力ポートのそれぞれに入力したパケッ
トの一部のピット列をあらかじめ設定された位置からと
シ出しデコードし、複数の出力ポートの１つを特定する
デコード回路と、複数の入力ポートのそれぞれに、対応
した入力ポートを特定するエンコードデ・−夕を発生し
、入力したパケットのとシ出した一部のビット列にあた
る部分を入力ポートに対応したエンコードデータでおき
かえるコード置換装置と、複数の出力ポートのそれぞれ
にあって複数のデコード回路から来るデコード出力を入
力し、パケットが入力された１つの入力ボートを選択し
、選択した入力ポートにある置換されたパケットを対応
する出力ポートから送出する出力回路とを有することを
特徴とする効率の良い転送装置ができる。
第１図は本発明の一実施例を示す転送装置のブロック図
、第２図は第１図に示すデコード回路ＤＩ、Ｄ２・・・
ＤＪ・・・ＤＮの１つＤＪの構成例を示すブロック図、
第３図は、第１図に示す置換装置ＴＩ。 Ｔ２・・・ＴＪ−ＴＮの１つＴＪの構成例を示すブロッ
ク図、第４図は第１図に示す出力回路ＴＸＩ、ＴＸ２−
ＴＸＪ−ＴＸＮの１−）ＴＸＪ の構成例を示すブロッ
ク図、第５図は、本発明の転送装置を複数個用いて多段
ネットワークを構成した時の例を示すためのブロック図
である。 図において、Ｉ １ 、 Ｉ ２−ＩＪ−ＩＮは入力ポ
ート、０１．０２−ＯＪ・ＯＮは出方ポルト、ＩＰＩ
、 ＩＦ５−・・ＩＰＪ・・・ＩＰＮは入力パケット、
ＴＰＩ、ＴＰ２・・・ＴＰＪ・・・ＴＰＮは置換パケッ
ト、ＤＩ、Ｄ２・・・ＤＪ・・・ＤＮはデコード回路、
ＴＩ、Ｔ２・・・ＴＪ・・・ＴＮは置換装置、ＴＸＩ、
ＴＸ２・ＴＸＪ−ＴＸＮは出力回路、２１，３０１゜３
０２−３０に一３０Ｌ、４２はマルチプレクサ、２２゜
３２はデコーダ、３１はデータ発生器、４１１／′ｉ調
停器、５１，５２，５３，５４は転送装置、Ｐ２Ｏ３゜
Ｐ２Ｏ３，Ｐ２Ｏ３はパケットをそれぞれ示す。 第１図 第Ｚ図
、第２図は第１図に示すデコード回路ＤＩ、Ｄ２・・・
ＤＪ・・・ＤＮの１つＤＪの構成例を示すブロック図、
第３図は、第１図に示す置換装置ＴＩ。 Ｔ２・・・ＴＪ−ＴＮの１つＴＪの構成例を示すブロッ
ク図、第４図は第１図に示す出力回路ＴＸＩ、ＴＸ２−
ＴＸＪ−ＴＸＮの１−）ＴＸＪ の構成例を示すブロッ
ク図、第５図は、本発明の転送装置を複数個用いて多段
ネットワークを構成した時の例を示すためのブロック図
である。 図において、Ｉ １ 、 Ｉ ２−ＩＪ−ＩＮは入力ポ
ート、０１．０２−ＯＪ・ＯＮは出方ポルト、ＩＰＩ
、 ＩＦ５−・・ＩＰＪ・・・ＩＰＮは入力パケット、
ＴＰＩ、ＴＰ２・・・ＴＰＪ・・・ＴＰＮは置換パケッ
ト、ＤＩ、Ｄ２・・・ＤＪ・・・ＤＮはデコード回路、
ＴＩ、Ｔ２・・・ＴＪ・・・ＴＮは置換装置、ＴＸＩ、
ＴＸ２・ＴＸＪ−ＴＸＮは出力回路、２１，３０１゜３
０２−３０に一３０Ｌ、４２はマルチプレクサ、２２゜
３２はデコーダ、３１はデータ発生器、４１１／′ｉ調
停器、５１，５２，５３，５４は転送装置、Ｐ２Ｏ３゜
Ｐ２Ｏ３，Ｐ２Ｏ３はパケットをそれぞれ示す。 第１図 第Ｚ図
Claims (1)
- ′複数の入力ポートからパケットを入力し、複数の出力
ポートからパケットを出力する転送装置であって、前記
複数の入力ポートのそれぞれに入力したパケットの一部
のビット列をあらかじめ設定された位置からとシ出しデ
コードし、前記複数の出力ポートの１つを特定するデコ
ード回路と、前記複数の入力ポートのそれぞれに対応し
た入力ポートを特定するエンコードデータを発生し、前
記入力したパケットの前記とシ出した一部のビット列に
あたる部分を前記入力ポートに対応したエンコードデー
タでおきかえるコード置換装置と、前記複数の出力ポー
トのそれぞれにあって前記複数のデコード回路から来る
デコード出力を入力し、パケットが入力された１つの入
力ポートを選択し、前記選択した入力ポートにある前記
置換されたパケットを前記対応する出力ポートから送出
する出力回路とを有することを特徴とする転送装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106454A JPS58222641A (ja) | 1982-06-21 | 1982-06-21 | 転送装置 |
| EP83106004A EP0097351A3 (en) | 1982-06-21 | 1983-06-20 | Router unit and routing network for determining an output port by detecting a part of an input packet |
| US06/506,264 US4638475A (en) | 1982-06-21 | 1983-06-21 | Router unit and routing network for determining an output port by detecting a part of an input packet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106454A JPS58222641A (ja) | 1982-06-21 | 1982-06-21 | 転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222641A true JPS58222641A (ja) | 1983-12-24 |
Family
ID=14434037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106454A Pending JPS58222641A (ja) | 1982-06-21 | 1982-06-21 | 転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123548A (ja) * | 1987-10-20 | 1989-05-16 | Internatl Business Mach Corp <Ibm> | 通信交換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995501A (ja) * | 1973-01-12 | 1974-09-10 |
-
1982
- 1982-06-21 JP JP57106454A patent/JPS58222641A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995501A (ja) * | 1973-01-12 | 1974-09-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123548A (ja) * | 1987-10-20 | 1989-05-16 | Internatl Business Mach Corp <Ibm> | 通信交換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Oflazer | Design and implementation of a single-chip 1-D median filter | |
| JP3025321B2 (ja) | デジタル信号の可変長符号化・復号化装置 | |
| KR900006792B1 (ko) | 패킷 스위칭 노드용 로드 평형 회로장치 | |
| JP2994456B2 (ja) | 反射２進エンコーダおよび不均一コードブックを創造する方法 | |
| EP2105015B1 (en) | Hardware architecture for video conferencing | |
| JPS60500934A (ja) | 自己方路指定交換ネツトワ−ク | |
| EP1610500A1 (en) | On chip packet-switched communication system | |
| JPH02135939A (ja) | データ通信方法及びネットワーク | |
| JPS58222641A (ja) | 転送装置 | |
| US7046181B2 (en) | 2n-1 Shuffling network | |
| JPH0567060A (ja) | ニユーロデバイス | |
| EP0199757B1 (en) | Instruction flow computer | |
| US5404540A (en) | Arbiter with a uniformly partitioned architecture | |
| US4531209A (en) | Self-routing steering network | |
| GB2146506A (en) | Telephone conference bridge circuit arrangements | |
| JP3077647B2 (ja) | コンセントレータ型ａｔｍスイッチシステム | |
| JPS6340511B2 (ja) | ||
| GB2054324A (en) | TDM loop communication systems | |
| JPS59161763A (ja) | 並列処理システムのネツトワ−ク方式 | |
| SU1354203A1 (ru) | Устройство дл моделировани узлов коммутации сообщений | |
| KR100970954B1 (ko) | 선형적으로 확장 가능한 방송 라우터용 클록 추출 회로 | |
| Lee et al. | New self-routing permutation networks | |
| SU1171779A1 (ru) | Устройство дл определени экстремального из @ чисел | |
| KR960007674B1 (ko) | 비대칭 제한적 공유메모리 비동기 전달모드(ATM:Asynchronous Transfef Mode) 스위치 장치 | |
| SU1136179A1 (ru) | Многофункциональное устройство дл логической обработки бинарных изображений |