JPH02135939A - データ通信方法及びネットワーク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、一般に遠隔通信交換システムに関し、詳しく
は、複数のアクセス・コードを使ってデータをコード化
するコード分割多重化交換システムに関するものである
。このシステムでは、経路選択は、その部分が、交換機
内の各ノードに関連するコード化システム及び復号シス
テムによって実行される。

Ｂ、従来技術及びその問題点 近年、データ処理システムの計算能力が急速に高まって
いる。特に、単一の問題を解決するための単一のプログ
ラムまたは１組の関連するプログラムの制御下で同時に
動作する、複数の処理要素の使用が著しく増加している
。これらの処理要素は、緊密結合処理環境のように近接
していてもよ（、また離れた位置にあって複合データ処
理ネットワークを介して相互に連結されていてもよい。

このタイプのシステムでは、プロセッサ間でのデータ及
び制御情報の通信が、複数プロセッサ・システムの効率
を決定する重要な要素である。

従来、このようなプロセッサ間通信は、各プロセッサに
結合され、複数の処理要素間でデータを経路指定するた
めの制御装置を含む、交換システムによって実現されて
きた。このタイプの交換システムは、高性能プロセッサ
を含む処理ネットワークで動作し、広帯域幅の信号伝送
媒体と制御装置を含むことが望ましい。この制御装置は
、迅速に、しかも利用可能な通信チャネルへのアクセス
に際してプロセッサ間で衝突が発生しないように、シス
テムに接続されているプロセッサ間でデータを経路指定
することができるものである。

光フアイバ伝送媒体はそのような高性能処理ネットワー
クに適した帯域幅を有する。ただし、光フアイバ伝送媒
体の利用による帯域幅の増大に、交換機制御装置の処理
速度の増加が適合しなくてはならない。そうでないと、
交換機の全体的効率が、高性能処理システムにとって望
ましい効率より下回ってしまう。しかし交換システムの
効率を高めるために交換機制御装置を結合することは、
伝送回線の比較的簡単な結合に比べてはるかに困難な作
業である。すなわち、交換機経路指定コマンドの並列処
理は、データの並列伝送はど簡単ではない。したがって
交換機制御装置は将来の高速交換機構におけるネックと
なる可能性がある。

この問題を回避する１つの方法は、制御装置から交換シ
ステムの他の構成要素へリアルタイム制御機能の一部を
移譲するものである。極限的には、この手法は自己経路
指定交換システムすなわち制御装置のない交換システム
をもたらす。このタイプの交換システムでは、メツセー
ジ経路指定は、伝送構成要素の設計に含まれることにな
る。この種の自己経路指定システムは、以下に説明する
コード分割複数アクセス（ＣＤＭＡ）技法を利用して実
現できる。

従来技術では、米国特許出願第３７１５５０８号明細書
は、複数の擬似ランダム、相互直交コード・シーケンス
を使って複数のメツセージをコード化する交換回路を記
載している。コード化されたメツセージは、線形加算さ
れて伝送すべき信号を生成する。信号は複数の受信装置
によって復号される。各受信装置は、加算されたメツセ
ージ信号を当該の再生されたコードで算術処理する。こ
れらのコードはデータのコード化に使用されるものと同
じ擬似ランダム・シーケンスである。復号動作の最終ス
テップは、各受信装置によって生成された処理済み信号
を積分することである。コードは相互に直交しているの
で、各受信装置は、加算されたメツセージ信号から１個
のメツセージだけを回復する。

米国特許出願第４４７５１８８号明細書は、複数の擬似
ランダム・コード・シーケンスを使って複数のメツセー
ジをコード化する交換システムを記載している。これら
のコード・シーケンスはそれぞれ、ローブのないパルス
機能と自動的に相関し、自動相関機能のピーク時に複数
のコード・シーケンスの他の各コード・シーケンスとゼ
ロの相関を示す。この特性によりコード・シーケンスは
相互に直交する。この交換システムは、自動的に、特定
の入力回線に供給されたメツセージを、その入力回線で
使用されるコードに適合する選択された出力回線に経路
指定する。

Ｃ１問題点を解決するための手段 本発明の目的は、複数ポート・データ伝送システム用の
高速交換システムを提供することにある。

本発明の別の目的は、所望のデータ発信元と宛先を一義
的に識別するコードを、送られる各データ項目と関連づ
ける、複数ポート・データ伝送システム用データ・コー
ド化システムを提供することである。

本発明の別の目的は、Ｎ個より多いポートを有するデー
タ伝送システムに対応できるように容易に拡張できる、
Ｎポート・データ伝送システム用高速交換機を提供する
ことである。

本発明のもう１つの目的は、比較的高帯域幅の効率を持
つ複数ポート・データ伝送システムを提供することにあ
る。

本発明では、複数の発信元プロセッサまたはノードが、
Ｎ個の宛先プロセッサまたはノードのそれぞれと通信で
きるよう、中央交換ネットワークに結合されている。交
換システムの回路は、伝送されるデータの異なるそれぞ
れの値に対してコード・ワードを割り当てる。コード・
ワードは、データの値と、それを受信する宛先プロセッ
サを決定する。複数の発信元プロセッサのそれぞれに応
答して生成されるコード・ワードが組み合わされて、対
応する複数のチャネル記号セットになる。

組み合わされたコード値は、個々の成分コード・ワード
に分解され、それが後で宛先プロセッサに応じて再び組
み合わされる。特定の宛先プロセッサに対する再組合せ
されたコード値のそれぞれは、各発信元プロセッサから
のデータ値の組合せを表す１組のチャネル記号である。

これらの再組合せコード値は、交換システムと宛先プロ
セッサ間のインターフェースで、その成分コード・ワー
ドに還元される。各コード・ワードは、対応する発信元
プロセッサに関連づけられ、その当該の宛先プロセッサ
に供給される。

Ｄ、実施例 本発明の詳細な説明は、コンピュータ・ネットワークの
交換システムに関して行なう。このネットワークについ
て以下に説明する。まず第１図に関して一般的に説明し
、続いて第２図ないし第８図に関して詳細に説明する。

このネットワークでは、ＡないしＨで示す８台のプロセ
ッサが、それぞれ交換システムに結合された入力ポート
（宛先ノード）と出力ポート（送信元ノード）を存し、
どのプロセッサも他のプロセッサと相互に通信すること
ができるようになっている。８台のプロセッサのうち３
台（Ａ、ＢｌＨ）の出力ポートをブロック１１０．１１
８．１２４で表す。プロセッサＡ１Ｂ、Ｈの入力ポート
をブロック１３４．１４０゜１４６で表す。説明を簡単
にするため、以下では８台のプロセッサとそれらに対応
する交換機インターフェースのうちこれら３個だけにつ
いて述べる。

第１図に示した交換システムは、それぞれ出力ポート１
１０．１１８．１２４に結合された、入力インターフェ
ース回路１１２．１２０，１２６を含む。本発明のこの
具体例で使用されている各入力インターフェースは、８
個の基本コード化データ値を生成するため、その関連プ
ロセッサ出力ボートから供給される８個の各ビット直列
信号（各宛先プロセッサごとに１つ）から、８個の単一
ピット値をコード化する。次にこれらのコード化データ
値は、加算によって組み合わされて、Ｎ個のアナログ・
データ値またはチャネル記号のシーケンスになる。以下
で説明する本発明の２つの実施例では、Ｎは８以下であ
る。

入力インターフェース１１２．１２０．１２６はまた、
それぞれ出力インターフェース１３２．１３８．１４４
からクロック信号ＡＣＫ、ＢＣＫ。

ＨＣＫを受は取るように結合されている。本発明のこの
実施例では、出力インターフェースは対応する入力イン
ターフェースに近接した位置にある。

クロック信号ＡＣＫ１ＢＣＫ１ＨＣＫは以下に説明する
ように、交換機ファブリック１１８から供給されるマス
ク・クロック信号ＭＣＫから生成される。入力インター
フェース１１２．１２０，１２６はまた、それぞれプロ
セッサ出力ポート１１０．１１８，１２４から供給され
るクロック信号ＷＣＫＡ、ＷＣＫＢ、ＷＣＫＨにも応答
する。これらのクロック信号は、入力インターフェース
を当該のプロセッサ出力ポートに対して同期させる。

入力インターフェース１１２．１２０１１２６から供給
されるアナログ・データ・シーケンスは、それぞれデー
タ・チャネル１１４．１２２．１２８を弄して交換機フ
ァブリック１１８に結合される。交換機ファブリック１
１６とは、さまざまな発信元プロセッサからの信号を再
グループ化して、当該の宛先プロセッサに送る信号伝送
ネットワークである。本発明のこの実施例では、交換機
ファブリック１１６で使用されるデータ・チャネルは光
ファイバである。ただし後述のように、光ファイバの代
わりに他のタイプのチャネル、たとえば従来の電気伝送
回線なども使用できる。

交換機ファブリック１１Ｂは入力インターフェース１１
２．１２０．１２６から供給されるＮ個のチャネル記号
のセットを部分的に復号して、当該の成分基本コード化
データ値を得る。これらの基本コード値はそれぞれその
宛先プロセッサを一義的に識別するが、宛先プロセッサ
に応じてグループ化される。各位のグループは加算によ
って組み合わされ、アナログ・データ・シーケンス（す
なわちＮチャネル記号のセット）を形成する。これらの
データ・シーケンスは、入力インターフェース１１２．
１２０，１２８によって形成されるものと同じタイプで
ある。交換機ファブリック１１６によって生成されるデ
ータ・シーケンスは次に、データ・チャネル１３０，１
３８．１４２を介して出力インターフェース１３２．１
３８．１４４に送られる。交換機ファブリック１１６は
また、受信したシーケンス内のデータを再同期させて、
それが供給するシーケンスが単一の内部生成りロック信
号と同位相となるようにする。

各出力インターフェース１３２．１３８．１４４は、受
信時にデータ・シーケンスを復号する。

まず記号コード値に復号し、次に元のビット直列データ
信号に復号する。出力インターフェース１３２．１３８
．１４４によって生成される復号データ信号は、当該の
プロセッサ入力ボート１３４．１４０．１４６に供給さ
れる。出力インターフェース１３２．１３８．１４４は
それぞれクロック信号ＲＣＫＡ１ＲＣＫＢ、ＲＣＫＨに
応答して、各ビット直列信号をプロセッサ入力ポート１
３４．１４０．１４Ｂに同期させる。上述のように、出
力インターフェース１３２．１３８．１４４はまた、そ
れぞれ各入力インターフェース回路１１２．１２０．１
２６にクロック信号ＡＣＫ、ＢＣＫ１ＨＣＫを供給する
。

以下に、交換システムについてさらに詳しく説明する。

入力インターフェース回路では、８個のビット直列信号
を対応するプロセッサ出力ポートから同時に受は取る。

この場合、各宛先プロセッサに対し１個のビット直列信
号が固定した順序で割り当てられる。本発明のこの実施
例では、最初の入力端子に供給される信号は、宛先プロ
セッサＡに送られ、第２の入力端子に供給される信号は
、宛先プロセッサＢに送られ、以下同様である。これら
のビット直列信号は、入力インターフェース回路内で別
々の処理段で処理され、入力インターフェース回路によ
って供給されるアナログ・データ・シーケンスを形成す
る。第２図は、入力インターフェース回路１１２，１２
０．１２６の１つとして使用するのに適した回路を示す
。この回路を、回路１１２に関して説明する。第２図で
は、８個の処理段の３つだけを示し、それらのうち破線
の枠２００で囲んだものについてのみ以下に説明する。

処理段２００は、特定の宛先プロセッサに送信されるデ
ータを記憶するバッフｙ　２１２、バッファから供給さ
れるビット直列信号を受は取り、受信データ・ビットが
Ｏか１かに応じて、２つのコード・ワードのうちの１つ
を発行するエンコーダ２１４、コード・ワードを直列化
する並列／直列変換器２１６、データを、伝送チャネル
を介して伝送するのに適した形に変換する送信袋Ｒ２１
８の４個の構成要素を含む。

カブラ２２０は、入力インターフェース回路の８個の処
理段の出力信号を加算によって組み合わせて、アナログ
・データ信号（すなわちチャネル記号セット）を生成し
、それが伝送チャネル１１４に供給される。

バッファ２１２は、単一ビットの先入れ先出しメモリ（
Ｆ　Ｉ　ＦＯ）として動作する。このメモリ用の書込み
クロック信号は、入力インターフェース１１２が接続さ
れているプロセッサ出力ポート１１０から供給される信
号ＷＣＫＡである。読取りクロック信号ＲＣＫは、出力
インターフェース１３４から供給される信号ＡＣＫと同
期される。

このクロック信号は、出力インターフェース１３２によ
り、交換機ファブリック１１６によって生成されるマス
ク・クロック信号ＭＣＫから生成される。したがって、
信号ＲＣＫは、マスク・クロック信号ＭＣＫの周期とほ
ぼ同じ周期を持つ。バッファ２１２は、バッフＴが空の
ときにデータを読み取ろうとした場合にゼロの値を供給
する。

第２図では、クロック信号ＲＣＫとクロック信号ＷＤＣ
Ｋ及びＢＩＴＣＫが制御装置回路２１０によって生成さ
れる。信号ＷＤＣＫは信号ＲＣＫの位相が遅れたもので
、信号Ｂ　ＩＴＣＫは信号ＷＤＣＫに対して位相が遅れ
、信号ＷＤＣＫの周波数のＮ倍の周波数をもつ。ただし
Ｎは、入力インターフェース回路１１２から供給される
データ・シーケンス内のチャネル記号の数である。信号
ＢＩＴＧＫは、制御装置２１０の内部の従来の位相ロッ
ク・ループ回路によって生成することもでき、またその
信号が信号ＢＩＴＣＫと同じ周波数で供給される場合に
は、信号ＡＣＫから生成することもできる。信号ＲＣＫ
１ＷＤＣＫ、Ｂ　ＩＴＣＫは、入力インターフェース回
路の８個の処理段すべてに供給される。

バッフ１２１２から供給される信号ＷＤＣＫとデータ値
は、エンコーダ２１４に供給される。入力インターフェ
ース回路で使用されるエンコーダは、それぞれ他のすべ
てのエンコーダとは独立している。各エンコーダは、実
際には、ハードワイヤ接続されたセレクタであり、信号
ＷＤＣＫの各パルスごとに、バッファ２１２から供給さ
れるビットが１かそれとも０かによって２つの可能なＮ
ビット・コード・ワード、ＸｉまたはＹｌの一方を供給
する。コード・ワードを選択するためのコード・テーブ
ルについて、第３Ａ図及び第３Ｂ図に関して以下に説明
する。

エンコーダ２１４から供給されるＮビット・コード・ワ
ードは、並列／直列変換器２１６に供給される。変換器
２１６は、たとえば、Ｎビット並列入力直列出力シフト
・レジスタでもよい。コード・ワードは、信号ＷＤＣＫ
と同期してレジスタ２１６にロードされ、信号ＢＩＴＧ
Ｋと同期して１ビツトずつシフト・アウトされる。レジ
スタ２１６から供給されるビット直列信号は、送信回路
２１８に供給される。

本発明のこの実施例で使用される送信装置２１８は、オ
ン／オフ・タイプの送信装置である。■の値を送信すべ
きときは１単位の電力が送られ、０が送信するときは電
力が送られない。使用する送信装置の種類は、交換機フ
ァブリック１１６へのチャネル１１４としてどんな伝送
媒体が選択されるかによって変わる。本発明のこの実施
例では、光ファイバを使って入力インターフェース１１
２．１２０．１２Ｂからの信号を交換機ファブリック１
１Ｂに供給する。したがって、送信装置２１８は発光ダ
イオード（ＬＥＤ）またはレーザ・ダイオードである。

光ファイバの代わりに従来の電気的伝送回路を使用する
場合は、送信装置２１８は、たとえば電源（図示せず）
でよい。

入力インターフェース回路の各処理段の送信装置は、カ
プラ２２０に接続される。カプラ２２０は受動装置（た
とえば従来の光カプラやレジスタ・ネットワーク）であ
り、入力信号を加算によって組み合わせ、伝送チャネル
１１４を介して交換機ファブリック１１６に組み合わせ
た信号を送信する。信号ＢＩＴＧＫの各周期に、伝送さ
れる記号はＭ電力単位からなる。ただしＭは対応する信
号Ｂ　ＩＴＧＫの周期にさまざまな送信装置の入力端子
に存在していた１の数である。

第１図に示した交換システムの８個の入力インターフェ
ースによって使用されるコード・セットは、単一の基本
コード・セットの異なる置換である。本発明で使用する
コードの種類は、加算式チャネル用の複数アクセス・コ
ードと定義される。この種のコードは、入力インターフ
ェース回路のに個の入力端子のそれぞれで１またはＯを
表す、Ｋ個のＮビット・コード値の加算組合せが、Ｎ個
のアナログ値からなる独特のシーケンスを生成するとい
う特性を持つ。これらのアナログ値のそれぞれがチャネ
ル記号である。このチャネル記号のシーケンスを使って
、元のに個のＮビット・コード値を明白に回復すること
ができる。基本コード・セットの例を、第３Ａ図及び第
８Ｂ図に示す。

第３Ａ図に示したコードは、８個の入力値をコード化す
るのに使用できる加算式チャネル用の可能なもっとも単
純な複数アクセス・コードである。

第３Ａ図では、ＫとＮは共に８である。第３Ａ図の表の
各行は、特定の入力インターフェース回路のエンコーダ
（たとえば、２１４．２２４または２３４）の１つが使
用する２つのコード値を表す。

８行は、入力インターフェース回路の８つの処理段のそ
れぞれに割り当てられたコード対を表す。

表の片側（すなわちＸｉまたはＹｉ）の各列は、カプラ
２２０から供給される８つの値のアナログ・データ・シ
ーケンスにおけるタイム・スロットを表す。

第３Ａ図に示したコード表は、実際には、伝送チャネル
の時分割多重化である。これは、各宛先プロセッサが、
カプラ２２０から供給される８つの値からなるシーケン
スで、それ自体のタイム・スロットを割り振られるとい
う理由による。したがって、第３Ａ図に示したコードを
使用する際、入力インターフェース回路の８つの入力端
子上の１と０の組合せにより、独特の合計値が生成され
るということは明らかである。

第３Ｂ図に示したコードも、自明ではないがこノ特性を
もつ。このコードの一般的フオーマットは、Ｎが４であ
り、したがって各コード値は４ビツトしかもたない点を
除き、第３Ａ図に示したコードと同じである。したがっ
て、入力インターフェースは、４個のチャネル記号しか
含まないアナログ・シーケンスを供給する。これらのデ
ータ・シーケンスは第３Ａ図のコードによって生成され
るシーケンスの半分の長さであるため、このコードを使
用するシステムは第３Ａ図のコードを使用するシステム
に比べて効率が２倍となる。

上述の、第３Ａ図及び第３Ｂ図に示したコード表は、第
１図に示した交換システムの８つの入力インターフェー
ス回路のどれか１つに割り当てられたコード値を表す。

他の各入力インターフェースに割り当てられたコード値
は、第３Ａ図及び第３Ｂ図に示した表の各行の置換によ
って表される。

第５図に示した表は、第３Ａ図または第３Ｂ図のどちら
か一方の表の各行の可能な１組の置換を示したものであ
る。この表は、第１図に示した交換システムの８個の入
力インターフェース回路スヘてに適したコード値を示し
ている。

第５図に示した１組の置換が望ましいのは、特定の宛先
プロセッサ用としてメツセージを指定するために、各入
力インターフェース・ファイルによって異なるコード値
が使用されるからである。

実際には、宛先プロセッサのどれか１つに対し、発信元
プロセッサのすべてが使用するコード・セットは、入力
インターフェース回路のどれかが使用するコード表のコ
ード値すべてを含む。したがって、所与の宛先プロセッ
サ用の８個の入力インターフェース回路すべてからの基
本コード値の加算組合せで、Ｎ個のアナログ・チャネル
記号の独特のシーケンスが生成される。第５図に示した
置換表のこの特性を、後で説明するように交換機ファブ
リツタ回路１１６で使用して、さまざまな入力インター
フェース回路から供給されるデータ信号を、その対応す
る宛先プロセッサに明白に経路指定する。

第４図は、交換機ファブリック１１６として使用するの
に適した回路のブロック・ダイヤグラムである。第４図
に示した交換機ファブリック回路は、各入力インターフ
ェース回路に１段ずつ、計８つの処理段を含む。そのう
ち第１段、第２段及び第８段について示す。デコーダに
よって使用されるコード表を除き、８つの段のそれぞれ
で使用される回路は同じである。したがって破線の枠で
囲んだ段４００についてのみ詳しく説明する。

処理段４００は、受信装置４１０、デコーダ４１４．８
個のＮビット幅ＰＩＦ０１８個の並列／直列変換器、８
個の送信装置及びクロック生成回路４１２を含む。段４
００には、ＦＩＦＯのうちの３つ（４１Ｂ、４１８．４
２０）、並列／直列変換器のうちの３つ（４２２，４２
４，４２６）及び送信装置のうちの３つ（４２Ｂ、４３
０．４３２）だけを示す。さらに、交換機ファブリック
回路１１６は、各出力インターフェース回路に１つずつ
、計８つのカプラを含む。これらカブラのうち第１カプ
ラ（４３４）、第２カプラ（４３Ｂ）及び第８カプラ（
４３８）を示す。交換機ファブリック１１６によって生
成される出力信号のすべてが、出力クロック生成回路４
６８によって生成される内部クロック信号と同期されて
いる。

第１図に関して、各入力インターフェース回路１１２．
１２０．１２６から供給されるアナログ値シーケンスは
、それぞれ伝送チャネル１１４．１２２．１２８を介し
て交換機ファブリックに供給される。これらの伝送チャ
ネルは長さが異なることがあり、したがって異なる入力
インターフェース回路によって伝送されるデータ・シー
ケンスが交換機ファブリックに到着する時間も異なるこ
とがある。伝送チャネル１１４によって運ばれるデータ
は、受信装置４１０に供給される。伝送チャネルが光フ
ァイバの場合、受信ｉｆ！４１０は、光エネルギーを電
流に変換するためのトランスデユーサ（図示せず）を含
む。一方、伝送チャネルが電気的伝送回線の場合には、
受信装置４１０は、伝送回線を終端し、デコーダ４１４
へ供給するのに適したレベルに受信信号を増幅するため
の回路（図示せず）を含む。

受信装置４１０から供給される電気信号は、デコーダ４
１４とクロック生成機能４１２に供給される。クロック
生成機能４１２は、通常のフェーズ・ロック・ループ（
ＰＬＬ）回路（図示せず）を含むものでよく、クロック
信号ＣＤＥＣＡとクロック信号ＣＷＲＡを生成する。ク
ロック信号ＣＤＥＣＡは、受信装置４１０から供給され
るデータ・ストリームと同期される。またクロック信号
ＣＷＲＡは、クロック信号ＣＤＥＣＡに対して位相がず
れ、周波数が信号ＣＤＥＣＡの周波数の１７Ｎ倍である
。クロック生成機能４１２は、プログラマブル位相シフ
タ（図示せず）と分周器（図示せず）を含むものでもよ
く、出力クロック生成機能４６８から供給されるマスク
・クロック信号ＭＣＫからクロック信号ＣＤＥＣＡとＣ
ＷＲＡを誘導することができる。

本発明のこの実施例で使用するデコーダ４１４は、アナ
ログ−ディジタル変換器（ＡＤＣ）（図示せず）を含む
。これは、受信装置４１０から供給されるアナログ値シ
ーケンスをディジタル値シーケンスに変換する。これら
の値は、直列−並列変換器（図示せず）に供給される。

この変換器は、読取り専用メモＩＪ　（ＲＯＭ）（図示
せず）用のアドレス値を生成する。ＲＯＭは、チャネル
１１４を介して供給されるチャネル記号シーケンスをそ
の成分基本コード値に変換するようプログラミングされ
ている。これが可能なのは上述のように、入力インター
フェース１１２から供給される８つのコード化入力信号
の各信号の各合計から、Ｎ個のチャネル記号からなる別
々のシーケンスが生成されるためである。ＲＯＭの出力
端子は、最初にプロセッサＡ（１３４）に指定されたコ
ード・ワードがＰ　Ｉ　ＦＯ４１６に供給され、最初に
プロセッサＢ（１４０）に指定されたコード・ワードが
ＦＩ　ＦＯ４１８に供給され、最初にプロセッサＨ（１
４６）に指定されたコード・ワードがＰＩＦ０４２０に
供給されるように、Ｆ工ＦＯ回路に結合されている。プ
ロセッサＣないしＧに指定されたコード・ワードは、Ｐ
ＩＦ０４１８とＦ’ＩＦ○４２０の間に配置されている
ＦＩＦＯ（図示せず）に供給される。

ＦＩＦ０４１６．４１８．４２０は、ツレツレ信号ＣＷ
ＲＡに応答して、基本コード値がデコーダ４１４から供
給されたときにそれらを記憶する。

これらのＦＩＦＯはまた、出力クロック生成機能４６８
によって生成されたクロック信号ＭＣＫに応答して、そ
れぞれ並列／直列変換器４２２．４２４．４２８にＮビ
ットのコード値を供給する。

変換器４２２．４２４．４２６はそれぞれ、信号ＭＣ８
Ｒに応答して、送信装置４２８．４３０．４３２に１ビ
ツトずつコード・ワードを供給する。

信号ＭＣ８Ｒは、信号ＭＣＫに対して位相がずれ、周波
数が信号ＭＣＫの周波数のＮ倍である。

処理チャネル４００の８つの送信装置は、交換機ファブ
リックの８つのカプラのそれぞれに接続されている。た
とえば送信装置４２８は、カプラ４３４に出力信号を供
給し、送信装置４３０はカプラ４３６に供給し、送信装
置４３２はカプラ４３８に供給する。交換機ファブリツ
タの他の７段の送信装置も同様にプロセッサＡ（１３４
）向けのすべてのコード値がカプラ４３４に供給され、
プロセッサＢ　（１４０）向けのすべてのコード値がカ
プラ４３６に供給され、プロセッサＨ（１４６）向けの
すべてのコード値がカプラ４３８に供給されるように接
続されている。

交換機ファブリック１１６は、実際には切換え動作を行
なわず、単に出力インターフェースに結合された伝送チ
ャネルを介して供給されたコード化データを、出力イン
ターフェースに結合された伝送チャネルに経路指定する
だけである。交換機ファブリツタにおけるコード値の経
路指定は、コードの値とそれを生成する入力インターフ
ェースによって決まる。この経路を旨定は、交換機ファ
プリツタ内の各デコーダを、対応する入力インターフェ
ース回路に適合させることによって行なわれる。たとえ
ばデコーダ４１４は、入力インターフェース１１２が使
用するコード表に作用し、デコーダ４４４は入力インタ
ーフェース１２０が使用するコード表に作用し、デコー
ダ４７４は、入力インターフェース１２６が使用するコ
ード表に作用する。

これらのデコーダはいずれもデータを完全には復号しな
い。これらは入力伝送チャネルから供給されるアナログ
合計値を読み取り、合計値をその成分基本コード値に分
割し、それらの基本コード値を元の宛先プロセッサに応
じて経路指定する。

カブラ４３４．４３６．４３８は、入力インターフェー
ス回路のカブラと同じ機能をはたす。これらはコード・
ワードを加算によって組み合わせて、Ｎ個のアナログ値
からなる独特のシーケンスを生成する。ただしＮは、コ
ード表が第３Ａ図に示したコード・セットまたは第３Ｂ
図に示したコード・セットのどちらから誘導されたかに
応じて、８または４である。特定のプロセッサ向けのコ
ード値を加算によって組み合わせることにより、Ｎ個の
値からなる独特のシーケンスが生成される。これは交換
機ファブリツタの各カブラによって組み合わされるコー
ド値が、入力インターフェース回路によって使用される
コードと同じためである。

第５図に関して、コード割当て表の各行は、発信元プロ
セッサＡないしＨのそれぞれによって特定の宛先プロセ
ッサに指定されているコード値を表す。たとえば、表の
第１行は、宛先プロセッサＡに？−夕を送信するため、
発信元プロセッサ人ないしＨのそれぞれによって使用さ
れるコード値を含む。この行で表されるコードは、表の
第１列で表されるものと同じである。すなわち、第３Ａ
図または第３Ｂ図の基本コード・セットと同じである。

第５図に示した表の他の行及び列の間でも同じ関係が成
り立つ。

出力伝送チャネル１３０．１３８．１４２に供給される
信号は、それぞれ出力インターフェース１３２．１３８
．１４４が受は取る。各出力インターフェースは、伝送
チャネルから受は取ったＮ個のチャネル記号からなるシ
ーケンスを８つのＮビット・コード値に分解し、各コー
ド値を１またはＯに復号し、復号した値を、関連する宛
先プロセッサの入力ポートの対応する入力端子に供給す
る。各入力端子は、それぞれ異なる発信元プロセッサか
ら供給されるデータを受は取る。本発明のこの実施例で
は、各宛先プロセッサの入力ポートの最初の入力端子に
供給されるデータは発信元プロセッサＡから発し、第２
の入力端子に供給されるデータは発信元プロセッサＢか
ら発し、以下同様である。

第６図は、出力インターフェース回路１３２．１３８．
１４４の１つとして使用するのに適した回路のブロック
・ダイヤグラムである。第６図に示した回路は、受信装
２６１０、出力デコーダ６１４及びクロック生成機能６
１２を含む。これらは第４図に関して先に説明したよう
に、交換機ファブリック処理チャネル４００の対応する
回路要素４１０．４１４．４１２と同様に動作する。出
力デコーダ６１４から供給される８個のＮビット基本コ
ード値は、それぞれ異なる基本デコーダ（たとえば６１
８．８１８．６２０）に供給される。

各デコーダは、入力ポートに供給された２個の可能なコ
ード値を１またはＯに変換する。たとえば、第３Ｂ図に
示したコード・セットを使用し、第６図に示した出力イ
ンターフェースが第１図に示した出力インターフェース
１３２である場合、基本デコーダ６１６はコード・ワー
ド１１１１を１に、００００をＯにコード化する。デコ
ーダ６１８は、１０１０を１に、０１０１をＯにコード
化する。

また、デコーダ６２０ＬｔＯ１００を１に、００００を
Ｏにコード化する。基本デコーダ６１６．６１８．６２
０から供給されるビット直列信号は、それぞれＦＩＦ０
６２２．６２４．８２Ｂに供給される。データは、クロ
ック生成機能６１２から供給される信号０ＣＬＫと同期
して各ＦＩＦＯに書き込まれ、宛先プロセッサの入力ポ
ート１３４から供給されるクロック信号ＲＣＫＡと同期
して宛先プロセッサ入力ボートがＦＩＦＯから読み取る
。

上述の交換システムは、８個の発信元プロセッサからの
ビット直列データ・スト、リームを８個の宛先プロセッ
サに転送する。上述の実施例では、８個の発信元プロセ
ッサと８個の宛先プロセッサは同じであると想定した。

しかしそれらは異なるプロセッサ・セットであってもよ
い。その場合、それぞれ８台のプロセッサからなる２組
の間の２方向通信リンクは、上述の１方向交換システム
を２組使って実現される。

ただし、１６台のプロセッサのそれぞれが他の１５台の
プロセッサのいずれとも通信できるようにすることが望
ましい場合には、第１図ないし第６図に示した回路に修
正を加えることが望ましい。

さらに大きな交換機を構築するための技法が２つある。

第１の技法は、より大きなコード・セットを使用するも
ので、第２の技法は、周波数分割多重化または時分割多
重化を、より小さなコード・セットを使用する交換機要
素と組み合わせるものである。

大型のコード・セットを作成するための系統的技法が知
られている。たとえば、上述のシステムで使用されるコ
ード・セットを、Ｓ−ｃｈａｎｇ等の論文”Ｃｏｄｉｎ
ｇ　ｆｏｒ　Ｔ−ｕｓｅｒ　Ｍｕｌｔｉｐｌｅ　Ａｃｃ
ｅｓｓＣｈａｎｎｅｌｓ″　Ｉ　Ｅ　Ｅ　Ｅ　Ｔｒａｎ
ｓａｃｔｉｏｎ　ｏｎＩｎｆｏｒｍａｔｉｏｎ　Ｔｈｅ
ｏｒｙｓ　Ｖｏ　１．　　Ｉ　Ｔ−２５Ｎ　Ｎｏ。

６　（１９７９年１１月）、ｐｌ）、６８４−６９１に
記載されている手法を使って、８コード対からＲコード
対に拡張することができる。ただし、ＲはＲ＝　（ｊ　
＋２）２’−’のすべての値である。引用に゛よりこの
論文を本明細書に組み込む。これらのコード・セットは
それぞれ長さ２ｊのコード・ワードを有する。さらに、
コードの帯域幅効率は、コード・セットのサイズが大き
くなるにつれて向上する。たとえば、Ｒが８の場合、コ
ード・ワードの長さは４で、帯域幅効率は２となる（８
を４で割った商の２ビツトが各チャネル記号ごとに送ら
れる）。Ｒが２５６の場合は、コード・ワードの長さは
６４で、帯域幅効率は４となる。ただし、この長さのコ
ードを使用するシステムは、チャネル記号に関する２０
０以上の異なるレベルを区別する必要がある。したがっ
て、交換機ファブリック内のきわめて高感度の受信装置
と出力インターフェース回路が必要となる。これらの要
素の感度は、コード・セットのサイズを制限する要素で
ある。

レベル数を増加させずに交換システムのサイズを大きく
するため、周波数分割多重化を使用することができる。

この方法では、伝送チャネルが、異なる周波数、たとえ
ば光フアイバ伝送チャネルの場合具なる２つの光周波数
を持つ搬送波に対応できるものと想定する。前述の交換
システムでこの方法を使用すると、各入力インターフェ
ースは、第１の周波数の光を用いて、８台のプロセッサ
からなる最初のセットにコード化メツセージを送信し、
２番目の周波数の光を用いて８台のプロセッサからなる
第２のセットにコード化メツセージを送信することにな
る。時分割多重化に関して以下に説明する方法と類似し
た方法を用いて、交換システムのサイズを段階的に拡大
することができる。

この交換システムでは、以下に述べる時分割多重化技法
の代わりに周波数分割多重化技法を用いることになる。

時分割多重化（ＴＤＭ）技法と小型のコード・セットを
組み合わせると、交換機のサイズを拡大するもう１つ別
の方法が得られる。さらに、この技法により、交換シス
テムのモジュール式拡張が可能となる。この技法につい
て以下に一般的に説明し、続いて第７図と第８図に関し
て例をあげる。

以下に説明する交換システムの基本的構成単位は、Ｒ対
のコードを有するコード・セットを使用するＲ×Ｒ交換
機モジュールである。このモジュールを使って、ＳｘＳ
交換機を構築することができる。ただしＳはＱ×Ｒであ
る。そうするには、まず交換システムの８個の入出力を
それぞれＲ個の入出力からなるＱ個のグループに分割す
る。次に、各伝送チャネルをＱ個のタイム・スロットを
有するものとして定義する。第５図に関して先に説明し
たコード対の割当てと同様にして、入力グループ及び出
力グループとの間にタイム・スロットを割り当てる。

この割当てに関する一般的規則は次のとおりである。入
力グループＰ（１≦Ｐ：ａＱ）は、グループＴに（１≦
Ｔ；ｆｉＱ）データを伝送するため２５個のタイム・ス
ロットｊを使用する。ただし、ｊ＝［（Ｐ＋Ｔ−２）ｍ
ｏｄ　　Ｑ］＋１　　（１）入力グループはすべて全タ
イム・スロットで活動状態であるが、各タイム・スロッ
トは異なる出力グループへのデータ伝送に使用される。

この種の拡張交換システムの例を第７図に示す。

第７図では、１θ×１６交換機が、４個の８×８交換機
、すなわち７１０．７１２．７１４．７１６から構成さ
れている。１６台のプロセッサ人ないしＰが交換システ
ムに結合されている。プロセッサＡないしＨの８個の出
力ポート（図示せず）が、交換機７１０及び７１２のそ
れぞれの内部の８個の入力インターフェース回路（図示
せず）にそれぞれ結合されている。同様にして、プロセ
ッサＩないしＰの８個の出力ポートが、交換機７１４．
７１６の内部の８個の入力インターフェースに結合され
ている。

交換機７１０及び７１４の出力インターフェースは、そ
れぞれマルチプレクサ７１８の異なる入力端子セットに
結合され、交換機７１２及び７１６の出力インターフェ
ースはそれぞれマルチプレクサ７２０の異なる入力端子
セットに結合されてイル。マルチプレクサ７１８は、第
１及び第２の期間にそれぞれ交換機７１０及び７１４か
らの信号をバスするように信号ＳＥＬによって条件付け
られている。同様に、マルチプレクサ７２０は、第１及
び第２の期間にそれぞれ交換機７１６及び７１２からの
信号をパスするように信号ＳＥＬによって条件付けられ
ている。したがって、第１の期間に、マルチプレクサ７
１８及び７２０は、プロセッサＡないしＨ及びＩないし
ＰからのデータをそれぞれプロセッサＡないしＨ及び工
ないしＰに渡す。ただし第２の期間には、マルチプレク
サ７１８及び７２０は、プロセッサＡないしＨ及び工な
いしＰからのデータをそれぞれプロセッサ間ないしＰ及
びＡないしＨに渡す。

第７図に示した交換機７１０，７１２．７１４．７１６
は、第１図に示した交換機のような完全な８Ｘ８交換機
であるが、交換機７１０．７１２．７１４．７１Ｂのた
めの交換機ファブリック・セクシＨンのみを使用した類
似の構成で、同じ交換機能を実施することができる。こ
のような代替構成（図示せず）では、交換機７１０及び
７１２の入力ＡないしＨ及び交換機７１４及び７１６の
入カニないしＰが、それぞれプロセッサＡないしＰに直
接結合された入力インターフェース回路の伝送チャネル
出力となる。さらに、マルチプレクサ７１８と７２０の
代わりにカプラ（図示せず）を使用する。このカプラは
、交換機７１０と７１４及び交換機７１２と７１６の出
力伝送チャネルから供給される信号を組み合わせて、そ
れぞれ８個の信号からなる２つのグループにする。マル
チプレクサ７１８及び７２０によって実行される交換機
能は、選択されたコード・セットに固有の経路指定機能
に変更される。この修正された交換機で使用するコード
・セットの例を第８図に示す。

第８図に示したコード・セットは、第３Ｂ図に示したコ
ード表の各コード値にＯを４個連結させることによって
形成された８ピツトのコード・ワードを使用する。０は
、表の上半では各コード・ワードの終わりに、また表の
下半では各コード・ワードの始めに連結する。第３Ａ図
に関して前述したように、この種の構成は実質的に交換
機チャネルの時分割多重化である。

より大きなコード・セット、周波数分割多重化及び時分
割多重化を利用する技法を適当に組み合わせて、さまざ
まなサイズの交換システムを形成することができる。

以上に説明した本発明は、他のプロセッサ間交換システ
ムに比べて性能上の利点をもたらす。これは、利用可能
な経路の不在による遅延がなく、余分の交換機制御装置
という追加負担を必要とせずに、交換機に接続されたす
べてのプロセッサ間でデータを運ぶことができるためで
ある。さらに、大規模な算術演算を行なわずに、データ
を伝送及び受信できる。したがって上述の発明は、複数
プロセッサ環境でのプロセッサ間通信に適した効率的な
高速交換システムであるといえる。

Ｅ０発明の効果 本発明によれば、複数ボート・データ伝送システムにお
ける高速の交換が実現される。

【図面の簡単な説明】

第１図は、本発明の実施例を含む交換システムを示すブ
ロック図である。 第２図は、第１図に示した交換システムで使用するのに
適した入力アダプタのブロック図である。 第３Ａ図及び第３Ｂ図は、宛先プロセッサに伝送すべき
データをコード化するために第２図に示した入力アダプ
タが使用するのに適したコード・セットの説明図である
。 第４図は、第１図に示した交換システムで使用される交
換機ファブリックの構造を示すブロック図である。 第５図は、第１図に示した交換システムに結合されてい
るプロセッサ用の分離したコード・セットを生成するた
めの、第３Ａ図及び第３Ｂ図に示したコードの置換の説
明図である。 第６図は、第１図に示した交換システムで使用するのに
適した出力アダプタのブロック図である。 第７図は、１６個のプロセッサを扱う、第１図に示した
交換システムの拡張のブロック図である。 第８図は、１６個のプロセッサを扱う交換システム内で
使用される入力アダプタが使用するのに適したコードの
説明図である。 Ａ−Ｈ・・・・プロセッサ、１１０．１１８．１２４・
・・・出力サポート、１１２．１２０．１２６・・・・
入力インターフェース、１１６・・・・交換機ファブリ
ツタ、１３２．１３８．１４４・・・・出力インターフ
ェース、１３４．１４０．１４６・・・・入力ポート、
２００・・・・処理段、２１０・・・・制御回路、２１
２・・・・バッファ、２１４・・・・コーグ、２６６・
・・・並列／直列変換器、２１８・・・・送信装置、２
２０・・・・カブラ、４１２、θ１２・・・・クロック
生成回路、６１０・・・・受信装置、６１４・・・・出
力デコーダ、６１６．６１８．６２０・・・・基本デコ
ーダ、６２２．６２４．６２６・・・・ＦＩＦＯｏＦＩ
Ｇ、１ ＦＩＧ、３Ａ ＦＩＧ、３Ｂ ト／

Claims (4)

【特許請求の範囲】
1. （１）複数の発信元ノードから供給されるデータ項目を
   、複数の宛先ノードに経路指定するデータ通信方法にお
   いて、 Ａ、前記複数の発信元ノードのそれぞれから供給される
   前記データ項目のそれぞれに対して、当該データ項目の
   所期の宛先ノードの情報を含む基本コード値を割り当て
   るステップ、 Ｂ、前記複数の発信元ノードのそれぞれから供給される
   データ項目を表す基本コード値を組み合わせて、複数の
   チャネル記号セットを生成するステップ、 Ｃ、前記複数のチャネル記号セットを、それぞれ成分基
   本コード値に分離するステップ、 Ｄ、分離された基本コードのうち、前記複数の宛先ノー
   ドのうちの所定のノードを示すものをまとめて、含まれ
   る各コード値がそれぞれ異なる発信元ノードを示す、基
   本コード値グループを形成するステップ、 Ｅ、前記の基本コード値グループ内の各コード値を復号
   して、各発信元ノードによって前記の所定の宛先ノード
   に経路指定されたデータ項目を回復するステップ を含む方法。
2. （２）複数の発信元ノードから供給されるデータ項目を
   複数の宛先ノードに経路指定するデータ通信ネットワー
   クにおいて、 データ項目の値とそのデータ項目の所期の宛先ノードを
   指示するため、前記複数の発信元ノードのそれぞれから
   供給される各データ項目をコード化するためのコード化
   手段、 前記複数の発信元ノードのそれぞれから供給されるコー
   ド化データ項目を組み合わせて、複数のチャネル記号シ
   ーケンスを生成するための、前記コード化手段に結合さ
   れた組合せ手段、 前記複数のチャネル記号シーケンスをそれぞれ成分コー
   ド化データ項目に分離するための、前記組合せ手段に結
   合された分離手段、 前記複数の宛先ノードのうち所定のノードを示す前記コ
   ード化データ項目をまとめて、含まれる各コード化デー
   タ項目がそれぞれ異なる発信元ノードを示す、コード化
   データ項目グループを形成するための、前記分離手段に
   結合されたグループ化手段、 前記コード化データ項目グループを復号して、前記複数
   の発信元ノードのそれぞれによって前記複数の宛先ノー
   ドのうち前記所定のノードに経路指定されたデータ項目
   を回復するための復号手段を含むデータ通信ネットワー
   ク。
3. （３）Ｒ個の発信元ノードから供給されるデータ項目を
   Ｓ個（Ｓ＞Ｒ）の宛先ノードに経路指定するデータ通信
   ネットワークにおいて、 前記Ｒ個の発信元ノードから供給されるデータ項目を、
   第１の期間に前記宛先ノードＮ個からなる第１のグルー
   プに経路指定するように結合された、第１のＲ×Ｒデー
   タ通信ネットワーク、及び前記Ｒ個の発信元ノードから
   供給されるデータ項目を、前記第１の期間以外の第２の
   期間に、前記宛先ノードＭ個（Ｍ＋Ｎ≦Ｓ）からなる第
   ２のグループに経路指定するように結合された、第２の
   Ｒ×Ｒデータ通信ネットワーク を含むデータ通信ネットワーク。
4. （４）Ｓ個の発信元ノードから供給されるデータ項目を
   、Ｓ個の宛先ノードに経路指定するデータ通信ネットワ
   ークにおいて、 第１の発信元ノード・グループから供給されるデータ項
   目を、第１の期間に第１の宛先ノード・グループに経路
   指定するように結合された、第１のＲ×Ｒデータ通信ネ
   ットワーク（Ｒ≦Ｓ）、前記第１の発信元ノード・グル
   ープから供給されるデータ項目を、前記第１の期間以外
   の第２の期間に、前記第１の宛先ノード・グループ以外
   の第２の宛先ノード・グループに経路指定するように結
   合された第２のＲ×Ｒデータ通信ネットワーク、 前記第１発信元ノード・グループ以外の、第２の発信元
   ノード・グループから供給されるデータ項目を、前記第
   １の期間に前記第２の宛先ノード・グループに経路指定
   するように結合された第３のＲ×Ｒデータ通信ネットワ
   ーク、及び 前記第２の発信元のモード・グループから供給されるデ
   ータ項目を、前記第２の期間に前記第１の宛先ノード・
   グループに経路指定するように結合された第４のＲ×Ｒ
   データ通信ネットワークを含むデータ通信ネットワーク
   。