JP3368881B2 - 入力バッファ型パケット交換機 - Google Patents
入力バッファ型パケット交換機Info
- Publication number
- JP3368881B2 JP3368881B2 JP2000001287A JP2000001287A JP3368881B2 JP 3368881 B2 JP3368881 B2 JP 3368881B2 JP 2000001287 A JP2000001287 A JP 2000001287A JP 2000001287 A JP2000001287 A JP 2000001287A JP 3368881 B2 JP3368881 B2 JP 3368881B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- input line
- line
- switch
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
Description
【０００１】
【発明の属する技術分野】本発明は入力バッファ型パケ
ット交換機に係り、特に入力バッファを通して入力され
たセルを交換する入力バッファ型パケット交換機に関す
る。
ット交換機に係り、特に入力バッファを通して入力され
たセルを交換する入力バッファ型パケット交換機に関す
る。
【０００２】
【従来の技術】図４は従来の入力バッファ型パケット交
換機の一例の構成図を示す。同図において、Ｍ個ある入
力回線４０１のそれぞれは、１対１に対応して設けられ
たＭ個の入力回線バッファ４０２に接続されている。入
力回線バッファ４０２は、入力回線４０１を介して入力
されたセルを分配する分配器４０３と、後述のクロスバ
ー型スイッチ４１０の出力回線４１１と同じ数Ｎ個のフ
ァースト・イン・ファースト・アウト・メモリ（ＦＩＦ
Ｏ）４０４と、ＦＩＦＯ４０４の出力セルを選択するセ
レクタ４０５とより構成されている。
換機の一例の構成図を示す。同図において、Ｍ個ある入
力回線４０１のそれぞれは、１対１に対応して設けられ
たＭ個の入力回線バッファ４０２に接続されている。入
力回線バッファ４０２は、入力回線４０１を介して入力
されたセルを分配する分配器４０３と、後述のクロスバ
ー型スイッチ４１０の出力回線４１１と同じ数Ｎ個のフ
ァースト・イン・ファースト・アウト・メモリ（ＦＩＦ
Ｏ）４０４と、ＦＩＦＯ４０４の出力セルを選択するセ
レクタ４０５とより構成されている。
【０００３】分配器４０３は入力回線４０１を介して入
力されたセルのヘッダ情報から得られる出力回線番号に
基づいて、対応するＦＩＦＯ４０４へセルを供給して一
時格納する。セレクタ４０５はアービタ４０７からの接
続許可信号４１２により読み出すべきＦＩＦＯ４０４を
選択して、そのＦＩＦＯ４０４から読み出したセルをア
ービタ４０７へ出力する。アービタ４０７は、入力バッ
ファ４０２内のＦＩＦＯ４０４から送られる接続要求信
号４０６を基にクロスバー型スイッチ４１０に対して交
点スイッチのオン／オフ制御信号４０９を与えると共
に、入力バッファ４０２に対して接続許可信号４１２を
与える。
力されたセルのヘッダ情報から得られる出力回線番号に
基づいて、対応するＦＩＦＯ４０４へセルを供給して一
時格納する。セレクタ４０５はアービタ４０７からの接
続許可信号４１２により読み出すべきＦＩＦＯ４０４を
選択して、そのＦＩＦＯ４０４から読み出したセルをア
ービタ４０７へ出力する。アービタ４０７は、入力バッ
ファ４０２内のＦＩＦＯ４０４から送られる接続要求信
号４０６を基にクロスバー型スイッチ４１０に対して交
点スイッチのオン／オフ制御信号４０９を与えると共
に、入力バッファ４０２に対して接続許可信号４１２を
与える。
【０００４】クロスバー型スイッチ４１０は、スイッチ
入力ライン４０８を介して入力バッファ４０２から入力
されたセルを交換する。クロスバー型スイッチ４１０で
交換されたセルは出力回線４１１を介して出力回線部４
１３に供給される。Ｎ個の出力回線部４１３は内部に出
力バッファ４１４を有している。
入力ライン４０８を介して入力バッファ４０２から入力
されたセルを交換する。クロスバー型スイッチ４１０で
交換されたセルは出力回線４１１を介して出力回線部４
１３に供給される。Ｎ個の出力回線部４１３は内部に出
力バッファ４１４を有している。
【０００５】このように、上記の従来の入力バッファ型
交換機では、セルのブロッキングの発生を回避し、高ト
ラフィック下におけるスループットの向上とセルの廃棄
率の低減を図る構成として、各入力回線毎にクロスバー
型スイッチ４１０の出力回線数Ｎ分のＦＩＦＯ４０４を
備え、アービタ４０７によってどのＦＩＦＯからセルを
送出するかを決定し、各入力回線バッファ４０２へ接続
許可信号４１２を送るような構成である。
交換機では、セルのブロッキングの発生を回避し、高ト
ラフィック下におけるスループットの向上とセルの廃棄
率の低減を図る構成として、各入力回線毎にクロスバー
型スイッチ４１０の出力回線数Ｎ分のＦＩＦＯ４０４を
備え、アービタ４０７によってどのＦＩＦＯからセルを
送出するかを決定し、各入力回線バッファ４０２へ接続
許可信号４１２を送るような構成である。
【０００６】
【発明が解決しようとする課題】ここで、上記の従来の
入力バッファ型パケット交換機では、例えば入力回線速
度レートより遅い出力回線が存在したとき、例えば出力
回線＃２がそうであるとすると、その出力回線＃２宛の
セルはクロスバー型スイッチ４１０でスイッチングされ
た後、出力回線部４１３のうち出力回線部＃２内に配備
してあるバッファ４１４に一旦蓄積され、入力回線速度
レートより遅い所定の速度レートで読み出される構成に
なっている。従って、各入力回線バッファ４０２にクロ
スバー型スイッチ４１０の出力回線数Ｎ分のＦＩＦＯ４
０４が配備されているにも拘らず、出力回線部４１３内
にもバッファ４１４が必要であるため、規模の増加及び
コストの増加をまねくという欠点がある。
入力バッファ型パケット交換機では、例えば入力回線速
度レートより遅い出力回線が存在したとき、例えば出力
回線＃２がそうであるとすると、その出力回線＃２宛の
セルはクロスバー型スイッチ４１０でスイッチングされ
た後、出力回線部４１３のうち出力回線部＃２内に配備
してあるバッファ４１４に一旦蓄積され、入力回線速度
レートより遅い所定の速度レートで読み出される構成に
なっている。従って、各入力回線バッファ４０２にクロ
スバー型スイッチ４１０の出力回線数Ｎ分のＦＩＦＯ４
０４が配備されているにも拘らず、出力回線部４１３内
にもバッファ４１４が必要であるため、規模の増加及び
コストの増加をまねくという欠点がある。
【０００７】本発明は以上の点に鑑みなされたもので、
規模を増大させることなく、入力回線速度レートより遅
い出力回線速度レートを持つ出力回線にセルを送出し得
る入力バッファ型パケット交換機を提供することを目的
とする。
規模を増大させることなく、入力回線速度レートより遅
い出力回線速度レートを持つ出力回線にセルを送出し得
る入力バッファ型パケット交換機を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明はＭ個（Ｍは２以上の整数）の入力回線から
入力されたセルを、別々に一時的に格納するＭ個の入力
回線バッファと、Ｍ個の入力回線バッファから出力され
たセルを、交点スイッチのオン／オフ制御信号に基づい
て、Ｎ本（Ｎは２以上の整数）の出力回線へ交換して出
力するＭ×Ｎクロスバー型スイッチと、クロスバー型ス
イッチによりスイッチングされたセルを後段の装置に出
力する、クロスバー型スイッチのＮ本の各出力回線にそ
れぞれ対応して設けられたＮ個の出力回線部と、Ｍ個の
入力回線バッファからの接続要求信号に基づき、クロス
バー型スイッチへ交点スイッチのオン／オフ制御信号を
供給すると共に、Ｍ個の入力回線バッファへ接続許可信
号を供給し、かつ、Ｍ個の入力回線バッファのうち入力
回線速度レートよりも遅い速度レートの出力回線へセル
を送出する入力回線バッファに対しては、出力回線の速
度レートに対応させた所定の送出間隔で接続許可信号を
供給するアービタとを有し、アービタは、入力回線バッ
ファから接続要求信号を受け取り処理をする接続要求信
号処理部と、接続要求信号処理部から取り出された入力
回線バッファからの接続要求を基に、接続要求した入力
回線バッファがどの出力回線宛のセルを読み出すかを決
定する競合調停部と、競合調停部からの調停処理結果に
基づいて入力回線バッファに接続許可信号を送出すると
共に、クロスバー型スイッチへ交点スイッチのオン／オ
フ信号を供給し、入力回線速度レートより遅い出力回線
宛に接続許可する場合は、競合調停部に対して、入力回
線の速度レートと同等の速度レートの出力回線宛に接続
許可する場合の接続許可信号の通常のタイミング間隔の
所定倍の間隔に相当する一定期間調停処理をしないよう
に制御する接続許可信号処理部とよりなる構成としたも
のである。
め、本発明はＭ個（Ｍは２以上の整数）の入力回線から
入力されたセルを、別々に一時的に格納するＭ個の入力
回線バッファと、Ｍ個の入力回線バッファから出力され
たセルを、交点スイッチのオン／オフ制御信号に基づい
て、Ｎ本（Ｎは２以上の整数）の出力回線へ交換して出
力するＭ×Ｎクロスバー型スイッチと、クロスバー型ス
イッチによりスイッチングされたセルを後段の装置に出
力する、クロスバー型スイッチのＮ本の各出力回線にそ
れぞれ対応して設けられたＮ個の出力回線部と、Ｍ個の
入力回線バッファからの接続要求信号に基づき、クロス
バー型スイッチへ交点スイッチのオン／オフ制御信号を
供給すると共に、Ｍ個の入力回線バッファへ接続許可信
号を供給し、かつ、Ｍ個の入力回線バッファのうち入力
回線速度レートよりも遅い速度レートの出力回線へセル
を送出する入力回線バッファに対しては、出力回線の速
度レートに対応させた所定の送出間隔で接続許可信号を
供給するアービタとを有し、アービタは、入力回線バッ
ファから接続要求信号を受け取り処理をする接続要求信
号処理部と、接続要求信号処理部から取り出された入力
回線バッファからの接続要求を基に、接続要求した入力
回線バッファがどの出力回線宛のセルを読み出すかを決
定する競合調停部と、競合調停部からの調停処理結果に
基づいて入力回線バッファに接続許可信号を送出すると
共に、クロスバー型スイッチへ交点スイッチのオン／オ
フ信号を供給し、入力回線速度レートより遅い出力回線
宛に接続許可する場合は、競合調停部に対して、入力回
線の速度レートと同等の速度レートの出力回線宛に接続
許可する場合の接続許可信号の通常のタイミング間隔の
所定倍の間隔に相当する一定期間調停処理をしないよう
に制御する接続許可信号処理部とよりなる構成としたも
のである。
【０００９】この発明では、入力回線の速度レートより
も遅い出力回線へセルを送出する場合、入力回線からク
ロスバー型スイッチへセルを送出するタイミング間隔
を、入力回線の速度レートと同等の出力回線へセルを送
出する通常のタイミング間隔よりも広げるようにしたた
め、クロスバー型スイッチから入力回線速度レートより
遅い所定のレートでスイッチングされたセルを出力回線
側へ読み出すことができる。
も遅い出力回線へセルを送出する場合、入力回線からク
ロスバー型スイッチへセルを送出するタイミング間隔
を、入力回線の速度レートと同等の出力回線へセルを送
出する通常のタイミング間隔よりも広げるようにしたた
め、クロスバー型スイッチから入力回線速度レートより
遅い所定のレートでスイッチングされたセルを出力回線
側へ読み出すことができる。
【００１０】
【００１１】
【発明の実施の形態】次に、本発明の一実施の形態につ
いて図面と共に説明する。図１は本発明になる入力バッ
ファ型パケット交換機の一実施の形態の構成図を示す。
同図において、この入力バッファ型パケット交換機は、
複数Ｍ個の入力回線１０１‐１〜１０１‐Ｍから入力さ
れたセルを別々に一時的に格納するＭ個の入力回線バッ
ファ１０２−１〜１０２−Ｍと、入力回線バッファ１０
２−１〜１０２−Ｍから読み出されてスイッチ入力ライ
ン１０８を介して入力されたセルを交換してＮ個の出力
回線１１１へ出力するＮ×Ｍクロスバー型スイッチ１１
０と、入力回線バッファ１０２−１〜１０２−Ｍ内のセ
レクタ１０５から送られる接続要求信号１０６−１〜１
０６−Ｍを基にクロスバー型スイッチ１１０に対して交
点スイッチのオン／オフ制御信号１０９を与えると共
に、入力回線バッファ１０２−１〜１０２−Ｍに対して
接続許可信号１１２−１〜１１２−Ｍを与えるアービタ
１０７と、クロスバー型スイッチ１１０でスイッチング
されたセルを後段に送出する出力回線部１１３−１〜１
１３−Ｍとを有する。
いて図面と共に説明する。図１は本発明になる入力バッ
ファ型パケット交換機の一実施の形態の構成図を示す。
同図において、この入力バッファ型パケット交換機は、
複数Ｍ個の入力回線１０１‐１〜１０１‐Ｍから入力さ
れたセルを別々に一時的に格納するＭ個の入力回線バッ
ファ１０２−１〜１０２−Ｍと、入力回線バッファ１０
２−１〜１０２−Ｍから読み出されてスイッチ入力ライ
ン１０８を介して入力されたセルを交換してＮ個の出力
回線１１１へ出力するＮ×Ｍクロスバー型スイッチ１１
０と、入力回線バッファ１０２−１〜１０２−Ｍ内のセ
レクタ１０５から送られる接続要求信号１０６−１〜１
０６−Ｍを基にクロスバー型スイッチ１１０に対して交
点スイッチのオン／オフ制御信号１０９を与えると共
に、入力回線バッファ１０２−１〜１０２−Ｍに対して
接続許可信号１１２−１〜１１２−Ｍを与えるアービタ
１０７と、クロスバー型スイッチ１１０でスイッチング
されたセルを後段に送出する出力回線部１１３−１〜１
１３−Ｍとを有する。
【００１２】入力回線バッファ１０２−１〜１０２−Ｍ
のそれぞれは、各入力回線１０１−１〜１０１−Ｍ毎に
クロスバー型スイッチ１１０の出力回線数Ｎ分のＦＩＦ
Ｏ１０４を備えており、入力されたセルのヘッダ情報か
ら得られる出力回線番号に対応するＦＩＦＯ１０４−１
〜１０４−Ｎへ入力セルを分配する分配器１０３と、ア
ービタ１０７から与えられる接続許可信号１１２−１〜
１１２−Ｍにより、読み出すべきＦＩＦＯ１０４−１〜
１０４−Ｎを選択するセレクタ１０５とを備えている。
また、ＦＩＦＯから接続要求信号が出力されるようにさ
れている。
のそれぞれは、各入力回線１０１−１〜１０１−Ｍ毎に
クロスバー型スイッチ１１０の出力回線数Ｎ分のＦＩＦ
Ｏ１０４を備えており、入力されたセルのヘッダ情報か
ら得られる出力回線番号に対応するＦＩＦＯ１０４−１
〜１０４−Ｎへ入力セルを分配する分配器１０３と、ア
ービタ１０７から与えられる接続許可信号１１２−１〜
１１２−Ｍにより、読み出すべきＦＩＦＯ１０４−１〜
１０４−Ｎを選択するセレクタ１０５とを備えている。
また、ＦＩＦＯから接続要求信号が出力されるようにさ
れている。
【００１３】アービタ１０７は、図２のブロック構成図
に示すように、各入力回線バッファ（図１の１０２）か
らの接続要求信号１０６−１〜１０６−Ｍを入力として
受け、処理をする接続要求信号処理部２０１と、接続要
求信号処理部２０１から受け取った各入力回線の接続要
求を基に、各入力回線がどの出力回線１１１宛のＦＩＦ
Ｏからセルを読み出すかを決定する競合調停部２０２
と、競合調停部２０２によって決定された入力‐出力間
の対応を基に、各入力回線宛に接続許可信号１１２−１
〜１１２−Ｍを送出すると共に、クロスバー型スイッチ
１１０に対する交点スイッチのオン/オフ制御信号１０
９を送出する接続許可信号処理部２０３とより構成され
ている。
に示すように、各入力回線バッファ（図１の１０２）か
らの接続要求信号１０６−１〜１０６−Ｍを入力として
受け、処理をする接続要求信号処理部２０１と、接続要
求信号処理部２０１から受け取った各入力回線の接続要
求を基に、各入力回線がどの出力回線１１１宛のＦＩＦ
Ｏからセルを読み出すかを決定する競合調停部２０２
と、競合調停部２０２によって決定された入力‐出力間
の対応を基に、各入力回線宛に接続許可信号１１２−１
〜１１２−Ｍを送出すると共に、クロスバー型スイッチ
１１０に対する交点スイッチのオン/オフ制御信号１０
９を送出する接続許可信号処理部２０３とより構成され
ている。
【００１４】また、入力回線速度レートより遅い出力回
線宛に接続許可が下りた場合、接続許可信号処理部２０
３よりある一定時間、その出力回線宛の調停処理をしな
いよう通知するマスク信号２０５と、そのマスクを解除
するマスク解除信号２０６とが競合調停部２０２へ送ら
れるように構成されている。
線宛に接続許可が下りた場合、接続許可信号処理部２０
３よりある一定時間、その出力回線宛の調停処理をしな
いよう通知するマスク信号２０５と、そのマスクを解除
するマスク解除信号２０６とが競合調停部２０２へ送ら
れるように構成されている。
【００１５】入力回線速度レートより遅い出力回線が存
在した場合、その出力回線に各入力回線からセルを送出
するときに、通常の入力回線速度レートのタイミングで
セルを送出してしまうと、出力回線部では入力回線速度
レートより遅い所定のレートで後段にセルを読み出さな
ければならないので、セルが溢れ出してしまう。
在した場合、その出力回線に各入力回線からセルを送出
するときに、通常の入力回線速度レートのタイミングで
セルを送出してしまうと、出力回線部では入力回線速度
レートより遅い所定のレートで後段にセルを読み出さな
ければならないので、セルが溢れ出してしまう。
【００１６】 それを回避するために、この実施の形態
では、入力回線速度レートより遅い出力回線へセルを送
出する入力回線バッファへのアービタ１０７からの接続
許可信号１１２−１〜１１２−Ｍの送出間隔を、入力回
線速度レートより遅い所定の速度レートに合わせたタイ
ミングに調整して送出することにしたもので、これによ
り、各入力回線から該当出力回線宛のセルの到着間隔
が、その出力回線の速度レートに合った形になるので、
後段に所定の速度で読み出してもセルが溢れ出すことが
なくなる。
では、入力回線速度レートより遅い出力回線へセルを送
出する入力回線バッファへのアービタ１０７からの接続
許可信号１１２−１〜１１２−Ｍの送出間隔を、入力回
線速度レートより遅い所定の速度レートに合わせたタイ
ミングに調整して送出することにしたもので、これによ
り、各入力回線から該当出力回線宛のセルの到着間隔
が、その出力回線の速度レートに合った形になるので、
後段に所定の速度で読み出してもセルが溢れ出すことが
なくなる。
【００１７】次に、この実施の形態の動作について説明
する。図１において、Ｍ本の入力回線１０１−１〜１０
１−Ｍからのセルを一時蓄積する入力回線バッファ１０
２−１〜１０２−Ｍが、入力回線速度レートより遅い出
力回線宛のセルを送出する許可をアービタ１０７から接
続許可信号１１２−１〜１１２−Ｍにより通知される
と、その出力回線に対応する入力回線バッファ内のＦＩ
ＦＯ１０４からセレクタ１０５を通して、クロスバー型
スイッチ１１０に、スイッチ入力ライン１０８を通じて
セルを送出する。
する。図１において、Ｍ本の入力回線１０１−１〜１０
１−Ｍからのセルを一時蓄積する入力回線バッファ１０
２−１〜１０２−Ｍが、入力回線速度レートより遅い出
力回線宛のセルを送出する許可をアービタ１０７から接
続許可信号１１２−１〜１１２−Ｍにより通知される
と、その出力回線に対応する入力回線バッファ内のＦＩ
ＦＯ１０４からセレクタ１０５を通して、クロスバー型
スイッチ１１０に、スイッチ入力ライン１０８を通じて
セルを送出する。
【００１８】次に、入力回線バッファ１０２−１〜１０
２−Ｍのうち別の入力回線バッファが、該当出力回線宛
の接続許可信号を受けて、その出力回線に対応する入力
回線バッファ内のＦＩＦＯ１０４からセレクタ１０５、
更にはスイッチ入力ライン１０８を通して、クロスバー
型スイッチ１１０へ送出する。このセルを送出するタイ
ミングは、図３（ａ）に示す通常の接続許可信号送出タ
イミング間隔Ｔ１に比較して、図３（ｂ）にＴ２で示す
ように、ｎ倍（図３の例では４倍）に広がった間隔とな
る。
２−Ｍのうち別の入力回線バッファが、該当出力回線宛
の接続許可信号を受けて、その出力回線に対応する入力
回線バッファ内のＦＩＦＯ１０４からセレクタ１０５、
更にはスイッチ入力ライン１０８を通して、クロスバー
型スイッチ１１０へ送出する。このセルを送出するタイ
ミングは、図３（ａ）に示す通常の接続許可信号送出タ
イミング間隔Ｔ１に比較して、図３（ｂ）にＴ２で示す
ように、ｎ倍（図３の例では４倍）に広がった間隔とな
る。
【００１９】次に、図２を用いて上記の接続許可信号送
出タイミング間隔を広げる方法について説明する。図２
において、競合調停部２０２によって、ある入力回線速
度レートより遅い出力回線宛に接続許可がおりた場合、
接続許可信号処理部２０３はその出力回線宛のセルを送
出する入力回線バッファ宛に接続許可信号１１２−１〜
１１２−Ｍを送出すると共に、その後のｎ−１回分の通
常タイミング間隔における該当出力回線宛の競合調停処
理を行わないように、競合調停部２０２にマスク信号２
０５で通知する。
出タイミング間隔を広げる方法について説明する。図２
において、競合調停部２０２によって、ある入力回線速
度レートより遅い出力回線宛に接続許可がおりた場合、
接続許可信号処理部２０３はその出力回線宛のセルを送
出する入力回線バッファ宛に接続許可信号１１２−１〜
１１２−Ｍを送出すると共に、その後のｎ−１回分の通
常タイミング間隔における該当出力回線宛の競合調停処
理を行わないように、競合調停部２０２にマスク信号２
０５で通知する。
【００２０】競合調停部２０２は、マスク信号２０５が
通知されると、該当出力回線宛の競合調停を行わない。
接続許可信号処理部２０３は、マスク信号２０５を通知
した後、ｎ−１回分の通常タイミング間隔が経過する
と、競合調停部２０２にマスク解除信号２０６を通知す
る。マスク解除信号２０６を受け取った競合調停部２０
２は、該当出力回線宛の競合調停処理を再び開始する。
通知されると、該当出力回線宛の競合調停を行わない。
接続許可信号処理部２０３は、マスク信号２０５を通知
した後、ｎ−１回分の通常タイミング間隔が経過する
と、競合調停部２０２にマスク解除信号２０６を通知す
る。マスク解除信号２０６を受け取った競合調停部２０
２は、該当出力回線宛の競合調停処理を再び開始する。
【００２１】再び競合調停部２０２から、ある入力回線
速度レートより遅い出力回線宛に接続許可がおりた場
合、接続許可信号処理部２０３はその出力回線宛のセル
を送出する入力回線バッファ宛に接続許可信号１１２−
１〜１１２−Ｍを送出すると共に、上記の競合調停部２
０２へのマスク信号２０５の通知とマスク解除信号２０
６の通知処理を行う。この結果、図３（ｂ）に示した通
り、入力回線速度レートより遅い出力回線宛の各入力回
線への接続許可のタイミング間隔はＴ２で示すように通
常時よりも広くなり、該当出力回線は所定の速度レート
で後段へのセルの読み出しが問題なくできる。
速度レートより遅い出力回線宛に接続許可がおりた場
合、接続許可信号処理部２０３はその出力回線宛のセル
を送出する入力回線バッファ宛に接続許可信号１１２−
１〜１１２−Ｍを送出すると共に、上記の競合調停部２
０２へのマスク信号２０５の通知とマスク解除信号２０
６の通知処理を行う。この結果、図３（ｂ）に示した通
り、入力回線速度レートより遅い出力回線宛の各入力回
線への接続許可のタイミング間隔はＴ２で示すように通
常時よりも広くなり、該当出力回線は所定の速度レート
で後段へのセルの読み出しが問題なくできる。
【００２２】なお、通常の入力回線速度レートと同等の
出力回線については、図３（ａ）にＴ１で示した間隔の
タイミングで接続許可がされているので、入力回線速度
レートよりも遅い出力回線に対する一連の処理の影響は
全く受けないでセルが送出されることになる。
出力回線については、図３（ａ）にＴ１で示した間隔の
タイミングで接続許可がされているので、入力回線速度
レートよりも遅い出力回線に対する一連の処理の影響は
全く受けないでセルが送出されることになる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
入力回線の速度レートよりも遅い出力回線へセルを送出
する場合、入力回線からクロスバー型スイッチへセルを
送出するタイミング間隔を、入力回線の速度レートと同
等の出力回線へセルを送出する通常のタイミング間隔よ
りも広げることにより、クロスバー型スイッチから入力
回線速度レートより遅い所定のレートでスイッチングさ
れたセルを出力回線側へ読み出すようにしたため、出力
回線部にセルを一旦蓄積しておくためのバッファを配備
することを不要にでき、よって規模を増加させることな
く速度レートの変換ができる。
入力回線の速度レートよりも遅い出力回線へセルを送出
する場合、入力回線からクロスバー型スイッチへセルを
送出するタイミング間隔を、入力回線の速度レートと同
等の出力回線へセルを送出する通常のタイミング間隔よ
りも広げることにより、クロスバー型スイッチから入力
回線速度レートより遅い所定のレートでスイッチングさ
れたセルを出力回線側へ読み出すようにしたため、出力
回線部にセルを一旦蓄積しておくためのバッファを配備
することを不要にでき、よって規模を増加させることな
く速度レートの変換ができる。
【図１】本発明の一実施の形態の構成図である。
【図２】図１中のアービタの一例のブロック図である。
【図３】図２の接続許可信号処理部による接続許可信号
の時間間隔の説明図である。
の時間間隔の説明図である。
【図４】従来の一例の構成図である。
１０１−１〜１０１−Ｍ 入力回線
１０２−１〜１０２−Ｍ 入力回線バッファ
１０３ 分配器
１０４−１〜１０４−Ｎ ＦＩＦＯ
１０５ セレクタ
１０６−１〜１０６−Ｍ 接続要求信号
１０７ アービタ
１０８ スイッチ入力ライン
１０９ クロスバー交点オン／オフ制御信号
１１０ クロスバー型スイッチ
１１１ 出力回線
１１２‐１〜１１２−Ｍ 接続許可信号
１１３−１〜１１３−Ｎ 出力回線部
２０１ 接続要求信号処理部
２０２ 競合調停部
２０３ 接続許可信号処理部
Claims (3)
- 【請求項１】 Ｍ個（Ｍは２以上の整数）の入力回線か
ら入力されたセルを、別々に一時的に格納するＭ個の入
力回線バッファと、 前記Ｍ個の入力回線バッファから出力されたセルを交点
スイッチのオン／オフ制御信号に基づいて交換する、Ｎ
本（Ｎは２以上の整数）の出力回線を備えるＭ×Ｎクロ
スバー型スイッチと、 前記クロスバー型スイッチによりスイッチングされたセ
ルを後段の装置に出力する、前記クロスバー型スイッチ
の各出力回線にそれぞれ対応して設けられたＮ個の出力
回線部と、 前記入力回線バッファからの接続要求信号に基づき、前
記入力回線バッファに接続許可信号を送出すると共に、
前記クロスバー型スイッチへ前記交点スイッチのオン／
オフ信号を供給し、入力回線速度レートよりも遅い出力
回線へセルを送出する入力回線バッファへの前記接続許
可信号を通常の回線よりも所定の遅い間隔で送出するア
ービタとを有し、前記アービタは、前記入力回線バッフ
ァから前記接続要求信号を受け取り処理をする接続要求
信号処理部と、前記接続要求信号処理部から取り出され
た前記入力回線バッファからの接続要求を基に、接続要
求した入力回線バッファがどの出力回線宛のセルを読み
出すかを決定する競合調停部と、前記競合調停部からの
調停処理結果に基づいて前記入力回線バッファに前記接
続許可信号を送出すると共に、前記クロスバー型スイッ
チへ前記交点スイッチのオン／オフ信号を供給し、入力
回線速度レートより遅い出力回線宛に接続許可する場合
は、前記競合調停部に対して、前記入力回線の速度レー
トと同等の速度レートの出力回線宛に接続許可する場合
の前記接続許可信号の通常のタイミング間隔の所定倍の
間隔に相当する一定期間調停処理をしないように制御す
る接続許可信号処理部とよりなることを特徴とする入力
バッファ型パケット交換機。 - 【請求項２】 前記接続許可信号処理部は、前記入力回
線バッファに対して前記入力回線速度レートより遅い出
力回線宛に接続許可する場合は、前記競合調停部に対し
て調停処理を前記一定期間停止させるマスク信号と、前
記一定期間経過後に前記調停処理の停止を解除するマス
ク解除信号とを出力することにより、前記競合調停部に
対して前記一定期間調停処理をしないように制御するこ
とを特徴とする請求項１記載の入力バッファ型パケット
交換機。 - 【請求項３】 前記Ｍ個の入力回線バッファのそれぞれ
は、セル格納時に前記接続要求信号を出力する、前記ク
ロスバー型スイッチの出力回線数に等しいＮ個のＦＩＦ
Ｏと、該Ｎ個のＦＩＦＯのうち前記入力回線を経て入力
されたセルのヘッダ情報から得られる出力回線番号に対
応するＦＩＦＯへ該セルを入力する分配器と、該Ｎ個の
ＦＩＦＯのうち前記アービタから入力される前記接続許
可信号に対応して読み出すべきＦＩＦＯを選択するセレ
クタとを有することを特徴とする請求項１記載の入力バ
ッファ型パケット交換機。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000001287A JP3368881B2 (ja) | 2000-01-07 | 2000-01-07 | 入力バッファ型パケット交換機 |
| US09/750,688 US7292595B2 (en) | 2000-01-07 | 2001-01-02 | Input buffer type packet switching equipment |
| DE2001609069 DE60109069T2 (de) | 2000-01-07 | 2001-01-04 | Paketvermittlungseinrichtung mit Eingabepuffern |
| EP20010100325 EP1115230B1 (en) | 2000-01-07 | 2001-01-04 | Input buffer type packet switching equipment |
| CA 2330366 CA2330366C (en) | 2000-01-07 | 2001-01-05 | Input buffer type packet switching equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000001287A JP3368881B2 (ja) | 2000-01-07 | 2000-01-07 | 入力バッファ型パケット交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001197068A JP2001197068A (ja) | 2001-07-19 |
| JP3368881B2 true JP3368881B2 (ja) | 2003-01-20 |
Family
ID=18530529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000001287A Expired - Fee Related JP3368881B2 (ja) | 2000-01-07 | 2000-01-07 | 入力バッファ型パケット交換機 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7292595B2 (ja) |
| EP (1) | EP1115230B1 (ja) |
| JP (1) | JP3368881B2 (ja) |
| CA (1) | CA2330366C (ja) |
| DE (1) | DE60109069T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3646638B2 (ja) * | 2000-09-06 | 2005-05-11 | 日本電気株式会社 | パケット交換装置及びそれに用いるスイッチ制御方法 |
| US7167480B1 (en) * | 2001-06-21 | 2007-01-23 | Lighthouse Capital Partners Iv, Lp | Multi-service data transport architecture |
| KR100441879B1 (ko) * | 2001-09-05 | 2004-07-27 | 한국전자통신연구원 | 전송라인보드의 가변적 이중화가 가능한 ａｔｍ 스위치시스템 및 그 방법 |
| US7522527B2 (en) * | 2002-12-24 | 2009-04-21 | Electronics And Telecommunications Research Institute | Scalable crossbar matrix switch and arbitration method thereof |
| US7359396B1 (en) * | 2003-10-09 | 2008-04-15 | Nortel Networks Limited | Optical-core network with selective signal queueing |
| US7724733B2 (en) * | 2005-03-31 | 2010-05-25 | International Business Machines Corporation | Interconnecting network for switching data packets and method for switching data packets |
| US8868817B2 (en) | 2009-02-13 | 2014-10-21 | The Regents Of The University Of Michigan | Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry |
| US9514074B2 (en) | 2009-02-13 | 2016-12-06 | The Regents Of The University Of Michigan | Single cycle arbitration within an interconnect |
| US8549207B2 (en) * | 2009-02-13 | 2013-10-01 | The Regents Of The University Of Michigan | Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry |
| EP2407890A1 (en) * | 2009-03-09 | 2012-01-18 | Fujitsu Limited | Information processing device |
| US11520713B2 (en) * | 2018-08-03 | 2022-12-06 | International Business Machines Corporation | Distributed bus arbiter for one-cycle channel selection using inter-channel ordering constraints in a disaggregated memory system |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158243A (ja) | 1988-12-09 | 1990-06-18 | Fujitsu Ltd | バスマトリクススイッチング方式 |
| JP2939010B2 (ja) | 1991-06-27 | 1999-08-25 | 富士通株式会社 | Ａｔｍセルの方路振り分け用スイッチ |
| US5267235A (en) | 1992-05-21 | 1993-11-30 | Digital Equipment Corporation | Method and apparatus for resource arbitration |
| JPH0766806A (ja) | 1993-08-23 | 1995-03-10 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍスイッチ |
| US5742606A (en) * | 1993-12-31 | 1998-04-21 | International Business Machines Corporation | Switching apparatus and method for multiple traffic classes |
| JPH07245610A (ja) | 1994-03-02 | 1995-09-19 | Nippon Telegr & Teleph Corp <Ntt> | セル送出制御回路 |
| US5867663A (en) | 1995-07-19 | 1999-02-02 | Fujitsu Network Communications, Inc. | Method and system for controlling network service parameters in a cell based communications network |
| JPH09321768A (ja) | 1996-05-28 | 1997-12-12 | Matsushita Electric Ind Co Ltd | Ａｔｍ交換機 |
| JP3455379B2 (ja) | 1996-10-31 | 2003-10-14 | 沖電気工業株式会社 | 速度変換回路 |
| US6072772A (en) * | 1998-01-12 | 2000-06-06 | Cabletron Systems, Inc. | Method for providing bandwidth and delay guarantees in a crossbar switch with speedup |
| US6563837B2 (en) | 1998-02-10 | 2003-05-13 | Enterasys Networks, Inc. | Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size |
| JP3111988B2 (ja) | 1998-06-26 | 2000-11-27 | 日本電気株式会社 | Ａｔｍ交換機のスイッチ制御システム |
| JP2001024641A (ja) | 1999-07-06 | 2001-01-26 | Nec Corp | クロスバー型スイッチのアービタにおける接続許可システム及び方法 |
| WO2001069823A1 (en) * | 2000-03-10 | 2001-09-20 | Tellabs Operations, Inc. | Non-consecutive data readout scheduler |
-
2000
- 2000-01-07 JP JP2000001287A patent/JP3368881B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-02 US US09/750,688 patent/US7292595B2/en not_active Expired - Fee Related
- 2001-01-04 EP EP20010100325 patent/EP1115230B1/en not_active Expired - Lifetime
- 2001-01-04 DE DE2001609069 patent/DE60109069T2/de not_active Expired - Lifetime
- 2001-01-05 CA CA 2330366 patent/CA2330366C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010007563A1 (en) | 2001-07-12 |
| EP1115230A3 (en) | 2003-01-08 |
| EP1115230A2 (en) | 2001-07-11 |
| CA2330366C (en) | 2006-03-07 |
| EP1115230B1 (en) | 2005-03-02 |
| JP2001197068A (ja) | 2001-07-19 |
| DE60109069T2 (de) | 2006-02-09 |
| DE60109069D1 (de) | 2005-04-07 |
| US7292595B2 (en) | 2007-11-06 |
| CA2330366A1 (en) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6813274B1 (en) | Network switch and method for data switching using a crossbar switch fabric with output port groups operating concurrently and independently | |
| US7046661B2 (en) | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme | |
| US4752777A (en) | Delta network of a cross-point switch | |
| EP0195589B1 (en) | Switching system for transmission of data | |
| US6940851B2 (en) | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme | |
| EP0256701B1 (en) | Crosspoint circuitry for data packet space division switches | |
| JP3178470B2 (ja) | データフロー制御スイッチ及びそのスケジューリング方法 | |
| JPH08316971A (ja) | 通信制御装置 | |
| JP3368881B2 (ja) | 入力バッファ型パケット交換機 | |
| JPH10117200A (ja) | 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法 | |
| JPH10285186A (ja) | Ａｔｍスイッチ・キューイング・システム | |
| JPH10512422A (ja) | 大容量ａｔｍ交換機 | |
| JPH10107803A (ja) | トラヒックシェーピング装置 | |
| EP0542233A2 (en) | Cell switching apparatus and method | |
| US7130301B2 (en) | Self-route expandable multi-memory packet switch with distributed scheduling means | |
| US6819675B2 (en) | Self-route multi-memory expandable packet switch with overflow processing means | |
| JP2001177575A (ja) | 優先制御方式 | |
| US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
| US7142515B2 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism | |
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| JP3069528B2 (ja) | Ａｔｍスイッチ | |
| JPS6386938A (ja) | 交換装置 | |
| JP2583679B2 (ja) | セル交換装置 | |
| JPH05160852A (ja) | Ａｔｍクロスコネクト装置 | |
| JPH05199574A (ja) | Ａｔｍクロスコネクトスイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |