JPH09321768A - Atm交換機 - Google Patents

Atm交換機

Info

Publication number
JPH09321768A
JPH09321768A JP13295796A JP13295796A JPH09321768A JP H09321768 A JPH09321768 A JP H09321768A JP 13295796 A JP13295796 A JP 13295796A JP 13295796 A JP13295796 A JP 13295796A JP H09321768 A JPH09321768 A JP H09321768A
Authority
JP
Japan
Prior art keywords
input
arbiter
switch
atm
fifo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13295796A
Other languages
English (en)
Inventor
Yutaka Takeda
豊 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13295796A priority Critical patent/JPH09321768A/ja
Publication of JPH09321768A publication Critical patent/JPH09321768A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 ブロッキングの発生を回避し、高トラヒック
下におけるスループットの向上とセル廃棄率の低減を図
れるATM交換機を提供すること。 【解決手段】 交換部は、ある入力回線から入力された
ATMセルを一時的に格納する入力バッファ102と、
入力バッファ102から出力されるATMセルを交換す
るクロスバー型スイッチ110と、入力バッファ102
内のFIFO105に与えられた優先順位をもとにクロ
スバー型スイッチ110に対し交点スイッチのON/O
FF条件を与えるアービタを有し、さらに入力されたA
TMセルのヘッダ情報から得られる出力回線番号に対応
するFIFO105へ入力セルを分配する分配器104
と、アービタから与えられる信号により読み出すべきF
IFO105を選択するセレクタ106を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報通信分野にお
けるATM(Asyncronous Transfe
r Modo;非同期転送モード)技術を用いたATM
交換機、特にクロスバー型スイッチにおけるスケジュー
リング方式のATM交換機に関するものである。
【0002】
【従来の技術】図6は従来のATM交換機の交換部の全
体ブロック図、図7は同ATM交換機のクロスバー型ス
イッチの入力バッファ状態図である。従来の技術では、
クロスバー型スイッチ部は一般に図6に示すように、入
力回線1へ到来するATMセルを一旦蓄積するための各
入力回線毎に一個存在するFIFO2と、到来したAT
Mセルの交換を行うクロスバー型スイッチ5と、FIF
O2に蓄積されたATMセルのヘッダ情報から得られた
方路選択情報および各FIFO2が固有に持つ優先レベ
ルをもとに、クロスバー型スイッチ5のどの交点をON
にするかを指示するクロスバー交点ON/OFF制御信
号3を生成するための競合調停部4から構成される。
6,8は出力回線、7はスイッチ入力ラインである。
【0003】次に従来技術の動作を説明する。入力回線
1から入力されたATMセルは、そのヘッダ情報をもと
に得られた方路選択情報(宛先情報)が付加され、FI
FO2へ一旦蓄積される。競合調停部4では、蓄積され
たATMセルの方路選択情報および各FIFO2が有す
る優先レベルをもとに出力回線の競合の調停を行い、ク
ロスバー型スイッチ5に対し、各出力回線に対する入力
回線のクロスバー交点ON/OFF制御信号3を生成す
る。クロスバー型スイッチ5は、競合調停部4から得ら
れたセレクト信号によりクロスバーの交点のON/OF
Fを行い、スイッチ入力ライン7上のATMセルを所定
の出力回線8へ転送する。
【0004】
【発明が解決しようとする課題】以上説明した従来技術
による課題について、図7を用いて説明する。入力回線
から入ってきたATMセル9〜12がFIFO2に蓄積
されている。この図7は、入力回線1のATMセル9が
クロスバー型スイッチ5の交点13がONとなり、出力
回線6へ転送中の状態である。このとき、入力回線に蓄
積されているATMセル12は、同FIFO内のATM
セル10の存在により、スイッチ入力ライン14が未使
用で、かつ、宛先の出力回線15が空き状態であるにも
関わらず転送できない状態となっている。このATMセ
ル12の状態をブロッキングと呼ぶ。ATM交換機に対
して高トラヒックが発生するとブロッキングが多発し、
スイッチのスループットの悪化や、セル廃棄発生の原因
となる。
【0005】従って本発明は、前述したブロッキングの
発生を回避し、高トラヒック下におけるスループットの
向上とセル廃棄率の低減を図れるATM交換機を提供す
ることを目的とする。
【0006】
【課題を解決するための手段】この課題を解決するため
に本発明は、ATM交換機の交換部に、ある入力回線か
ら入力されたATMセルを一時的に格納する入力バッフ
ァと、この入力バッファから出力されるATMセルを交
換するクロスバー型スイッチと、入力バッファ内のFI
FOに与えられた優先順位をもとにクロスバー型スイッ
チに対し交点スイッチのON/OFF条件を与えるアー
ビタを備え、また入力バッファは各入力回線毎に交換部
の出力回線数分のFIFOを備え、かつ入力されたAT
Mセルのヘッダ情報から得られる出力回線番号に対応す
るFIFOへ入力セルを分配する分配器と、アービタか
ら与えられる信号により読み出すべきFIFOを選択す
るセレクタを備え、アービタは、入力回線内の複数のF
IFOの優先レベル情報から最も優先すべきFIFOを
決定するサブアービタと、入力回線間の競合調停を行う
マスタアービタと、競合調停の結果、入力回線番号と出
力回線番号の対応関係を保持するための交換テーブルレ
ジスタを備えることにより、クロスバー型スイッチであ
っても、出力回線の競合のために入力バッファに待機し
ているセルによるブロッキングを回避し、高スループッ
トを得るようにしたものである。
【0007】
【発明の実施の形態】上記構成の本発明は、クロスバー
型スイッチであっても、出力回線の競合のために入力バ
ッファに待機しているセルによるブロッキングを回避可
能とし、高トラヒック下においても高いスループットが
得られ、セルの廃棄率を低減させることができる。
【0008】以下、本発明の実施の形態について、図面
を参照して説明する。図1は本発明の一実施の形態によ
るATM交換機の交換部の全体ブロック図、図2は同A
TM交換機の交換部スケジューラの詳細ブロック図、図
3は同ATM交換機の交換部スケジューラ内のアービタ
詳細ブロック図、図4は同ATM交換機の交換部のアー
ビタ内の8入力回転優先アービタ図、図5は同ATM交
換機の動作状態説明図である。
【0009】図1において、入力回線103から入力さ
れたATMセルを一時的に格納する入力バッファ102
と、バッファ102から読み出されたATMセルを交換
するクロスバー型スイッチ110と、入力バッファ10
2内のFIFO105に与えられた優先レベルをもとに
クロスバー型スイッチ110に対し交点スイッチのクロ
スバー交点ON/OFF制御信号109を与えるスケジ
ューラ101を有する。入力バッファ102は各入力回
線毎に交換部の出力回線数分のFIFO105を備えて
おり、入力されたATMセルのヘッダ情報から得られる
出力回線番号に対応するFIFO105へ入力セルを分
配する分配器104と、スケジューラ101から与えら
れる信号により読み出すべきFIFO105を選択する
セレクタ106を備えている。111は出力回線であ
る。
【0010】図2は、スケジューラ101内部の詳細ブ
ロック図である。このスケジューラ101は、各入力回
線の入力バッファから渡される各FIFOの優先順位バ
ス205の優先レベル信号をもとに回線内の競合調停を
行うサブアービタ201と、入力回線間の競合調停を行
うメインアービタ202と、サブアービタ201とメイ
ンアービタ202の調停により決定されたクロスバー型
スイッチに対するクロスバー型スイッチON/OFF制
御信号222を保持するための入力回線番号と、出力回
線番号の対応関係を保持する交換テーブルレジスタ20
3と、どのスイッチラインが既に使用すると決定してい
るかを保持するための入力スイッチラインマスクレジス
タ204から構成される。
【0011】サブアービタ201は、優先順位バス20
5に付加されている要求の有無を示すイネーブル信号を
マスクするためのゲート206と、優先順位バス205
の優先順位をもとに転送すべきFIFO番号216を決
定するアービタ207と、アービタ207から得られた
FIFO番号に対応する優先レベル信号を選択するセレ
クタ208を備えており、またメインアービタ202
は、サブアービタ201から渡される優先レベル信号2
15に付加されている要求の有無をしめすイネーブル信
号をマスクするためのゲート209と、優先レベル信号
215の優先レベルをもとに転送すべき入力回線番号2
17を決定するアービタ211と、アービタ211から
得られた入力回線番号217に対応する優先レベル信号
215を選択するセレクタ212を備えている。
【0012】図3は、図2のアービタ207、211内
部の詳細ブロック図である。アービタ207、211
は、入力される優先レベル信号上の情報から最高優先入
力を決定する最高優先決定部310と、最高優先決定部
310で最高優先と判断された一つまたは複数の要求信
号の中から回転優先により一つを決定するための8入力
回転優先アービタ307から構成される。
【0013】図4は、図3の8入力回転優先アービタ3
07内部の詳細ブロック図である。8入力回転優先アー
ビタ307は、プライオリティエンコーダ403と、最
高優先決定部310から渡される要求信号401をプラ
イオリティエンコーダ403のどの入力端子へ入力する
かを選択するエンコーダ入力セレクタ402と、前回の
調停で勝った入力番号を保持するレジスタ405と、プ
ライオリティエンコーダ403のエンコード結果407
に対し、レジスタ405の値を加算する加算器404か
ら構成される。
【0014】次に、図1〜図5を参照して本実施の形態
の動作を説明する。先ず図1を用いて全体の動作を説明
する。入力回線103へ到来したATMセルは、そのヘ
ッダ情報から得られる方路選択情報をもとに分配器10
4で宛先別に備えられたFIFO105に分配され蓄積
される。1セル以上蓄積されたFIFO105はスケジ
ューラ101に対し優先レベルバス107を介してFI
FO毎に有する優先レベルと転送要求があることを知ら
せる。スケジューラ101では、各入力バッファ部10
2から得られた優先レベルバス107上の情報をもとに
どのFIFO105からどの出力回線へ転送すべきかを
決定し、クロスバー型スイッチ110に対しクロスバー
の交点スイッチのON/OFFを指示するクロスバー交
点ON/OFF制御信号109を出力する。また同時
に、スケジューリングの結果読み出しを行うべきFIF
Oの選択信号を各入力バッファ内のセレクタ106へ渡
し、転送を行う。
【0015】次に図2を用いてスケジューラ101の動
作を説明する。各入力バッファ102の各FIFOから
出力された優先順位バス205は、出力回線要求マスク
信号220(最初はすべてマスクなしの状態)を介して
サブアービタ201内のアービタ207へ到達する。ア
ービタ207では入力された優先レベルをもとに一つの
入力(FIFO)番号216を決定する。入力番号21
6により複数のFIFO105から出力された優先順位
バス205のうちの一つ(215)をセレクタ208に
より選択し、メインアービタ202へ出力する。各サブ
アービタ201から渡された優先レベル信号215は、
入力回線要求マスク信号221(最初はすべてマスクな
しの状態)を介してメインアービタ202内のアービタ
211へ到達する。アービタ211では入力された優先
レベルをもとに一つの入力回線番号217を決定する。
入力回線番号217によりサブアービタ208内のアー
ビタ207から出力された複数の入力FIFO番号21
6のうち一つ(223)をセレクタ212により選択す
る。
【0016】メインアービタにより得られた結果21
7,223は、デコーダ213,214を介してクロス
バー型スイッチ110における出力回線番号と入力回線
番号の対応関係を保持する交換テーブルレジスタ203
へ保持され、同時に読み出しが決定した入力回線番号に
対応する入力回線要求マスクレジスタ204をセットす
る。これにより、使用すると決定した出力回線に対応す
るサブアービタ201内のイネーブルマスクゲート20
6を出力回線要求マスク信号220を介してマスク状態
にし、次回の競合調停から外す。また、読み出すFIF
O105が決定された入力回線番号217に対応するメ
インアービタ202内のイネーブルマスクゲート209
を入力回線マスク信号221を介してマスク状態にし、
次回の競合調停から外す。
【0017】ここまでの動作で、出力回線番号と入力回
線番号の対応関係を保持する交換テーブルレジスタ20
3はN個あるうち一個だけ決定される。従って残り最大
N−1クロックかかって完全に出力回線番号と入力回線
番号の対応関係を保持する交換テーブルレジスタ203
への書き込みが完了し、各出力回線に対しどの入力回線
のどのFIFOから読み出すかを決定するスケジューリ
ングが完成する。
【0018】次に、図3を用いてアービタ207,21
1の動作を説明する。図3のアービタは、2ビットの優
先順位301,302と要求の有無を示す1ビットのイ
ネーブル信号303の合計3ビットを、8入力有してい
る。最高優先決定部310では、イネーブル信号303
がイネーブル(要求有り)状態である入力のうち、最高
優先順位をもつ入力に対応するリクエスト信号306を
ONにする。このとき8本のリクエスト信号306は、
最高優先レベルであってもその優先レベルをもつ入力が
複数存在する可能性があるため、複数がONになってい
る可能性がある。このONになっているリクエスト信号
のうち一つを決定するために、8入力回転優先アービタ
へリクエスト信号306を入力し、勝った入力番号30
8と要求の有無を判断するための要求有り信号309を
得る。
【0019】次に、図4を用いて8入力回転優先アービ
タ307の動作を説明する。入力されたリクエスト信号
401はセレクタ402によりプライオリティエンコー
ダ403の入力ポートが変更(回転)するようになって
おり、セレクタ402の選択条件は、前回勝った入力番
号を保持しているレジスタ405の値である。図中のプ
ライオリティエンコーダはRP0が優先順位が最も高く
RP7が最低となっている。従って、前回の勝ち入力番
号が1のとき、最高優先であるRP0へ入力される信号
はREQ1となる。このときプライオリティエンコーダ
403は、RP0がONであったならば、エンコード結
果407へ0を出力する。このエンコード結果を元のリ
クエスト信号との対応へ戻すために加算器404でエン
コード結果407とレジスタ405の値を加算し、実際
の勝ち入力番号409を得る。また、どのリクエスト信
号もONでなければ、要求有り信号408はOFFとな
る。
【0020】最後に図5を用いて、どのようにスケジュ
ーリング動作の具体的例を説明する。図5は本発明の一
実施の形態によるATM交換機の動作状態説明図であ
る。優先レベルマップ501は、各入力回線に存在する
入力バッファ内のFIFOが持つ優先レベルを示してい
る。本例では優先レベルは4段階(0から3)で、転送
要求が無い箇所は“ ”で示されている。スケジューラ
101は各入力バッファ102から優先レベルバス10
7を介して優先レベルマップ501の情報が取り込まれ
る。サブアービタ202は、各入力回線内の調停を行
い、出力回線番号とその優先レベル情報502を得る。
メインアービタ内ではサブアービタ間の調停を行う。図
5の例では、入力回線番号2から出力回線5へ向かうF
IFOの優先レベルが3と最高優先となっており、出力
回線番号ごとに選択された入力回線番号を格納するため
の交換テーブルレジスタ503へ、その情報を格納す
る。
【0021】ここまでの一連の処理で、交換テーブルレ
ジスタ503の出力回線番号5に対応するレジスタが入
力回線番号2から転送されることが決定した。図5の
(2)は優先レベルマップ501内の×印は、(1)で
スイッチに対する入力回線番号2に対応する入力ライン
108と出力回線番号5の使用が決定したため、次回の
競合調停で入力回線2と出力回線5を使用する要求が競
合調停から外されていることを示している。以下、前記
一連の処理を最大8(出力回線数)回繰り返すことで、
最終的な交換テーブルレジスタ503の内容が決定され
る。図5の例では、(8)にて(最大回数の8回)交換
テーブルレジスタ503が完成している。この交テーブ
ルレジスタ503の情報をもとにクロスバー型スイッチ
の交点のON/OFFの制御を行う。
【0022】
【発明の効果】本発明によれば、クロスバー型スイッチ
であっても、出力回線の競合のために入力バッファに待
機しているセルによるブロッキングを回避可能とし、高
トラヒック下においても高いスループットが得られ、セ
ルの廃棄率を低減させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるATM交換機の交
換部の全体ブロック図
【図2】本発明の一実施の形態によるATM交換機の交
換部スケジューラの詳細ブロック図
【図3】本発明の一実施の形態によるATM交換機の交
換部スケジューラ内のアービタ詳細ブロック図
【図4】本発明の一実施の形態によるATM交換機の交
換部のアービタ内の8入力回転優先アービタ図
【図5】本発明の一実施の形態によるATM交換機の動
作状態説明図
【図6】従来のATM交換機の交換部の全体ブロック図
【図7】従来のATM交換機のクロスバー型スイッチの
入力バッファ状態図
【符号の説明】
101 スケジューラ 102 入力バッファ 103 入力回線 104 分配器 105 FIFO 106 セレクタ 107 優先レベルバス 108 スイッチ入力ライン 109 クロスバー交点ON/OFF制御信号 110 クロスバー型スイッチ 111 出力回線 201 サブアービタ 202 メインアービタ 203 交換テーブルレジスタ 204 入力スイッチラインマスクレジスタ 205 優先順位バス 208 セレクタ 310 最高優先決定部 403 プライオリティエンコーダ 405 レジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ATM交換機の交換部に、ある入力回線か
    ら入力されたATMセルを一時的に格納する入力バッフ
    ァと、この入力バッファから出力されるATMセルを交
    換するクロスバー型スイッチと、前記入力バッファ内の
    FIFOに与えられた優先順位をもとに前記クロスバー
    型スイッチに対し交点スイッチのON/OFF条件を与
    えるアービタを備え、また前記入力バッファは各入力回
    線毎に前記交換部の出力回線数分のFIFOを備え、か
    つ入力された前記ATMセルのヘッダ情報から得られる
    出力回線番号に対応するFIFOへ前記入力セルを分配
    する分配器と、前記アービタから与えられる信号により
    読み出すべきFIFOを選択するセレクタを備え、前記
    アービタは、入力回線内の複数のFIFOの優先レベル
    情報から最も優先すべきFIFOを決定するサブアービ
    タと、入力回線間の競合調停を行うマスタアービタと、
    競合調停の結果、入力回線番号と出力回線番号の対応関
    係を保持するための交換テーブルレジスタを備えること
    により、クロスバー型スイッチであっても、出力回線の
    競合のために入力バッファに待機しているセルによるブ
    ロッキングを回避し、高スループットを得ることを特徴
    とするATM交換機。
JP13295796A 1996-05-28 1996-05-28 Atm交換機 Pending JPH09321768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13295796A JPH09321768A (ja) 1996-05-28 1996-05-28 Atm交換機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13295796A JPH09321768A (ja) 1996-05-28 1996-05-28 Atm交換機

Publications (1)

Publication Number Publication Date
JPH09321768A true JPH09321768A (ja) 1997-12-12

Family

ID=15093459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13295796A Pending JPH09321768A (ja) 1996-05-28 1996-05-28 Atm交換機

Country Status (1)

Country Link
JP (1) JPH09321768A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054250A (ko) * 2000-12-27 2002-07-06 오길록 라인정합장치와 비동기전달모드 스위치장치간 이중화 시스템
WO2002065709A1 (fr) * 2001-02-14 2002-08-22 Kawasaki Microelectronics, Inc. Dispositif de commutation de reseau
US6560232B1 (en) 1998-11-12 2003-05-06 Nec Corporation ATM switch and switching method capable of avoiding collision between cells
KR100437853B1 (ko) * 2000-09-06 2004-06-30 닛본 덴끼 가부시끼가이샤 패킷 스위칭 장치 및 스위칭 제어 방법
KR100441879B1 (ko) * 2001-09-05 2004-07-27 한국전자통신연구원 전송라인보드의 가변적 이중화가 가능한 atm 스위치시스템 및 그 방법
US6999457B2 (en) 2000-03-29 2006-02-14 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
US7227860B2 (en) 2000-03-01 2007-06-05 Nec Corporation Packet switch and method of scheduling the same
US7292595B2 (en) 2000-01-07 2007-11-06 Nec Corporation Input buffer type packet switching equipment
DE10105935B4 (de) * 2000-02-09 2009-06-18 Nec Corp. Multimode-Scheduler, Vorrichtung mit einem Multimode-Scheduler und Multimode-Abwicklungsverfahren

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560232B1 (en) 1998-11-12 2003-05-06 Nec Corporation ATM switch and switching method capable of avoiding collision between cells
US7292595B2 (en) 2000-01-07 2007-11-06 Nec Corporation Input buffer type packet switching equipment
DE10105935B4 (de) * 2000-02-09 2009-06-18 Nec Corp. Multimode-Scheduler, Vorrichtung mit einem Multimode-Scheduler und Multimode-Abwicklungsverfahren
US7227860B2 (en) 2000-03-01 2007-06-05 Nec Corporation Packet switch and method of scheduling the same
US8320379B2 (en) 2000-03-29 2012-11-27 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
US7787467B2 (en) 2000-03-29 2010-08-31 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
US6999457B2 (en) 2000-03-29 2006-02-14 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
KR100437853B1 (ko) * 2000-09-06 2004-06-30 닛본 덴끼 가부시끼가이샤 패킷 스위칭 장치 및 스위칭 제어 방법
US7177309B2 (en) 2000-09-06 2007-02-13 Juniper Networks, Inc. Packet switching equipment and switching control method
US7751427B2 (en) 2000-09-06 2010-07-06 Juniper Networks, Inc. Packet switching equipment and switching control method
US7916724B2 (en) 2000-09-06 2011-03-29 Juniper Networks, Inc. Packet switching equipment and switching control method
KR20020054250A (ko) * 2000-12-27 2002-07-06 오길록 라인정합장치와 비동기전달모드 스위치장치간 이중화 시스템
WO2002065709A1 (fr) * 2001-02-14 2002-08-22 Kawasaki Microelectronics, Inc. Dispositif de commutation de reseau
KR100441879B1 (ko) * 2001-09-05 2004-07-27 한국전자통신연구원 전송라인보드의 가변적 이중화가 가능한 atm 스위치시스템 및 그 방법

Similar Documents

Publication Publication Date Title
CA2297650C (en) Networking systems
US6813274B1 (en) Network switch and method for data switching using a crossbar switch fabric with output port groups operating concurrently and independently
KR100250437B1 (ko) 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
US6671275B1 (en) Cross-point switch with deadlock prevention
US6314106B1 (en) Receive processing for dedicated bandwidth data communication switch backplane
US7143219B1 (en) Multilevel fair priority round robin arbiter
US5414696A (en) Cell exchanging apparatus
US9667564B2 (en) Implementing hierarchical high radix switch with timesliced crossbar
JPH02234543A (ja) デイジタル交換装置、メツセージ・コンバイニング・スイツチ及びその動作方法
JPH09321768A (ja) Atm交換機
US7130301B2 (en) Self-route expandable multi-memory packet switch with distributed scheduling means
US5890001A (en) Arbitration apparatus employing token ring for arbitrating between active jobs
US6819675B2 (en) Self-route multi-memory expandable packet switch with overflow processing means
JP2579246B2 (ja) データ伝送装置
US6831922B1 (en) Contention priority control circuit
US7254139B2 (en) Data transmission system with multi-memory packet switch
US7142515B2 (en) Expandable self-route multi-memory packet switch with a configurable multicast mechanism
WO1999059048A9 (en) Transpose table biased arbitration scheme
CA2011399C (en) Routing apparatus and method for high-speed mesh connected local area network
US7130302B2 (en) Self-route expandable multi-memory packet switch
US6631131B1 (en) Transpose table biased arbitration scheme
KR100235296B1 (ko) 비동기 전송 방식(atm) 시스템의 에이티엠(atm) 스위치
KR100420475B1 (ko) 고속 저면적의 스위치 셀 스케쥴링 장치 및 그 방법
JPH08237255A (ja) セルスイッチおよびそれを用いたスイッチ網とatm交換網