JP2001024641A - クロスバー型スイッチのアービタにおける接続許可システム及び方法 - Google Patents
クロスバー型スイッチのアービタにおける接続許可システム及び方法Info
- Publication number
- JP2001024641A JP2001024641A JP19110199A JP19110199A JP2001024641A JP 2001024641 A JP2001024641 A JP 2001024641A JP 19110199 A JP19110199 A JP 19110199A JP 19110199 A JP19110199 A JP 19110199A JP 2001024641 A JP2001024641 A JP 2001024641A
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- arbiter
- connection
- connection permission
- fifos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 アービタから選択手段に送られる接続許可信
号の応答を回線する。 【解決手段】 複数の入力回線の各々から入力したセル
を分配し格納する複数のＦＩＦＯからなる入力回線バッ
ファに接続されるクロスバースイッチのアービタにおけ
る接続許可システムに、入力回線バッファ内の複数のＦ
ＩＦＯに対してＦＩＦＯアドレスを保持し、ＦＩＦＯア
ドレスの入力により、対応するＦＩＦＯを択一的に選択
する選択手段１０６、１１４と、入力回線バッファの複
数のＦＩＦＯとクロスバー型スイッチとの間のアービタ
の調停に基づいてＦＩＦＯアドレスを含む接続許可信号
を生成して、選択手段に出力し選択手段により選択され
たＦＩＦＯとクロスバー型スイッチを接続させるための
接続許可手段１１２とを備える。
号の応答を回線する。 【解決手段】 複数の入力回線の各々から入力したセル
を分配し格納する複数のＦＩＦＯからなる入力回線バッ
ファに接続されるクロスバースイッチのアービタにおけ
る接続許可システムに、入力回線バッファ内の複数のＦ
ＩＦＯに対してＦＩＦＯアドレスを保持し、ＦＩＦＯア
ドレスの入力により、対応するＦＩＦＯを択一的に選択
する選択手段１０６、１１４と、入力回線バッファの複
数のＦＩＦＯとクロスバー型スイッチとの間のアービタ
の調停に基づいてＦＩＦＯアドレスを含む接続許可信号
を生成して、選択手段に出力し選択手段により選択され
たＦＩＦＯとクロスバー型スイッチを接続させるための
接続許可手段１１２とを備える。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ（Ａｓｙｎｃｒｏ
ｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ；非同期転送モ
ード）交換機に関する。特に、本発明は、クロスバー型
スイッチのアービタにおける接続許可システム及び方法
に関する。
ｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ；非同期転送モ
ード）交換機に関する。特に、本発明は、クロスバー型
スイッチのアービタにおける接続許可システム及び方法
に関する。
【０００２】
【従来の技術】上記ＡＴＭ交換機に関連して特開平９−
３２１７６８号公報に記載されるものがある。この公報
に開示されているＡＴＭ交換機においてセルのブロッキ
ングの発生を回避し、高トラフィック下におけるスルー
プットの向上とセルの廃棄率の低減を図る構成として、
各入力回線毎に出力回線数（Ｎ）分のＦＩＦＯ（Ｆｉｒ
ｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）が設けられている。
そして、アービタによってどのＦＩＦＯからセルを送出
するべきかが決定される。この決定によりアービタから
各入力回線のセレクタに、以下のような接続許可信号が
送られ、各入力回線毎に許可された１つのＦＩＦＯがク
ロスバー型スイッチに接続される。
３２１７６８号公報に記載されるものがある。この公報
に開示されているＡＴＭ交換機においてセルのブロッキ
ングの発生を回避し、高トラフィック下におけるスルー
プットの向上とセルの廃棄率の低減を図る構成として、
各入力回線毎に出力回線数（Ｎ）分のＦＩＦＯ（Ｆｉｒ
ｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）が設けられている。
そして、アービタによってどのＦＩＦＯからセルを送出
するべきかが決定される。この決定によりアービタから
各入力回線のセレクタに、以下のような接続許可信号が
送られ、各入力回線毎に許可された１つのＦＩＦＯがク
ロスバー型スイッチに接続される。
【０００３】図６は各入力回線毎にアービタからセレク
タに送られる従来の接続許可信号を説明する図である。
本図(ａ)に示すように、接続許可信号には、許可の有無
を示す許可ビット５０１と、出力回線数のＮのとき、す
なわち、入力回線毎のＦＩＦＯの数がＮ個であれば、Ｎ
個分の許可ビットＧＮＴ（１）５０２−１〜許可ビット
ＧＮＴ（Ｎ）５０２−Ｎとが設けられる。各入力回線に
おける出力回線数分のＦＩＦＯについて１つのＦＩＦＯ
に許可を与える場合に、許可が与えられたＦＩＦＯに対
応する許可ビットに「１」が立てられる。
タに送られる従来の接続許可信号を説明する図である。
本図(ａ)に示すように、接続許可信号には、許可の有無
を示す許可ビット５０１と、出力回線数のＮのとき、す
なわち、入力回線毎のＦＩＦＯの数がＮ個であれば、Ｎ
個分の許可ビットＧＮＴ（１）５０２−１〜許可ビット
ＧＮＴ（Ｎ）５０２−Ｎとが設けられる。各入力回線に
おける出力回線数分のＦＩＦＯについて１つのＦＩＦＯ
に許可を与える場合に、許可が与えられたＦＩＦＯに対
応する許可ビットに「１」が立てられる。
【０００４】例えば、本図(ｂ)に示すように、入力回線
数が４で、出力回線数が４の場合に、接続許可信号の許
可ビットＧＮＴは４ビットで構成される。そして、入力
回線（１）、（２）、（３）、（４）に対して出力回線
（２）、（３）、（４）、（１）宛セルが格納されてい
るＦＩＦＯにそれぞれ許可を与えるとする。出力回線
（２）宛セルが格納されているＦＩＦＯ許可の場合に
は、接続許可信号の許可ビット５０１が「１」であり、
許可ビットＧＮＴ（２）５０２−２が「１」であり、許
可ビットＧＮＴ（１）５０２−１、許可ビットＧＮＴ
（３）５０２−３、許可ビットＧＮＴ（４）５０２−４
がそれぞれ「０」である。
数が４で、出力回線数が４の場合に、接続許可信号の許
可ビットＧＮＴは４ビットで構成される。そして、入力
回線（１）、（２）、（３）、（４）に対して出力回線
（２）、（３）、（４）、（１）宛セルが格納されてい
るＦＩＦＯにそれぞれ許可を与えるとする。出力回線
（２）宛セルが格納されているＦＩＦＯ許可の場合に
は、接続許可信号の許可ビット５０１が「１」であり、
許可ビットＧＮＴ（２）５０２−２が「１」であり、許
可ビットＧＮＴ（１）５０２−１、許可ビットＧＮＴ
（３）５０２−３、許可ビットＧＮＴ（４）５０２−４
がそれぞれ「０」である。
【０００５】出力回線（３）宛のセルが格納されている
ＦＩＦＯ許可の場合には、接続許可信号の許可ビット５
０１は「１」であり、許可ビットＧＮＴ（３）５０２−
３が「１」であり、許可ビットＧＮＴ（１）５０２−
１、許可ビットＧＮＴ（２）５０２−２、許可ビットＧ
ＮＴ（４）５０２−４がそれぞれ「０」である。出力回
線（４）宛のセルが格納されているＦＩＦＯ許可の場合
には、接続許可信号の許可ビット５０１は「１」であ
り、許可ビットＧＮＴ（４）５０２−４が「１」であ
り、許可ビットＧＮＴ（１）５０２−１、許可ビットＧ
ＮＴ（２）５０２−２、許可ビットＧＮＴ（３）５０２
−３がそれぞれ「０」である。
ＦＩＦＯ許可の場合には、接続許可信号の許可ビット５
０１は「１」であり、許可ビットＧＮＴ（３）５０２−
３が「１」であり、許可ビットＧＮＴ（１）５０２−
１、許可ビットＧＮＴ（２）５０２−２、許可ビットＧ
ＮＴ（４）５０２−４がそれぞれ「０」である。出力回
線（４）宛のセルが格納されているＦＩＦＯ許可の場合
には、接続許可信号の許可ビット５０１は「１」であ
り、許可ビットＧＮＴ（４）５０２−４が「１」であ
り、許可ビットＧＮＴ（１）５０２−１、許可ビットＧ
ＮＴ（２）５０２−２、許可ビットＧＮＴ（３）５０２
−３がそれぞれ「０」である。
【０００６】出力回線（１）宛のセルが格納されている
ＦＩＦＯ許可の場合には、接続許可信号の許可ビット５
０１は「１」であり、許可ビットＧＮＴ（１）５０２−
１が「１」であり、許可ビットＧＮＴ（２）５０２−
２、許可ビットＧＮＴ（３）５０２−３、許可ビットＧ
ＮＴ（４）５０２−４がそれぞれ「０」である。本図
(ｃ)に示すように、入力回線数が４で、出力回線数が８
の場合に、接続許可信号の許可ビットＧＮＴは８ビット
で構成されるそして、入力回線（１）、（２）、
（３）、（４）に対して出力回線（２）、（８）、
（４）、（６）のＦＩＦＯにそれぞれ許可を与えるとす
る。
ＦＩＦＯ許可の場合には、接続許可信号の許可ビット５
０１は「１」であり、許可ビットＧＮＴ（１）５０２−
１が「１」であり、許可ビットＧＮＴ（２）５０２−
２、許可ビットＧＮＴ（３）５０２−３、許可ビットＧ
ＮＴ（４）５０２−４がそれぞれ「０」である。本図
(ｃ)に示すように、入力回線数が４で、出力回線数が８
の場合に、接続許可信号の許可ビットＧＮＴは８ビット
で構成されるそして、入力回線（１）、（２）、
（３）、（４）に対して出力回線（２）、（８）、
（４）、（６）のＦＩＦＯにそれぞれ許可を与えるとす
る。
【０００７】前述と同様に、接続許可信号の許可ビット
５０１は共通に「１」であり、出力回線（２）宛のセル
が格納されているＦＩＦＯ許可の場合には、許可ビット
ＧＮＴ（２）５０２−２が「１」で、他は「０」であ
る。出力回線（８）宛のセルが格納されているＦＩＦＯ
許可の場合には、許可ビットＧＮＴ（８）５０２−８が
「１」で、他は「０」である。出力回線（４）宛のセル
が格納されているＦＩＦＯ許可の場合には、許可ビット
ＧＮＴ（４）５０２−４が「１」で、他は「０」であ
る。出力回線（６）宛のセルが格納されているＦＩＦＯ
許可の場合には、許可ビットＧＮＴ（６）５０２−６が
「１」で、他は「０」である。このように、ＦＩＦＯの
個数分のビット列で許可ビットＧＮＴが形成される。
５０１は共通に「１」であり、出力回線（２）宛のセル
が格納されているＦＩＦＯ許可の場合には、許可ビット
ＧＮＴ（２）５０２−２が「１」で、他は「０」であ
る。出力回線（８）宛のセルが格納されているＦＩＦＯ
許可の場合には、許可ビットＧＮＴ（８）５０２−８が
「１」で、他は「０」である。出力回線（４）宛のセル
が格納されているＦＩＦＯ許可の場合には、許可ビット
ＧＮＴ（４）５０２−４が「１」で、他は「０」であ
る。出力回線（６）宛のセルが格納されているＦＩＦＯ
許可の場合には、許可ビットＧＮＴ（６）５０２−６が
「１」で、他は「０」である。このように、ＦＩＦＯの
個数分のビット列で許可ビットＧＮＴが形成される。
【０００８】
【発明が解決しょうとする課題】しかしながら、各入力
回線毎の出力回線数が増加するにしたがって、接続許可
信号の許可ビットＧＮＴのビット列が長くなるという問
題がある。このため、アービタからセレクタに送られる
接続許可信号の応答が劣化する。したがって、本発明は
上記問題点に鑑みて、各入力回線毎の出力回線数が増加
しても、接続許可信号の許可ビットＧＮＴのビット列が
長くなるのを抑制できるクロスバー型スイッチのアービ
タにおける接続許可システム及び方法を提供することを
目的とする。
回線毎の出力回線数が増加するにしたがって、接続許可
信号の許可ビットＧＮＴのビット列が長くなるという問
題がある。このため、アービタからセレクタに送られる
接続許可信号の応答が劣化する。したがって、本発明は
上記問題点に鑑みて、各入力回線毎の出力回線数が増加
しても、接続許可信号の許可ビットＧＮＴのビット列が
長くなるのを抑制できるクロスバー型スイッチのアービ
タにおける接続許可システム及び方法を提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明は前記問題点を解
決するために、複数の入力回線の各々から入力したセル
を分配し格納する複数のＦＩＦＯからなる入力回線バッ
ファに接続されるクロスバースイッチのアービタにおけ
る接続許可システムにおいて、前記入力回線バッファ内
の前記複数のＦＩＦＯに対してＦＩＦＯアドレスを保持
し、前記ＦＩＦＯアドレスの入力により、対応するＦＩ
ＦＯを択一的に選択する選択手段と、前記入力回線バッ
ファの前記複数のＦＩＦＯと前記クロスバー型スイッチ
との間の前記アービタの調停に基づいてＦＩＦＯアドレ
スを含む接続許可信号を生成して、前記選択手段に出力
し前記選択手段により選択されたＦＩＦＯと前記クロス
バー型スイッチを接続させるための接続許可手段とを備
えることを特徴とするクロスバー型スイッチのアービタ
における接続許可システムを提供する。
決するために、複数の入力回線の各々から入力したセル
を分配し格納する複数のＦＩＦＯからなる入力回線バッ
ファに接続されるクロスバースイッチのアービタにおけ
る接続許可システムにおいて、前記入力回線バッファ内
の前記複数のＦＩＦＯに対してＦＩＦＯアドレスを保持
し、前記ＦＩＦＯアドレスの入力により、対応するＦＩ
ＦＯを択一的に選択する選択手段と、前記入力回線バッ
ファの前記複数のＦＩＦＯと前記クロスバー型スイッチ
との間の前記アービタの調停に基づいてＦＩＦＯアドレ
スを含む接続許可信号を生成して、前記選択手段に出力
し前記選択手段により選択されたＦＩＦＯと前記クロス
バー型スイッチを接続させるための接続許可手段とを備
えることを特徴とするクロスバー型スイッチのアービタ
における接続許可システムを提供する。
【００１０】好ましくは、前記セルはＡＴＭセル又はＳ
ＴＭセルである。この手段により、ＦＩＦＯの接続許可
信号をＦＩＦＯアドレスにしたので、各入力回線毎の出
力回線数が増加しても、従来と比較して、接続許可信号
のビット列が長くなるのを抑制できる。このためアービ
タから選択手段に送られる接続許可信号の応答が改善さ
れる。好ましくは、前記アービタが入力回線毎に前記Ｆ
ＩＦＯの優先順位から１つの候補のＦＩＦＯを選択し、
各入力回線毎に候補のＦＩＦＯを比較し、同じ候補が複
数存在する場合には競合調停を行い、負けた候補のＦＩ
ＦＯに関して候補の選択、競合調停を繰り返し行って、
どの候補のＦＩＦＯに接続許可すべきかを決定した時
に、前記接続許可手段は接続許可が決定された前記候補
のＦＩＦＯに対するＦＩＦＯアドレスを接続許可信号に
含める。
ＴＭセルである。この手段により、ＦＩＦＯの接続許可
信号をＦＩＦＯアドレスにしたので、各入力回線毎の出
力回線数が増加しても、従来と比較して、接続許可信号
のビット列が長くなるのを抑制できる。このためアービ
タから選択手段に送られる接続許可信号の応答が改善さ
れる。好ましくは、前記アービタが入力回線毎に前記Ｆ
ＩＦＯの優先順位から１つの候補のＦＩＦＯを選択し、
各入力回線毎に候補のＦＩＦＯを比較し、同じ候補が複
数存在する場合には競合調停を行い、負けた候補のＦＩ
ＦＯに関して候補の選択、競合調停を繰り返し行って、
どの候補のＦＩＦＯに接続許可すべきかを決定した時
に、前記接続許可手段は接続許可が決定された前記候補
のＦＩＦＯに対するＦＩＦＯアドレスを接続許可信号に
含める。
【００１１】好ましくは、１つの候補のＦＩＦＯを選択
するための前記優先順位は、セルの損失優先表示から求
められる。この手段により、ＡＴＭセルのセル損失優先
表示を前記優先順位に用いて、セルのブロッキングの発
生を回避し、高トラフィック下におけるスループットの
向上とセルの廃棄率の低減を図りつつ、各入力回線毎の
出力回線数が増加しても、従来と比較して、接続許可信
号のビット列が長くなるのを抑制できる。
するための前記優先順位は、セルの損失優先表示から求
められる。この手段により、ＡＴＭセルのセル損失優先
表示を前記優先順位に用いて、セルのブロッキングの発
生を回避し、高トラフィック下におけるスループットの
向上とセルの廃棄率の低減を図りつつ、各入力回線毎の
出力回線数が増加しても、従来と比較して、接続許可信
号のビット列が長くなるのを抑制できる。
【００１２】さらに、本発明は、複数の入力回線から複
数の出力回線にセルを交換するクロスバースイッチのア
ービタにおける接続許可システムにおいて、各入力回線
から入力したセルを出力回線宛のセルに分配する分配器
と、前記分配器により分配されたセルを格納する複数の
ＦＩＦＯと、前記複数のＦＩＦＯを択一的に選択し、選
択されたＦＩＦＯを前記クロスバー型スイッチに接続す
るためのセレクタと、前記複数のＦＩＦＯの各々に接続
され前記アービタに接続要求を行う接続要求部と、前記
ＦＩＦＯのアドレスを保持して前記セレクタの選択制御
を行うセレクタ制御部と、前記接続要求部の接続要求に
基づいてＦＩＦＯの調停を行い、ＦＩＦＯアドレスを含
む接続許可信号を生成して、前記セレクタ制御部に出力
するアービタの接続許可信号生成部とを備えることを特
徴とするクロスバー型スイッチのアービタにおける接続
許可システムを提供する。
数の出力回線にセルを交換するクロスバースイッチのア
ービタにおける接続許可システムにおいて、各入力回線
から入力したセルを出力回線宛のセルに分配する分配器
と、前記分配器により分配されたセルを格納する複数の
ＦＩＦＯと、前記複数のＦＩＦＯを択一的に選択し、選
択されたＦＩＦＯを前記クロスバー型スイッチに接続す
るためのセレクタと、前記複数のＦＩＦＯの各々に接続
され前記アービタに接続要求を行う接続要求部と、前記
ＦＩＦＯのアドレスを保持して前記セレクタの選択制御
を行うセレクタ制御部と、前記接続要求部の接続要求に
基づいてＦＩＦＯの調停を行い、ＦＩＦＯアドレスを含
む接続許可信号を生成して、前記セレクタ制御部に出力
するアービタの接続許可信号生成部とを備えることを特
徴とするクロスバー型スイッチのアービタにおける接続
許可システムを提供する。
【００１３】この手段により、上記発明と同様に、各入
力回線毎の出力回線数が増加しても、従来と比較して、
接続許可信号のビット列が長くなるのを抑制できる。こ
のためアービタからセレクタに送られる接続許可信号の
応答が改善される。さらに、本発明は、複数の入力回線
の各々から入力したセルを分配し格納する複数のＦＩＦ
Ｏからなる入力回線バッファに接続されるクロスバース
イッチのアービタにおける接続許可方法において、前記
入力回線バッファ内の前記複数のＦＩＦＯに対してＦＩ
ＦＯアドレスを保持し、前記ＦＩＦＯアドレスの入力に
より、対応するＦＩＦＯを択一的に選択する工程と、前
記入力回線バッファの前記複数のＦＩＦＯと前記クロス
バー型スイッチとの間の前記アービタの調停に基づいて
ＦＩＦＯアドレスを含む接続許可信号を生成して、択一
的に選択された前記ＦＩＦＯと前記クロスバー型スイッ
チを接続させる工程とを備えることを特徴とするクロス
バー型スイッチのアービタにおける接続許可方法を提供
する。
力回線毎の出力回線数が増加しても、従来と比較して、
接続許可信号のビット列が長くなるのを抑制できる。こ
のためアービタからセレクタに送られる接続許可信号の
応答が改善される。さらに、本発明は、複数の入力回線
の各々から入力したセルを分配し格納する複数のＦＩＦ
Ｏからなる入力回線バッファに接続されるクロスバース
イッチのアービタにおける接続許可方法において、前記
入力回線バッファ内の前記複数のＦＩＦＯに対してＦＩ
ＦＯアドレスを保持し、前記ＦＩＦＯアドレスの入力に
より、対応するＦＩＦＯを択一的に選択する工程と、前
記入力回線バッファの前記複数のＦＩＦＯと前記クロス
バー型スイッチとの間の前記アービタの調停に基づいて
ＦＩＦＯアドレスを含む接続許可信号を生成して、択一
的に選択された前記ＦＩＦＯと前記クロスバー型スイッ
チを接続させる工程とを備えることを特徴とするクロス
バー型スイッチのアービタにおける接続許可方法を提供
する。
【００１４】この手段により、上記発明と同様に、各入
力回線毎の出力回線数が増加しても、従来と比較して、
接続許可信号のビット列が長くなるのを抑制できる。こ
のためアービタから入力バッファに送られる接続許可信
号の応答が改善される。
力回線毎の出力回線数が増加しても、従来と比較して、
接続許可信号のビット列が長くなるのを抑制できる。こ
のためアービタから入力バッファに送られる接続許可信
号の応答が改善される。
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】図１は本発明に係るＡＴＭ交換機のクロス
バー型スイッチのアービタにおける接続許可システムを
説明する全体構成ブロック図である。本図に示すよう
に、ＡＴＭ交換機はＭ×Ｎのクロスバー型スイッチ１１
０が採用され、クロスバー型スイッチ１１０は、ＡＴＭ
セルを複数（Ｍ）の入力回線１０３から複数（Ｎ）の出
力回線１１１に交換する。ＡＴＭ交換機には内部ブロッ
キングを回避するために複数の入力バッファ１０２が設
けられ、入力回線バッファ１０２各々には入力回線１０
３が接続される。
バー型スイッチのアービタにおける接続許可システムを
説明する全体構成ブロック図である。本図に示すよう
に、ＡＴＭ交換機はＭ×Ｎのクロスバー型スイッチ１１
０が採用され、クロスバー型スイッチ１１０は、ＡＴＭ
セルを複数（Ｍ）の入力回線１０３から複数（Ｎ）の出
力回線１１１に交換する。ＡＴＭ交換機には内部ブロッ
キングを回避するために複数の入力バッファ１０２が設
けられ、入力回線バッファ１０２各々には入力回線１０
３が接続される。
【００１６】入力回線１０３は複数の入力回線（１）、
（２）〜（Ｍ）からなり、入力回線バッファ１０２の各
々には入力回線１０３の各々からＡＴＭのセルが入力さ
れる。入力回線１０３の各々には分配器１０４が設けら
れ、分配器１０４は入力回線１０３から入力されるセル
を、そのヘッダ情報から得られる出力回線１１１の番号
に対応した出力回線（１）、（２）〜（Ｎ）宛セルに分
ける。分配器１０４には複数のＦＩＦＯ１０５が接続さ
れ、ＦＩＦＯ１０５は、分配器１０４により出力回線１
１１の番号に対応して分配された出力回線（１）、
（２）〜（Ｎ）宛セルを一時的に格納する。
（２）〜（Ｍ）からなり、入力回線バッファ１０２の各
々には入力回線１０３の各々からＡＴＭのセルが入力さ
れる。入力回線１０３の各々には分配器１０４が設けら
れ、分配器１０４は入力回線１０３から入力されるセル
を、そのヘッダ情報から得られる出力回線１１１の番号
に対応した出力回線（１）、（２）〜（Ｎ）宛セルに分
ける。分配器１０４には複数のＦＩＦＯ１０５が接続さ
れ、ＦＩＦＯ１０５は、分配器１０４により出力回線１
１１の番号に対応して分配された出力回線（１）、
（２）〜（Ｎ）宛セルを一時的に格納する。
【００１７】ＦＩＦＯ１０５は入力回線毎にクロスバー
型スイッチ１１０の出力回線（１）、（２）〜（Ｎ）の
数だけ設けられる。ＦＩＦＯ１０５の各々の出力にはセ
レクタ１０６が接続され、セレクタ１０６は読み出すべ
きＦＩＦＯ１０５の接続を択一的に選択して、選択され
た入力回線１０３の信号はスイッチ入力ライン１０８を
経由してクロスバー型スイッチ１１０に出力される。セ
レクタ１０６にはセレクタ制御部１１４が接続され、セ
レクタ制御部１１４はセレクタ１０６がＦＩＦＯ１０５
を択一的に選択する制御を行う。
型スイッチ１１０の出力回線（１）、（２）〜（Ｎ）の
数だけ設けられる。ＦＩＦＯ１０５の各々の出力にはセ
レクタ１０６が接続され、セレクタ１０６は読み出すべ
きＦＩＦＯ１０５の接続を択一的に選択して、選択され
た入力回線１０３の信号はスイッチ入力ライン１０８を
経由してクロスバー型スイッチ１１０に出力される。セ
レクタ１０６にはセレクタ制御部１１４が接続され、セ
レクタ制御部１１４はセレクタ１０６がＦＩＦＯ１０５
を択一的に選択する制御を行う。
【００１８】さらに、ＦＩＦＯ１０５の各々の出力には
接続要求部１１３が接続され、接続要求部１１３ではＦ
ＩＦＯ１０５の各々の出力から出力回線（１）、（２）
〜（Ｎ）宛セルのヘッダに含むＣＬＰ（Ｃｅｌｌ Ｌｏ
ｓｓ Ｐｒｉｏｒｉｔｙ；セル損失優先表示）ビットが
求められる。接続要求部１１３はＣＬＰビットに基づい
て、ＦＩＦＯ１０５の各々の出力にセルの優先順位を付
けた接続要求信号１０７を形成する。接続要求部１１３
に接続されるアービタ１０１は接続要求信号１０７に基
づいて複数の接続許可信号１１２を形成する。ＡＴＭ交
換機にはアービタ１０１が設けられ、アービタ１０１は
接続要求部１１３に接続され、接続要求部１１３の接続
要求信号１０７に基づいて、接続許可信号１１２を形成
する。アービタ１０１は接続許可信号１１２をセレクタ
制御部１１４に出力し、セレクタ制御部１１４は接続許
可信号に基づいて、セレクタによるＦＩＦＯの択一的な
選択を制御する。
接続要求部１１３が接続され、接続要求部１１３ではＦ
ＩＦＯ１０５の各々の出力から出力回線（１）、（２）
〜（Ｎ）宛セルのヘッダに含むＣＬＰ（Ｃｅｌｌ Ｌｏ
ｓｓ Ｐｒｉｏｒｉｔｙ；セル損失優先表示）ビットが
求められる。接続要求部１１３はＣＬＰビットに基づい
て、ＦＩＦＯ１０５の各々の出力にセルの優先順位を付
けた接続要求信号１０７を形成する。接続要求部１１３
に接続されるアービタ１０１は接続要求信号１０７に基
づいて複数の接続許可信号１１２を形成する。ＡＴＭ交
換機にはアービタ１０１が設けられ、アービタ１０１は
接続要求部１１３に接続され、接続要求部１１３の接続
要求信号１０７に基づいて、接続許可信号１１２を形成
する。アービタ１０１は接続許可信号１１２をセレクタ
制御部１１４に出力し、セレクタ制御部１１４は接続許
可信号に基づいて、セレクタによるＦＩＦＯの択一的な
選択を制御する。
【００１９】図２は図１の接続要求部１１３が形成する
接続要求信号１０７を説明する図である。本図に示すよ
うに、接続要求部１１３により形成される接続要求信号
は、各入力回線１０３の接続要求の有無を示す要求ビッ
ト４０１と、ＦＩＦＯ１０５の数に対応してセルが格納
されている場合に「１」が立つビット、セルの優先順位
を示すビット等のビット列を含む要求データＲＥＱ
（１）４０２−１、要求データＲＥＱ（２）４０２−
２、…、要求データＲＥＱ（Ｎ）４０２−Ｎからなる。
接続要求信号１０７を説明する図である。本図に示すよ
うに、接続要求部１１３により形成される接続要求信号
は、各入力回線１０３の接続要求の有無を示す要求ビッ
ト４０１と、ＦＩＦＯ１０５の数に対応してセルが格納
されている場合に「１」が立つビット、セルの優先順位
を示すビット等のビット列を含む要求データＲＥＱ
（１）４０２−１、要求データＲＥＱ（２）４０２−
２、…、要求データＲＥＱ（Ｎ）４０２−Ｎからなる。
【００２０】図３は図１のアービタ１０１の構成例を示
す図である。本図に示すように、アービタ１０１は、各
入力バッファ１０２の接続要求部１１３から接続要求信
号１０７を入力する候補選択処理ブロック３０２−１、
３０２−２、…、３０２−Ｍを有する。候補選択処理ブ
ロック３０２−１、３０２−２、…、３０２−Ｍの各々
は接続要求信号の複数の要求データＲＥＱ（１）４０２
−１、要求データＲＥＱ（２）４０２−２、…、要求デ
ータＲＥＱ（Ｎ）４０２−Ｎから、セルの格納の有無、
セルの優先順位に基づいて各入力回線１０３毎に１つの
候補を選び出す。
す図である。本図に示すように、アービタ１０１は、各
入力バッファ１０２の接続要求部１１３から接続要求信
号１０７を入力する候補選択処理ブロック３０２−１、
３０２−２、…、３０２−Ｍを有する。候補選択処理ブ
ロック３０２−１、３０２−２、…、３０２−Ｍの各々
は接続要求信号の複数の要求データＲＥＱ（１）４０２
−１、要求データＲＥＱ（２）４０２−２、…、要求デ
ータＲＥＱ（Ｎ）４０２−Ｎから、セルの格納の有無、
セルの優先順位に基づいて各入力回線１０３毎に１つの
候補を選び出す。
【００２１】候補選択処理ブロック３０２−１、３０２
−２、…、３０２−Ｍには競合調停部３０３が接続さ
れ、競合調停部３０３は候補選択処理ブロック３０２−
１、３０２−２、…、３０２−Ｍが選択した各入力回線
１０３毎の候補を比較し、同じ出力回線１１１の候補が
複数存在する場合に競合調停を行い、どの入力回線１０
３に競合した候補を許可すべきかを決定する。この競合
に負けた入力回線１０３に関しては、再度、候補選択処
理ブロック３０２−１、３０２−２、…、３０２−Ｍに
て候補選択が行われ、競合調停部３０３に候補が通知さ
れる。この一連の候補選択の動作が複数回繰り返され
て、入力回線１０３と出力回線１１１の接続が決定され
る。
−２、…、３０２−Ｍには競合調停部３０３が接続さ
れ、競合調停部３０３は候補選択処理ブロック３０２−
１、３０２−２、…、３０２−Ｍが選択した各入力回線
１０３毎の候補を比較し、同じ出力回線１１１の候補が
複数存在する場合に競合調停を行い、どの入力回線１０
３に競合した候補を許可すべきかを決定する。この競合
に負けた入力回線１０３に関しては、再度、候補選択処
理ブロック３０２−１、３０２−２、…、３０２−Ｍに
て候補選択が行われ、競合調停部３０３に候補が通知さ
れる。この一連の候補選択の動作が複数回繰り返され
て、入力回線１０３と出力回線１１１の接続が決定され
る。
【００２２】競合調停部３０３には交換テーブル３０４
が接続され、交換テーブル３０４には決定された入力回
線１０３と出力回線１１１の接続関係が保持される。交
換テーブル３０４の出力信号は、クロスバー型スイッチ
１１０に関するクロスバー交点のＯＮ／ＯＦＦ制御信号
１０９として使用される。さらに、交換テーブル３０４
には接続許可信号生成部３０５に接続され、接続許可信
号生成部３０５は、クロスバー交点のＯＮ／ＯＦＦ制御
信号１０９を分岐して接続許可信号１１２を形成する。
接続許可信号１１２は、以下に説明するように、アービ
タ１０１での調停の結果から入力バッファ１０２のセレ
クタ制御部１１４にどのＦＩＦＯ１０５からセルを送出
するべきかを通知する許可信号であ。
が接続され、交換テーブル３０４には決定された入力回
線１０３と出力回線１１１の接続関係が保持される。交
換テーブル３０４の出力信号は、クロスバー型スイッチ
１１０に関するクロスバー交点のＯＮ／ＯＦＦ制御信号
１０９として使用される。さらに、交換テーブル３０４
には接続許可信号生成部３０５に接続され、接続許可信
号生成部３０５は、クロスバー交点のＯＮ／ＯＦＦ制御
信号１０９を分岐して接続許可信号１１２を形成する。
接続許可信号１１２は、以下に説明するように、アービ
タ１０１での調停の結果から入力バッファ１０２のセレ
クタ制御部１１４にどのＦＩＦＯ１０５からセルを送出
するべきかを通知する許可信号であ。
【００２３】図４は接続許可信号１１２のフォーマット
を説明する図である。本図（ａ）に示すように、接続許
可信号１１２には、先頭に入力回線１０３の接続が許可
されたか否かを示す１ビットの接続許可ビット２０１が
設けられ、接続許可ビット２０１に「１」が立っていれ
ば接続が許可されたことになる。接続許可信号１１２に
は、次に、複数あるＦＩＦＯ１０５の中でどのＦＩＦＯ
１０５に接続許可を出したかを示すＦＩＦＯアドレスビ
ット２０２が設けられている。
を説明する図である。本図（ａ）に示すように、接続許
可信号１１２には、先頭に入力回線１０３の接続が許可
されたか否かを示す１ビットの接続許可ビット２０１が
設けられ、接続許可ビット２０１に「１」が立っていれ
ば接続が許可されたことになる。接続許可信号１１２に
は、次に、複数あるＦＩＦＯ１０５の中でどのＦＩＦＯ
１０５に接続許可を出したかを示すＦＩＦＯアドレスビ
ット２０２が設けられている。
【００２４】本図（ｂ）に示すように、１例として、入
力回線１０３の数を４、出力回線１１１を４とした場合
に、アービタ１０１の交換テーブル３０４は入力回線
（１）、（２）、（３）、（４）に対して、出力回線
（２）、（３）、（４）、（１）が接続する関係にある
とする。この関係により、入力回線（１）、（２）、
（３）、（４）に対して出力回線（２）、（３）、
（４）、（１）宛のセルが格納されているＦＩＦＯ１０
５にそれぞれ許可を与える。この場合、接続許可信号１
１２では接続許可すべきＦＩＦＯ１０５のアドレスビッ
ト２０２は２ビットで構成される。出力回線（２）宛の
セルが格納されているＦＩＦＯ許可の場合には、接続許
可ビット２０１が「１」であり、アドレスビット２０２
が「０１」である。
力回線１０３の数を４、出力回線１１１を４とした場合
に、アービタ１０１の交換テーブル３０４は入力回線
（１）、（２）、（３）、（４）に対して、出力回線
（２）、（３）、（４）、（１）が接続する関係にある
とする。この関係により、入力回線（１）、（２）、
（３）、（４）に対して出力回線（２）、（３）、
（４）、（１）宛のセルが格納されているＦＩＦＯ１０
５にそれぞれ許可を与える。この場合、接続許可信号１
１２では接続許可すべきＦＩＦＯ１０５のアドレスビッ
ト２０２は２ビットで構成される。出力回線（２）宛の
セルが格納されているＦＩＦＯ許可の場合には、接続許
可ビット２０１が「１」であり、アドレスビット２０２
が「０１」である。
【００２５】出力回線（３）宛のセルが格納されている
ＦＩＦＯ許可の場合には、接続許可ビット２０１が
「１」であり、アドレスビット２０２が「１０」であ
る。出力回線４の場合には、接続許可ビット２０１が
「１」であり、アドレスビット２０２が「１１」であ
る。出力回線（１）宛のセルが格納されているＦＩＦＯ
許可の場合には、接続許可ビット２０１が「１」であ
り、アドレスビット２０２が「００」である。本図
（ｃ）に示すように、別の例として、入力回線１０３の
数を４、出力回線１１１を８とした場合に、アービタ１
０１の交換テーブル３０４は入力回線（１）、（２）、
（３）、（４）に対して、出力回線（２）、（８）、
（４）、（６）が接続する関係にあるとする。
ＦＩＦＯ許可の場合には、接続許可ビット２０１が
「１」であり、アドレスビット２０２が「１０」であ
る。出力回線４の場合には、接続許可ビット２０１が
「１」であり、アドレスビット２０２が「１１」であ
る。出力回線（１）宛のセルが格納されているＦＩＦＯ
許可の場合には、接続許可ビット２０１が「１」であ
り、アドレスビット２０２が「００」である。本図
（ｃ）に示すように、別の例として、入力回線１０３の
数を４、出力回線１１１を８とした場合に、アービタ１
０１の交換テーブル３０４は入力回線（１）、（２）、
（３）、（４）に対して、出力回線（２）、（８）、
（４）、（６）が接続する関係にあるとする。
【００２６】この関係により、入力回線（１）、
（２）、（３）、（４）に対して出力回線（２）、
（８）、（４）、（６）宛のセルが格納されるＦＩＦＯ
１０５にそれぞれ接続許可が与える。この場合、接続許
可信号１１２では接続許可すべきＦＩＦＯ１０５のアド
レスビット２０２は４ビットで構成される。出力回線
（２）宛のセルが格納されているＦＩＦＯ許可の場合に
は、接続許可ビット２０１が「１」であり、アドレスビ
ット２０２が「００１」である。出力回線（８）宛のセ
ルが格納されているＦＩＦＯ許可の場合には、接続許可
ビット２０１が「１」であり、アドレスビット２０２が
「１１１」である。出力回線（４）宛のセルが格納され
ているＦＩＦＯ許可の場合には、接続許可ビット２０１
が「１」であり、アドレスビット２０２が「０１１」で
ある。出力回線（６）宛のセルが格納されているＦＩＦ
Ｏ許可の場合には、接続許可ビット２０１が「１」であ
り、アドレスビット２０２が「１０１」である。
（２）、（３）、（４）に対して出力回線（２）、
（８）、（４）、（６）宛のセルが格納されるＦＩＦＯ
１０５にそれぞれ接続許可が与える。この場合、接続許
可信号１１２では接続許可すべきＦＩＦＯ１０５のアド
レスビット２０２は４ビットで構成される。出力回線
（２）宛のセルが格納されているＦＩＦＯ許可の場合に
は、接続許可ビット２０１が「１」であり、アドレスビ
ット２０２が「００１」である。出力回線（８）宛のセ
ルが格納されているＦＩＦＯ許可の場合には、接続許可
ビット２０１が「１」であり、アドレスビット２０２が
「１１１」である。出力回線（４）宛のセルが格納され
ているＦＩＦＯ許可の場合には、接続許可ビット２０１
が「１」であり、アドレスビット２０２が「０１１」で
ある。出力回線（６）宛のセルが格納されているＦＩＦ
Ｏ許可の場合には、接続許可ビット２０１が「１」であ
り、アドレスビット２０２が「１０１」である。
【００２７】図５は出力回線１１１の数が８の場合にセ
レクタ制御部１１４が有するＦＩＦＯアドレステーブル
例を説明する図である。本図に示すように、例えば、出
力回線１１１の数が８の場合に、ＦＩＦＯアドレステー
ブルにはＦＩＦＯアドレスが「０００」から「１１１」
が保持される。「０００」とアドレス指定されたＦＩＦ
Ｏ１０５には出力回線（１）宛のセルが格納される。
「００１」とアドレス指定されたＦＩＦＯ１０５には出
力回線（２）宛のセルが格納される。「０１０」とアド
レス指定されたＦＩＦＯ１０５には出力回線（３）宛の
セルが格納される。「０１１」とアドレス指定されたＦ
ＩＦＯ１０５には出力回線（４）宛のセルが格納され
る。
レクタ制御部１１４が有するＦＩＦＯアドレステーブル
例を説明する図である。本図に示すように、例えば、出
力回線１１１の数が８の場合に、ＦＩＦＯアドレステー
ブルにはＦＩＦＯアドレスが「０００」から「１１１」
が保持される。「０００」とアドレス指定されたＦＩＦ
Ｏ１０５には出力回線（１）宛のセルが格納される。
「００１」とアドレス指定されたＦＩＦＯ１０５には出
力回線（２）宛のセルが格納される。「０１０」とアド
レス指定されたＦＩＦＯ１０５には出力回線（３）宛の
セルが格納される。「０１１」とアドレス指定されたＦ
ＩＦＯ１０５には出力回線（４）宛のセルが格納され
る。
【００２８】「１００」とアドレス指定されたＦＩＦＯ
１０５には出力回線（５）宛のセルが格納される。「１
０１」とアドレス指定されたＦＩＦＯ１０５には出力回
線（６）宛のセルが格納される。「１１０」とアドレス
指定されたＦＩＦＯ１０５には出力回線（７）宛のセル
が格納される。「１１１」とアドレス指定されたＦＩＦ
Ｏ１０５には出力回線（８）宛のセルが格納される。こ
のように、接続許可信号１１２に対してセレクタ制御部
１１４ではＦＩＦＯアドレステーブルが参照されセレク
タ１０６により接続許可されるＦＩＦＯ１０５の選択が
可能になる。
１０５には出力回線（５）宛のセルが格納される。「１
０１」とアドレス指定されたＦＩＦＯ１０５には出力回
線（６）宛のセルが格納される。「１１０」とアドレス
指定されたＦＩＦＯ１０５には出力回線（７）宛のセル
が格納される。「１１１」とアドレス指定されたＦＩＦ
Ｏ１０５には出力回線（８）宛のセルが格納される。こ
のように、接続許可信号１１２に対してセレクタ制御部
１１４ではＦＩＦＯアドレステーブルが参照されセレク
タ１０６により接続許可されるＦＩＦＯ１０５の選択が
可能になる。
【００２９】したがって、アドレスにより許可すべきＦ
ＩＦＯ１０５の選択を行うようにしたので、出力回線数
の増加に対して、従来と比較して、接続許可信号１１２
のビットの増加抑制が可能になる。例えば、図６の従来
例に示すように、出力回線数が４から８に増加すると、
接続許可信号のビット数が４から８に倍に増加するが、
本発明では、接続許可信号のビット数が２から３に１ビ
ット増加するだけである。以上の説明ではＡＴＭセルの
交換について行ったが、ＳＴＭ（Ｓｙｎｃｒｏｎｏｕｓ
Ｔｒａｎｓｆｅｒ Ｍｏｄｅ；同期転送モード）の交
換についても同様に適用可能である。
ＩＦＯ１０５の選択を行うようにしたので、出力回線数
の増加に対して、従来と比較して、接続許可信号１１２
のビットの増加抑制が可能になる。例えば、図６の従来
例に示すように、出力回線数が４から８に増加すると、
接続許可信号のビット数が４から８に倍に増加するが、
本発明では、接続許可信号のビット数が２から３に１ビ
ット増加するだけである。以上の説明ではＡＴＭセルの
交換について行ったが、ＳＴＭ（Ｓｙｎｃｒｏｎｏｕｓ
Ｔｒａｎｓｆｅｒ Ｍｏｄｅ；同期転送モード）の交
換についても同様に適用可能である。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
各入力回線バッファが持っている出力回線分の複数のＦ
ＩＦＯに予めアドレスを付与しておき、アービタから入
力回線バッファに通知する接続許可信号で接続許可され
た出力回線に対応するＦＩＦＯのアドレスを通知するこ
とにより、従来、ＦＩＦＯの個数分のビット列で示した
場合よりもビット数を短縮することが可能になり、接続
許可信号の対応が改善される。これは回線数が増加した
場合に効果が顕著になってくる。
各入力回線バッファが持っている出力回線分の複数のＦ
ＩＦＯに予めアドレスを付与しておき、アービタから入
力回線バッファに通知する接続許可信号で接続許可され
た出力回線に対応するＦＩＦＯのアドレスを通知するこ
とにより、従来、ＦＩＦＯの個数分のビット列で示した
場合よりもビット数を短縮することが可能になり、接続
許可信号の対応が改善される。これは回線数が増加した
場合に効果が顕著になってくる。
【図１】本発明に係るＡＴＭ交換機のクロスバー型スイ
ッチのアービタにおける接続許可システムを説明する全
体構成ブロック図である。
ッチのアービタにおける接続許可システムを説明する全
体構成ブロック図である。
【図２】図１の接続要求部１１３が形成する接続要求信
号１０７を説明する図である。
号１０７を説明する図である。
【図３】図１のアービタ１０１の構成例を示す図であ
る。
る。
【図４】接続許可信号１１２のフォーマットを説明する
図である。
図である。
【図５】出力回線１１１の数が８の場合にセレクタ制御
部１１４が有するセレクタアドレステーブル例を説明す
る図である。
部１１４が有するセレクタアドレステーブル例を説明す
る図である。
【図６】各入力回線毎にアービタからセレクタに送られ
る従来の接続許可信号を説明する図である。
る従来の接続許可信号を説明する図である。
１０１…アービタ １０２…入力バッファ １０３…入力回線 １０４…分配器 １０５…ＦＩＦＯ １０６…セレクタ １０７…接続要求信号 １０８…スイッチ入力ライン １０９…クロスバー交点ＯＮ／ＯＦＦ制御信号 １１０…クロスバー型スイッチ １１１…出力回線 １１２…接続許可信号 １１３…接続要求部 １１４…セレクタ制御部 ３０２−１、３０２−２、…、３０２−Ｍ…候補選択処
理ブロック ３０３…競合調停部 ３０４…交換テーブル ３０５…接続許可信号生成部
理ブロック ３０３…競合調停部 ３０４…交換テーブル ３０５…接続許可信号生成部
Claims (6)
- 【請求項１】 複数の入力回線の各々から入力したセル
を分配し格納する複数のＦＩＦＯからなる入力回線バッ
ファに接続されるクロスバースイッチのアービタにおけ
る接続許可システムにおいて、 前記入力回線バッファ内の前記複数のＦＩＦＯに対して
ＦＩＦＯアドレスを保持し、前記ＦＩＦＯアドレスの入
力により、対応するＦＩＦＯを択一的に選択する選択手
段と、 前記入力回線バッファの前記複数のＦＩＦＯと前記クロ
スバー型スイッチとの間の前記アービタの調停に基づい
てＦＩＦＯアドレスを含む接続許可信号を生成して、前
記選択手段に出力し前記選択手段により選択されたＦＩ
ＦＯと前記クロスバー型スイッチを接続させるための接
続許可手段とを備えることを特徴とするクロスバー型ス
イッチのアービタにおける接続許可システム。 - 【請求項２】 前記セルはＡＴＭセル又はＳＴＭセルで
あることを特徴とする、請求項１に記載のクロスバー型
スイッチのアービタにおける接続許可システム。 - 【請求項３】前記アービタが入力回線毎に前記ＦＩＦＯ
の優先順位から１つの候補のＦＩＦＯを選択し、各入力
回線毎に候補のＦＩＦＯを比較し、同じ候補が複数存在
する場合には競合調停を行い、負けた候補のＦＩＦＯに
関して候補の選択、競合調停を繰り返し行って、どの候
補のＦＩＦＯに接続許可すべきかを決定した時に、前記
接続許可手段は接続許可が決定された前記候補のＦＩＦ
Ｏに対するＦＩＦＯアドレスを接続許可信号に含めるこ
とを特徴とする、請求項１に記載のクロスバー型スイッ
チのアービタにおける接続許可システム。 - 【請求項４】 １つの候補のＦＩＦＯを選択するための
前記優先順位は、セルの損失優先表示から求められるこ
とを特徴とする、請求項３に記載のクロスバー型スイッ
チのアービタにおける接続許可システム。 - 【請求項５】 複数の入力回線から複数の出力回線にセ
ルを交換するクロスバースイッチのアービタにおける接
続許可システムにおいて、 各入力回線から入力したセルを出力回線宛のセルに分配
する分配器と、 前記分配器により分配されたセルを格納する複数のＦＩ
ＦＯと、 前記複数のＦＩＦＯを択一的に選択し、選択されたＦＩ
ＦＯを前記クロスバー型スイッチに接続するためのセレ
クタと、 前記複数のＦＩＦＯの各々に接続され前記アービタに接
続要求を行う接続要求部と、 前記ＦＩＦＯのアドレスを保持して前記セレクタの選択
制御を行うセレクタ制御部と、 前記接続要求部の接続要求に基づいてＦＩＦＯの調停を
行い、ＦＩＦＯアドレスを含む接続許可信号を生成し
て、前記セレクタ制御部に出力するアービタの接続許可
信号生成部とを備えることを特徴とするクロスバー型ス
イッチのアービタにおける接続許可システム。 - 【請求項６】 複数の入力回線の各々から入力したセル
を分配し格納する複数のＦＩＦＯからなる入力回線バッ
ファに接続されるクロスバースイッチのアービタにおけ
る接続許可方法において、 前記入力回線バッファ内の前記複数のＦＩＦＯに対して
ＦＩＦＯアドレスを保持し、前記ＦＩＦＯアドレスの入
力により、対応するＦＩＦＯを択一的に選択する工程
と、 前記入力回線バッファの前記複数のＦＩＦＯと前記クロ
スバー型スイッチとの間の前記アービタの調停に基づい
てＦＩＦＯアドレスを含む接続許可信号を生成して、択
一的に選択された前記ＦＩＦＯと前記クロスバー型スイ
ッチを接続させる工程とを備えることを特徴とするクロ
スバー型スイッチのアービタにおける接続許可方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19110199A JP2001024641A (ja) | 1999-07-06 | 1999-07-06 | クロスバー型スイッチのアービタにおける接続許可システム及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19110199A JP2001024641A (ja) | 1999-07-06 | 1999-07-06 | クロスバー型スイッチのアービタにおける接続許可システム及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024641A true JP2001024641A (ja) | 2001-01-26 |
Family
ID=16268881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19110199A Pending JP2001024641A (ja) | 1999-07-06 | 1999-07-06 | クロスバー型スイッチのアービタにおける接続許可システム及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001024641A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189326A (ja) * | 2006-01-11 | 2007-07-26 | Fujitsu Ltd | 光伝送システム |
| US7292595B2 (en) | 2000-01-07 | 2007-11-06 | Nec Corporation | Input buffer type packet switching equipment |
| KR20150077373A (ko) * | 2013-12-27 | 2015-07-07 | 엑스플라이언트 인코포레이션 | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 |
| US10749800B2 (en) | 2013-12-30 | 2020-08-18 | Cavium International | Apparatus and method of generating lookups and making decisions for packet modifying and forwarding in a software-defined network engine |
| US10785169B2 (en) | 2013-12-30 | 2020-09-22 | Marvell Asia Pte, Ltd. | Protocol independent programmable switch (PIPS) for software defined data center networks |
| US10782907B2 (en) | 2013-12-27 | 2020-09-22 | Marvell Asia Pte, Ltd. | Method and system for reconfigurable parallel lookups using multiple shared memories |
-
1999
- 1999-07-06 JP JP19110199A patent/JP2001024641A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292595B2 (en) | 2000-01-07 | 2007-11-06 | Nec Corporation | Input buffer type packet switching equipment |
| JP2007189326A (ja) * | 2006-01-11 | 2007-07-26 | Fujitsu Ltd | 光伝送システム |
| JP4704214B2 (ja) * | 2006-01-11 | 2011-06-15 | 富士通株式会社 | 光伝送システム |
| KR102319463B1 (ko) * | 2013-12-27 | 2021-10-29 | 마벨 아시아 피티이 엘티디. | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 |
| JP2015128294A (ja) * | 2013-12-27 | 2015-07-09 | エックスプライアント， インコーポレイテッド | 複数の処理エンジンを相互接続するオンチップルータのマトリックスおよびこれを用いるルーティング方法 |
| US10782907B2 (en) | 2013-12-27 | 2020-09-22 | Marvell Asia Pte, Ltd. | Method and system for reconfigurable parallel lookups using multiple shared memories |
| KR20150077373A (ko) * | 2013-12-27 | 2015-07-07 | 엑스플라이언트 인코포레이션 | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 |
| KR20210131293A (ko) * | 2013-12-27 | 2021-11-02 | 마벨 아시아 피티이 엘티디. | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 |
| US11435925B2 (en) | 2013-12-27 | 2022-09-06 | Marvell Asia Pte, Ltd. | Method and system for reconfigurable parallel lookups using multiple shared memories |
| KR102459838B1 (ko) * | 2013-12-27 | 2022-10-28 | 마벨 아시아 피티이 엘티디. | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 |
| KR20220148777A (ko) * | 2013-12-27 | 2022-11-07 | 마벨 아시아 피티이 엘티디. | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 |
| KR102637136B1 (ko) * | 2013-12-27 | 2024-02-16 | 마벨 아시아 피티이 엘티디. | 복수의 프로세싱 엔진들을 상호접속하는 온-칩 라우터들의 매트릭스 및 이를 사용하여서 라우팅하는 방법 |
| US10749800B2 (en) | 2013-12-30 | 2020-08-18 | Cavium International | Apparatus and method of generating lookups and making decisions for packet modifying and forwarding in a software-defined network engine |
| US10785169B2 (en) | 2013-12-30 | 2020-09-22 | Marvell Asia Pte, Ltd. | Protocol independent programmable switch (PIPS) for software defined data center networks |
| US11677664B2 (en) | 2013-12-30 | 2023-06-13 | Marvell Asia Pte, Ltd. | Apparatus and method of generating lookups and making decisions for packet modifying and forwarding in a software-defined network engine |
| US11824796B2 (en) | 2013-12-30 | 2023-11-21 | Marvell Asia Pte, Ltd. | Protocol independent programmable switch (PIPS) for software defined data center networks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0413899B1 (en) | Packet switching system having bus matrix switch | |
| US7161943B2 (en) | Two-dimensional pipelined scheduling technique | |
| US5214639A (en) | Communication switching element and method for transmitting variable length cells | |
| JPH07254906A (ja) | 優先処理機能を有するシフトレジスタ、それを用いたパケット通信用スイッチング装置及びそれを用いたａｔｍネットワーク並びに優先処理を伴うパケット通信方式及び優先処理を伴うａｔｍ通信方式 | |
| AU8236698A (en) | Networking systems | |
| JPH05219098A (ja) | フレーム変換方法及び装置 | |
| JPS6342542A (ja) | デ−タパケット空間分割スイッチおよびデ−タパケットの交換方法 | |
| JPH09130403A (ja) | パケット交換装置及び同制御方法 | |
| KR100321784B1 (ko) | 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및그를 이용한 입력 데이터 처리 방법 | |
| JP2502920B2 (ja) | Ａｔｍスイッチにおける調停機構 | |
| US7130301B2 (en) | Self-route expandable multi-memory packet switch with distributed scheduling means | |
| US6643294B1 (en) | Distributed control merged buffer ATM switch | |
| US20200396158A1 (en) | Throughput in a crossbar network element by modifying mappings between time slots and ports | |
| JP2001024641A (ja) | クロスバー型スイッチのアービタにおける接続許可システム及び方法 | |
| US7142515B2 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism | |
| JP3077647B2 (ja) | コンセントレータ型ａｔｍスイッチシステム | |
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| JP2724174B2 (ja) | 分配接続可能なａｔｍ交換装置 | |
| JP3061042B2 (ja) | Ａｔｍスイッチ | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP3652237B2 (ja) | スイッチング方法および装置 | |
| JPH05160852A (ja) | Ａｔｍクロスコネクト装置 | |
| JP2786246B2 (ja) | 自己ルーチング通話路 | |
| JPH07283818A (ja) | セルデータ交換方法及び交換装置 | |
| JPH11331203A (ja) | クロスバスイッチ装置及びその制御方法 |