JP2015128294A - 複数の処理エンジンを相互接続するオンチップルータのマトリックスおよびこれを用いるルーティング方法 - Google Patents
複数の処理エンジンを相互接続するオンチップルータのマトリックスおよびこれを用いるルーティング方法 Download PDFInfo
- Publication number
- JP2015128294A JP2015128294A JP2014263372A JP2014263372A JP2015128294A JP 2015128294 A JP2015128294 A JP 2015128294A JP 2014263372 A JP2014263372 A JP 2014263372A JP 2014263372 A JP2014263372 A JP 2014263372A JP 2015128294 A JP2015128294 A JP 2015128294A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- output port
- priority
- input
- router
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 55
- 239000011159 matrix material Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 37
- 239000013598 vector Substances 0.000 claims abstract description 113
- 238000012546 transfer Methods 0.000 claims description 23
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013475 authorization Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
上述のアービトレーションおよび優先順位更新処理は、公平であることを保証する。なぜなら、各入力ポートは許可される機会を常に有するからである。ある入力ポートが今回許可されると、次回、この入力ポートは、許可について最低の優先順位を有することになる。さらに、提案されたアービトレーションはまた、2つの転送モードの両方においてマルチキャストデータパケット間のデッドロックを生じさせないことを保証する。
Claims (27)
- ネットワークを含むチップであって、前記ネットワークは、
複数の処理エンジンと、
オンチップルータのマトリックスであって、前記オンチップルータのそれぞれは、前記処理エンジンの個別のグループと、そのオンチップルータに最も近接する、当該マトリックス内のオンチップルータとに通信可能に結合されており、前記オンチップルータのそれぞれは、入力ポートと、出力ポートと、前記出力ポートそれぞれの出力ポートアービタとを含み、前記出力ポートアービタは、そのオンチップルータの全ての出力ポートアービタによって共有されるグローバル許可ベクトルと、その出力ポートアービタに固有のローカル許可ベクトルとを用いて、前記入力ポートのうちの1つからのクエリ要求を許可する、オンチップルータのマトリックスとを備えた、チップ。 - 請求項1に記載のチップにおいて、前記複数の処理エンジンが、前記オンチップルータの前記マトリックスを介して互いに通信を行う、チップ。
- 請求項1に記載のチップにおいて、前記ネットワークが、追加の処理エンジンをサポートするように拡張性を有する、チップ。
- 請求項3に記載のチップにおいて、前記追加の処理エンジンが、前記複数のオンチップルータに接続される、チップ。
- 請求項3に記載のチップにおいて、追加のオンチップルータが前記マトリックスに追加され、前記追加の処理エンジンが前記追加のオンチップルータと結合される、チップ。
- 請求項1に記載のチップにおいて、ネットワークの輻輳を低減するためにルータ対ルータのリンクが複数のデータパケットを並行して転送可能なように、2つのオンチップルータを接続するリンクが、オンチップルータと処理エンジンとを接続するリンクよりも複数倍幅広い、チップ。
- 請求項1に記載のチップにおいて、前記ネットワークの端に位置するオンチップルータが、前記ネットワークの配線物理レイアウトを簡素化するために前記ネットワーク外の構成要素に接続可能である、チップ。
- 請求項1に記載のチップにおいて、前記オンチップルータはソフトウェアによって構成変更可能である、チップ。
- オンチップルータであって、
M個の入力ポートであって、これらM個の入力ポートのそれぞれは、
その入力ポートと接続する上流のオンチップルータまたは処理エンジンから受信した入力データパケットを格納する入力待ち行列、
前記入力待ち行列の先頭のデータパケットの少なくとも1つの所望の出力ポートを特定するルーティングブロック、および、
前記少なくとも1つの所望の出力ポートのそれぞれにクエリ要求を送信してこれら出力ポートのそれぞれから許可を受信し、前記少なくとも1つの所望の出力ポートのそれぞれに前記データパケットを転送する、転送制御ブロックを含む、M個の入力ポートと、
N個の出力ポートであって、前記N個の出力ポートのそれぞれは、少なくとも1つの入力ポートからのその出力ポートへのクエリ要求を収集し、前記クエリ要求のうちの1つを許可する、出力ポートアービタを含む、N個の出力ポートと、
前記M個の入力ポートと前記N個の出力とを接続するクロスバーであって、前記出力ポートアービタの結果によって制御される、クロスバーとを備えた、オンチップルータ。 - 請求項9に記載のオンチップルータにおいて、前記クロスバーは、M入力マルチプレクサをN組含み、Mは前記オンチップルータの入力ポートの数であり、Nは前記オンチップルータの出力ポートの数である、オンチップルータ。
- 請求項10に記載のオンチップルータにおいて、各M入力マルチプレクサは、一般の2入力マルチプレクサのM−1個の2分木であり、2入力マルチプレクサの遅延のlog2(M)倍の遅延を有する、オンチップルータ。
- 請求項9に記載のオンチップルータにおいて、前記データパケットは、当該データパケットがユニキャストパケットおよびマルチキャストパケットのうちのいずれであるかを示す制御ビットを含む、オンチップルータ。
- 請求項9に記載のオンチップルータにおいて、さらに、
データパケットの1つまたは複数の所望の出力ポートを特定するための再構成可能ユニキャストルーティングテーブルおよび再構成可能マルチキャストルーティングテーブルを備えた、オンチップルータ。 - 請求項13に記載のオンチップルータにおいて、前記M個の入力ポートのそれぞれが、自己のユニキャストルーティングテーブルおよびマルチキャストルーティングテーブルを有する、オンチップルータ。
- 請求項13に記載のオンチップルータにおいて、前記M個の入力ポートが、前記ユニキャストルーティングテーブルおよび前記マルチキャストルーティングテーブルを共有する、オンチップルータ。
- 請求項9に記載のオンチップルータにおいて、前記オンチップルータは、入力ポートから出力ポートへマルチキャストデータパケットを転送するための2つの構成変更可能モードのうちの1つを実施する、オンチップルータ。
- 請求項9に記載のオンチップルータにおいて、前記出力ポートアービタは、前記M個の入力ポートのうちの1つまたは複数からのマルチキャストデータパケットおよびユニキャストデータパケットに関する、その出力ポートへの複数のクエリ要求に対して、1つの許可をアービトレーションする、オンチップルータ。
- 請求項17に記載のオンチップルータにおいて、前記出力ポートアービタは、
全ての出力ポートアービタによって共有されるglobal_priority_vector変数であって、マルチキャストデータパケット間で許可を割り振るためのglobal_priority_vector変数と、
各出力ポートアービタによって維持されるlocal_priority_vector変数であって、ユニキャストデータパケット間で許可を割り振るためのlocal_priority_vector変数と、
各出力ポートアービタによって維持されるpriority_vector変数であって、前記global_priority_vectorおよび前記local_priority_vectorのうちの1つの値が動的に割り当てられるpriority_vector変数とを使用する、オンチップルータ。 - 請求項18に記載のオンチップルータにおいて、各出力ポートアービタの前記priority_vector値に対する値の割当てが、転送モードと、当該出力ポートアービタがマルチキャストデータパケットからのクエリ要求を受信したかとに依存する、オンチップルータ。
- 請求項18に記載のオンチップルータにおいて、各出力ポートアービタは、対応する前記priority_vector値に基づいて1つのクエリ要求のみに許可を与える、オンチップルータ。
- 請求項18に記載のオンチップルータにおいて、共有される前記global_priority_vector変数および全てのlocal_priority_vector変数が、許可される機会を全てのデータパケットが常に有しかつデッドロックが生じないことが保証されるように、許可の結果に基づいて各サイクルの後に更新される、オンチップルータ。
- オンチップルータで実施される方法であって、
複数の入力ポートのうちの1つに優先順位を与えるように、前記オンチップルータの全てのN個の出力ポートアービタによって共有されるglobal_priority_vector変数を初期化することであって、前記global_priority_vector変数は、マルチキャストデータパケット間で許可を割り振るためのものである、初期化することと、
前記N個の出力ポートアービタによって維持されるN個のlocal_priority_vector変数のそれぞれを、前記複数の入力ポートのうちの1つに初期化することであって、前記N個のlocal_priority_vector変数のそれぞれは、ユニキャストデータパケット間で許可を割り振るためのものである、初期化することと、
転送モードを判断することと、
前記N個の出力ポートアービタのそれぞれにおける、
クエリ要求がマルチキャストデータパケットからのものであるか否かを判断することと、
前記転送モードが第1のモードであるという判断または前記クエリ要求がマルチキャストデータパケットからのものでないという判断に基づいて、priority_vectorの値を前記local_priority_vectorの値に設定することと、
前記転送モードが第2のモードであるという判断および前記クエリ要求がマルチキャストデータパケットからのものであるという判断に基づいて、priority_vectorの値を前記global_priority_vectorの値に設定することと、
対応する出力ポートが利用可能であると、前記priority_vectorに基づき入力ポートに許可を送信することと、
前記global_priority_vector変数および前記N個のlocal_priority_vector変数を更新することとを備えた、方法。 - 請求項22に記載の方法において、前記転送モードが前記第1のモードであるか、または許可を受けようとする入力ポートがない場合に、前記global_priority_vector変数は更新されない、方法。
- 請求項22に記載の方法において、前記転送モードが前記第2のモードであり、かつ許可を受けようとする少なくとも1つの入力ポートがある場合に、前記global_priority_vector変数は、次に高い優先順位を有する入力ポートに更新される、方法。
- 請求項22に記載の方法において、前記対応する出力ポートアービタがマルチキャストデータパケットからの少なくとも1つのクエリ要求を受信するか、または許可が送信されない場合には、local_priority_vector変数が更新されない、方法。
- 請求項22に記載の方法において、前記対応する出力ポートアービタがマルチキャストデータパケットからのクエリ要求を受信せず、かつ許可が送信される場合には、local_priority_vector変数が更新される、方法。
- 請求項22に記載の方法において、前記第1のモードは、入力ポートが全ての所望の出力ポートから通知を受け取っていない場合でも、許可を受信するとコピーを送信し、前記第2のモードは、全ての所望の出力ポートから全ての許可を受信するまで待機してから、前記所望の出力ポートの全てにコピーを同時に送信する、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/142,497 US9548945B2 (en) | 2013-12-27 | 2013-12-27 | Matrix of on-chip routers interconnecting a plurality of processing engines and a method of routing using thereof |
US14/142,497 | 2013-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015128294A true JP2015128294A (ja) | 2015-07-09 |
JP6556450B2 JP6556450B2 (ja) | 2019-08-07 |
Family
ID=53483205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014263372A Active JP6556450B2 (ja) | 2013-12-27 | 2014-12-25 | 複数の処理エンジンを相互接続するオンチップルータのマトリックスおよびこれを用いるルーティング方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9548945B2 (ja) |
JP (1) | JP6556450B2 (ja) |
KR (4) | KR102319463B1 (ja) |
CN (1) | CN104954254B (ja) |
HK (1) | HK1210882A1 (ja) |
TW (1) | TWI661702B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104378288B (zh) * | 2014-11-19 | 2017-11-21 | 清华大学 | 基于路由交换范式的构件组装方法及系统 |
US9923730B2 (en) * | 2014-12-17 | 2018-03-20 | Intel Corporation | System for multicast and reduction communications on a network-on-chip |
US10050843B2 (en) * | 2015-02-18 | 2018-08-14 | Netspeed Systems | Generation of network-on-chip layout based on user specified topological constraints |
US9864728B2 (en) * | 2015-05-29 | 2018-01-09 | Netspeed Systems, Inc. | Automatic generation of physically aware aggregation/distribution networks |
US10594505B2 (en) | 2016-01-27 | 2020-03-17 | Quanta Computer Inc. | System and method for avoiding deadlock in transmission of broadcast traffic in a server system |
US9853916B2 (en) * | 2016-04-01 | 2017-12-26 | Intel Corporation | Modular fabric internal datapath |
US10142258B2 (en) * | 2016-04-08 | 2018-11-27 | Advanced Micro Devices, Inc. | Methods and apparatus for processing in a network on chip (NOC) |
US10372640B2 (en) | 2016-11-21 | 2019-08-06 | International Business Machines Corporation | Arbitration of data transfer requests |
US10587504B2 (en) * | 2017-02-08 | 2020-03-10 | International Business Machines Corporation | Packet broadcasting mechanism for mesh interconnected multi-computers |
US10476814B2 (en) * | 2017-07-21 | 2019-11-12 | Aruba Networks Inc. | Arbiter circuit for crossbar |
CN107807901A (zh) * | 2017-09-14 | 2018-03-16 | 武汉科技大学 | 一种可扩展的可重构多核处理器连接方法 |
US20200099993A1 (en) * | 2018-09-21 | 2020-03-26 | Advanced Micro Devices, Inc. | Multicast in the probe channel |
CN110866599A (zh) * | 2019-11-08 | 2020-03-06 | 芯盟科技有限公司 | 芯片、及在芯片内建立数据路径的方法 |
US11398980B2 (en) | 2019-11-19 | 2022-07-26 | Advanced Micro Devices, Inc. | Packet router with virtual channel hop buffer control |
US11245643B2 (en) * | 2020-05-20 | 2022-02-08 | Tenstorrent Inc. | Speculative resource allocation for routing on interconnect fabrics |
CN111666139B (zh) * | 2020-05-26 | 2022-11-11 | 中国人民解放军国防科技大学 | 一种多输入多输出多服务等级数据队列的调度方法及装置 |
CN111970201A (zh) * | 2020-08-28 | 2020-11-20 | 迈普通信技术股份有限公司 | 一种多芯片级联的转发系统及转发控制方法 |
US20230224239A1 (en) * | 2022-01-13 | 2023-07-13 | Nvidia Corporation | Network multicasting using alternate sets of directives |
CN114679422B (zh) * | 2022-03-25 | 2024-04-26 | 中国电子科技集团公司第五十八研究所 | 一种基于双网络的无死锁多裸芯集成微系统高性能架构 |
CN114915594B (zh) * | 2022-07-14 | 2022-09-30 | 中科声龙科技发展(北京)有限公司 | 均衡路由的方法、网络互连系统、交叉开关装置及芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024641A (ja) * | 1999-07-06 | 2001-01-26 | Nec Corp | クロスバー型スイッチのアービタにおける接続許可システム及び方法 |
JP2002208938A (ja) * | 2001-01-05 | 2002-07-26 | Fujitsu Ltd | パケットスイッチ |
WO2009133918A1 (ja) * | 2008-04-30 | 2009-11-05 | 日本電気株式会社 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
US20130294458A1 (en) * | 2011-10-14 | 2013-11-07 | Panasonic Corporation | Router, method for controlling the router, and computer program |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4929939A (en) | 1988-10-31 | 1990-05-29 | International Business Machines Corporation | High-speed switching system with flexible protocol capability |
US5319347A (en) | 1992-04-30 | 1994-06-07 | Sgs-Thomson Microelectronics, Inc. | Parallelized magnitude comparator for comparing a binary number to a fixed value |
US6667984B1 (en) * | 1998-05-15 | 2003-12-23 | Polytechnic University | Methods and apparatus for arbitrating output port contention in a switch having virtual output queuing |
ATE319249T1 (de) | 2000-01-27 | 2006-03-15 | Ibm | Verfahren und vorrichtung für klassifizierung von datenpaketen |
US7461167B1 (en) * | 2002-11-22 | 2008-12-02 | Silicon Image, Inc. | Method for multicast service in a crossbar switch |
US7685436B2 (en) | 2003-10-02 | 2010-03-23 | Itt Manufacturing Enterprises, Inc. | System and method for a secure I/O interface |
EP1553738A1 (en) | 2004-01-12 | 2005-07-13 | Thomson Licensing S.A. | Method and apparatus for generating data packets |
US20060059269A1 (en) * | 2004-09-13 | 2006-03-16 | Chien Chen | Transparent recovery of switch device |
US20060140126A1 (en) * | 2004-12-27 | 2006-06-29 | Intel Corporation | Arbitrating virtual channel transmit queues in a switched fabric network |
US8054744B1 (en) | 2007-10-25 | 2011-11-08 | Marvell International Ltd. | Methods and apparatus for flow classification and flow measurement |
US9159420B1 (en) | 2011-08-16 | 2015-10-13 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for content addressable memory parallel lookup |
US8711860B2 (en) | 2011-12-22 | 2014-04-29 | Telefonaktiebolaget L M Ericsson (Publ) | Controller for flexible and extensible flow processing in software-defined networks |
US9674114B2 (en) * | 2012-02-09 | 2017-06-06 | Intel Corporation | Modular decoupled crossbar for on-chip router |
US20140153443A1 (en) | 2012-11-30 | 2014-06-05 | International Business Machines Corporation | Per-Address Spanning Tree Networks |
CN104022960B (zh) | 2013-02-28 | 2017-05-31 | 新华三技术有限公司 | 基于OpenFlow协议实现PVLAN的方法和装置 |
US9973599B2 (en) | 2013-12-04 | 2018-05-15 | Mediatek Inc. | Parser for parsing header in packet and related packet processing apparatus |
-
2013
- 2013-12-27 US US14/142,497 patent/US9548945B2/en active Active
-
2014
- 2014-12-25 TW TW103145445A patent/TWI661702B/zh active
- 2014-12-25 JP JP2014263372A patent/JP6556450B2/ja active Active
- 2014-12-29 KR KR1020140192064A patent/KR102319463B1/ko active IP Right Grant
- 2014-12-29 CN CN201410838063.4A patent/CN104954254B/zh active Active
-
2015
- 2015-11-20 HK HK15111512.9A patent/HK1210882A1/xx unknown
-
2021
- 2021-10-25 KR KR1020210142837A patent/KR102459838B1/ko active IP Right Grant
-
2022
- 2022-10-24 KR KR1020220137402A patent/KR102637136B1/ko active IP Right Grant
-
2024
- 2024-02-08 KR KR1020240019845A patent/KR20240024150A/ko active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024641A (ja) * | 1999-07-06 | 2001-01-26 | Nec Corp | クロスバー型スイッチのアービタにおける接続許可システム及び方法 |
JP2002208938A (ja) * | 2001-01-05 | 2002-07-26 | Fujitsu Ltd | パケットスイッチ |
WO2009133918A1 (ja) * | 2008-04-30 | 2009-11-05 | 日本電気株式会社 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
US20130294458A1 (en) * | 2011-10-14 | 2013-11-07 | Panasonic Corporation | Router, method for controlling the router, and computer program |
Also Published As
Publication number | Publication date |
---|---|
KR20150077373A (ko) | 2015-07-07 |
US9548945B2 (en) | 2017-01-17 |
KR20220148777A (ko) | 2022-11-07 |
CN104954254A (zh) | 2015-09-30 |
KR102637136B1 (ko) | 2024-02-16 |
KR20210131293A (ko) | 2021-11-02 |
US20150188848A1 (en) | 2015-07-02 |
TWI661702B (zh) | 2019-06-01 |
TW201547241A (zh) | 2015-12-16 |
HK1210882A1 (en) | 2016-05-06 |
KR102459838B1 (ko) | 2022-10-28 |
JP6556450B2 (ja) | 2019-08-07 |
KR102319463B1 (ko) | 2021-10-29 |
KR20240024150A (ko) | 2024-02-23 |
CN104954254B (zh) | 2019-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6556450B2 (ja) | 複数の処理エンジンを相互接続するオンチップルータのマトリックスおよびこれを用いるルーティング方法 | |
US9742630B2 (en) | Configurable router for a network on chip (NoC) | |
US10853282B2 (en) | Arbitrating portions of transactions over virtual channels associated with an interconnect | |
US10735335B2 (en) | Interface virtualization and fast path for network on chip | |
US7773616B2 (en) | System and method for communicating on a richly connected multi-processor computer system using a pool of buffers for dynamic association with a virtual channel | |
US11730325B2 (en) | Dual mode interconnect | |
US20080107106A1 (en) | System and method for preventing deadlock in richly-connected multi-processor computer system using dynamic assignment of virtual channels | |
US10983910B2 (en) | Bandwidth weighting mechanism based network-on-chip (NoC) configuration | |
US9203739B2 (en) | Adaptive routing apparatus and method | |
US7773617B2 (en) | System and method for arbitration for virtual channels to prevent livelock in a richly-connected multi-processor computer system | |
US10990552B1 (en) | Streaming interconnect architecture for data processing engine array | |
US20180198682A1 (en) | Strategies for NoC Construction Using Machine Learning | |
US9928204B2 (en) | Transaction expansion for NoC simulation and NoC design | |
EP4385133A2 (en) | Interconnecting reconfigurable regions in an field programmable gate array | |
WO2008057821A2 (en) | System and method for preventing deadlock in richly-connected multi-processor computer system | |
REDDY et al. | Design of Reconfigurable NoC Architecture for Low Area and Low Power Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171225 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171225 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6556450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |