JPH10285186A - Ａｔｍスイッチ・キューイング・システム - Google Patents

Ａｔｍスイッチ・キューイング・システム

Info

Publication number
JPH10285186A
JPH10285186A JP35966897A JP35966897A JPH10285186A JP H10285186 A JPH10285186 A JP H10285186A JP 35966897 A JP35966897 A JP 35966897A JP 35966897 A JP35966897 A JP 35966897A JP H10285186 A JPH10285186 A JP H10285186A
Authority
JP
Japan
Prior art keywords
buffer
output
input
cell
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP35966897A
Other languages
English (en)
Inventor
Jeffrey Merlin Wills
マーリン ウィールズ ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix America Inc
Original Assignee
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics America Inc filed Critical Hyundai Electronics America Inc
Publication of JPH10285186A publication Critical patent/JPH10285186A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 バックプレッシャ・システムでバッファリン
グ作用を迅速に分配し、タイム・クリティカル・データ
の高速伝送を最大化し、伝送損失を最小化するＡＴＭス
イッチを提供する。 【解決手段】 入力ポート２３は複数の優先レベルに応
答して入力バッファからセルを伝送する。各出力ポート
２３は出力ポートが伝送できるよりも早く入力ポートか
らセルが到達したときにセルを保持する出力バッファを
有する。出力ポートも複数の優先レベルに応答して出力
バッファからセルを伝送する。バックプレッシャ信号回
路は出力バッファへセルを伝送したばかりの入力ポート
・バッファへ混雑している出力バッファからの信号をス
イッチ構造１０を通して送り、入力ポート・バッファの
伝送を停止させる。ＡＴＭスイッチはセル優先レベルよ
りは予接続基準に基づいてセルをドロップする。ＡＴＭ
スイッチの他のユーザよりも混雑原因データのセンダに
ペナルティが科せられる。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明は、電気通信ネットワーク、特
に、非同期転送モード（ＡＴＭ）ネットワークにおける
スイッチに関する。電気通信ネットワークでは、データ
単位はスイッチを経由してネットワークの異なったポイ
ント間でルーティングされなければならない。ＡＴＭネ
ットワークでは、混合タイプの情報のトラフィック・ス
トリームが「帯域幅オンデマンド」の概念に従って搬送
される。データ単位、すなわちＡＴＭセルは各ＡＴＭセ
ルの種々の要件に従って転送される。タイム・クリティ
カルであるデータ単位はネットワーク・ルーティングに
おいて優先権を与えられる。情報クリティカルであるデ
ータ単位はセル伝送損失に抗する優先権を与えられる。
ビデオ、音声、コンピュータ・データその他の情報を取
り扱うこの能力により、将来のネットワーク基準として
ＡＴＭが広く受け入れられることになった。
【０００２】ＡＴＭネットワーク・スイッチは最小限の
遅延、伝送損失で確実に情報をルーティングしなければ
ならないが、ＡＴＭネットワークにおける要件が広範囲
にわたって変化する場合にはＡＴＭスイッチへの需要が
激しくなる。種々の設計が提案され、実施されている。
明白な欠点としては、複雑さ、高コスト、構成変更に対
する障害がある。多くの設計で、スイッチはスイッチ操
作に集中する複雑な構成要素から作られる。これらの構
成要素は高価であるばかりでなく、スイッチ構成の変更
も難しい。これは新しいスイッチ構成に合わせるには集
中操作も変更しなければならないからである。もっと良
い設計では、構成要素を容易にスイッチに加えたり、そ
こから取り外したりすることができるモジュール化を採
用しようとしている。
【０００３】本発明は、バックプレッシャ・システムで
バッファリング作用を迅速に分配し、タイム・クリティ
カル・データの高速伝送を最大化し、情報クリティカル
・データの伝送損失を最小化するＡＴＭスイッチでこれ
らの問題を解決あるいは実質的に軽減する。ＡＴＭスイ
ッチはモジュール構造であり、非常に低コストの構成要
素を使用し得る。
【０００４】
【発明の概要】本発明は、複数の入力チャネルから複数
の出力チャネルへセルを転送するＡＴＭスイッチを提供
する。このスイッチは、複数の入力ポート、複数の出力
ポート、入力ポートから出力ポートへセルを伝送するス
イッチ構造および各出力ポートの各出力バッファと各入
力ポートの各入力バッファの間に接続したバックプレッ
シャ信号回路とを有する。各入力ポートは入力チャネル
の１つに接続してあり、入力チャネルからのセルを伝送
する。各出力ポートは出力チャネルの１つに接続してあ
り、出力チャネルへセルを伝送する。各入力ポートは、
入力ポートが伝送できるよりも早くポート入力チャネル
からセルが到達したときにＡＴＭセルを保持する入力バ
ッファを有する。入力ポートは複数の優先レベルに応答
してその入力バッファからセルを伝送する。出力ポート
は、出力ポートが伝送できるよりも早く入力ポートから
セルが到達したときにセルを保持する出力バッファを有
する。出力ポートも、複数の優先レベルに応答してその
出力バッファからセルを伝送する。バックプレッシャ信
号回路が、混雑している出力バッファからスイッチ構造
を通じて、出力バッファにセルを伝送したばかりの入力
ポート・バッファへ信号を送って、入力ポート・バッフ
ァの伝送を停止させる。
【０００５】このスイッチ・キューイング・システムで
は、バースト性トラフィックに対してセル伝送損失が最
小化され、タイム・クリティカル・データについての遅
延は回避される。ＡＴＭスイッチは、セルの優先レベル
というよりも予接続基準に応じてセルをドロップする。
ＡＴＭスイッチの他のユーザよりもむしろ混雑原因デー
タのセンダにペナルティが科せられる。本発明は添付図
面に関連した以下の詳細な説明を参照することによって
より良く理解できる。
【０００６】
【特別な実施例の詳細な説明】本発明によるＡＴＭスイ
ッチの全体的な組織が図１に示してある。各入力チャネ
ルは入力バッファ２１（この図には示していない）を有
する入力ポート２３に接続してある。各出力チャネルは
出力バッファ２２（この図には示していない）を有する
出力ポート２３に接続してある。入力バッファ２１およ
び出力バッファ２２はスイッチ構造１０によって接続し
てあり、このスイッチ構造によって、入力ポート２３
（および入力バッファ２１）を通して受け取られたＡＴ
Ｍセルが正しい出力ポート２４（および出力バッファ２
２）にルーティングされる。入力、出力ポート２３、２
４（および入力、出力バッファ２１、２２）はスイッチ
構造１０によって相互接続されるライン・インターフェ
イス・モジュール２０として実現される。ＡＴＭセルは
１つのライン・インターフェイス・モジュール２０を通
って入り、スイッチ構造１０を通ってルーティングし、
別のモジュール２０を通って出る。
【０００７】ＡＴＭスイッチは、また、コントローラ装
置１６を有し、このコントローラ装置は制御バス１５を
通してモジュール２０、スイッチ構造１０と連絡する。
コントローラ装置１６はライン・インターフェイス・モ
ジュール２０およびスイッチ構造１０を構成し、それら
をモニタする。コントローラ装置１６は、呼び出しセッ
トアップ、メインテナンスおよびティアダウンを含むす
べての呼び出しアクセス制御機能を提供し、ライン・イ
ンターフェイス・モジュール２０によって判断された情
報を処理してネットワーク管理のためのコネクションお
よびリンク統計値を維持する。稼働中、通信セルおよび
管理セルがコントローラ装置１６へ、そして、そこから
伝送される。これらのセルは、コントローラ装置１６が
受信する前に、スイッチ構造１９を通って出力モジュー
ル２０へ行く。通信セル、管理セルは出力モジュール２
０から取り出され、制御バス１５を通してコントローラ
装置１６に送られる。コントローラ装置１６は、バス１
５を通して入力モジュール２０に送ることによって、通
信セル、管理セルをネットワークへ伝送する。セルはス
イッチ構造１０を通して出力モジュール２０へルーティ
ングされ、ネットワークへ伝送される。
【０００８】コントローラ装置１６のためのこのような
制御情報を、まずコントローラ装置１６に到達する前、
あるいは、コントローラ装置１６の生成した情報がスイ
ッチを出る前にスイッチ構造１０に通すことによって、
スイッチ・アーキテクチャがより多い数のポートまで拡
張されたときに、複数のコントローラ装置１６が、各
々、一定数のライン・インターフェイス・モジュール２
０をモニタすることができ、呼び出し制御・ネットワー
ク管理メッセージが中央処理装置を通される。制御・ネ
ットワーク管理デザインのこのモジュール化により、Ａ
ＴＭスイッチの拡張が容易となる。制御・管理処理キャ
パシティ、すなわち、制御装置１６は、より大きい切換
えキャパシティ、すなわち、ライン・インターフェイス
・モジュール２０と共に追加される。
【０００９】ライン・インターフェイス・モジュール２
０は、物理層リンク・ターミネイション、スイッチ構造
１０で使用するためのルーティング・タグへのＡＴＭセ
ル・ヘッダ情報の翻訳、トラフィック整理、セル・レー
ト・デカップリング（未割当てセルの挿入、削除を含
む）を含むすべてのバイライン、バイコネクション機能
をサポートする。各モジュール２０は、また、セル伝送
損失、タグ付け済みのセル、通過セルおよび各コネクシ
ョンに対してドロップされたセルの数も判断する。一
方、モジュール２０から１つまたはそれ以上のモジュー
ル２０へ送られたセルをルーティングするスイッチ構造
１０は、バックプレッシャ（後述する）が付与されるセ
ル数の判断およびセル伝送損失量によって混雑時のキュ
ーレベル統計値を維持するだけである。
【００１０】各ライン・インターフェイス・モジュール
２０は１つの入力ポート２３と１つの出力ポート２４を
有し、各入力バッファ２１がＡＴＭセルを受け取る通信
回線に接続してある。１つの出力ポート２４の各出力バ
ッファ２２はセルが送られる通信回線に接続してある。
スイッチ構造１０の構成が図２に詳細に示してある。ス
イッチ構造１０は４×４スイッチ・ルーティング要素１
１を有する１６ポート・バッファードBenes相互接続ネ
ットワークである。すなわち、各スイッチ・ルーティン
グ要素１１は４つの入力ポートと４つの出力ポートとを
有する。図２に示すように、最左方縦列の要素１１は、
各々、１つのライン・インターフェイス・モジュール２
０の１つの出力ポートに接続している。これらの要素１
１の各々の４つの出力ポートは中間縦列の要素１１の入
力ポートに接続してある。中間縦列の要素１１の出力ポ
ートは最右方縦列のスイッチ・ルーティング要素１１の
入力ポートに接続している。これらの要素の出力ポート
はライン・インターフェイス・モジュール２０の出力ポ
ートに接続している。
【００１１】１つの要素１１はその入力ポートの１つか
らの各個々のＡＴＭセルをそのセルのルーティング・タ
グ内のビット数に応じて適正な出力ポートへルーティン
グする。制御バス１５に直結する構造制御バス１７が、
コントローラ装置１６が要素１１をプログラムし、それ
の状況を読み出すのを可能としている。構造ベース・ク
ロック（ＦＢＣＬＫ）信号が、スイッチ構造１０を通じ
ての要素１１から要素１１への転送のためにセルが要素
１１の作用を受けるレートを設定する。各スイッチ・ル
ーティング要素１１（全４×４無閉塞要素）の構成要素
が図３に示してある。各要素１１は４つの同期バッファ
１２を有し、各同期バッファはライン・インターフェイ
ス・モジュール２０または別のスイッチ・ルーティング
要素１１の出力ポートへ接続してある。同期バッファ１
２はスイッチ・バス１３に接続しており、このスイッチ
・バスは４つの出力選択ブロック１８に接続している。
各出力選択ブロック１８は３２個のセルを保持すること
ができ、同期バッファは２個のセルを保持することがで
きる。混雑問題を取り扱うために、スイッチ・ルーティ
ング要素１４はバックプレッシャ制御ブロック１４を有
し、このバックプレッシャ制御ブロックは出力選択ブロ
ック１８の各々からバックプレッシャ信号を受信し、こ
れを同期バッファ１２の各々に送ることができる。これ
については以下に説明する。制御インターフェイス・ブ
ロック１９は制御構造バス１７に接続した制御ポートを
通して要素１１のための制御、通信機能を取り扱う。
【００１２】セルは、要素１１へ伝送されるレートで同
期バッファ１２にクロックされる。４つの同期バッファ
１２からのセルはスイッチ・バス１３を通して多重化さ
れる。出力選択ブロック１８は各セルについてのルーテ
ィング・タグを読み取り、セルをそれぞれの出力ポート
へルーティングする。各出力選択ブロック１８は、セル
・ヘッダにあるマルチキャスト・ルーティング・フィー
ルド（「Ｍ」フィールド）かユニキャスト・ルーティン
グ・フィールド（「Ｓ」フィールド）のいずれかを読み
出す。スイッチ・ルーティング要素のルーティング・タ
グ・フィールドへのマッピングが図４に示してある。ス
イッチ構造１０におけるスイッチ・ルーティング要素１
１の第１ステージは、すべて、Ｓフィールドを読み出す
ようにプログラムされている。これらのスイッチ・ルー
ティング要素１１は、それらを通過するセルがすべて異
なったソースから来るときには同じルーティング・タグ
・フィールドを使用し得る。さらに、Ｓフィールドの値
は、唯一、セルがどの第２ステージ・スイッチ・ルーテ
ィング要素１１に行くことになるかを決定する。セル
は、次の表に記載するように切換え要素出力にルーティ
ングされる。
【００１３】 ───────────────────────Ｓフィールド値 出力ポート ０ ０ １ １ ２ ２３ ３ Ｓフィールドの値「１」を持つセルは第１ステージのス
イッチ・ルーティング要素１１によってポート１へルー
ティングされる。このセルはどのスイッチ・ルーティン
グ要素がこの方向でセルをルーティングしたかには無関
係にスイッチ・ルーティング要素「２１」へ移動する。
【００１４】第２ステージのスイッチ・ルーティング要
素１１も同じフィールドを使用する。しかしながら、こ
れらのスイッチ・ルーティング要素１１は第３ステージ
の複数のスイッチ・ルーティング要素１１へセルをルー
ティングし、ルーティング・タグ内のＭ（すなわちマル
チキャスト）フィールド、すなわち、図４に示すルーテ
ィング・タグのフィールドＭ１を読み出すようにこれら
のスイッチ・ルーティング要素をプログラムすることが
できなければならない。Ｍフィールドにおいて、その各
個々のビットにおける「１」の値は、出力選択ブロック
１８に対して、その出力ポートにセルが予定されている
ことを示す。このマッピングを以下に示す。 こうして、Ｍ１フィールドのビット・パターン「１０１
１」を持つセルがスイッチ構造１０の第２ステージのス
イッチ・ルーティング要素１１に到達したならば、ポー
ト「０」、「１」、「３」についての出力選択ブロック
１８が切換えバスからのセルを出力選択ブロック１８内
のバッファへコピーする。セルのコピーは、最終的に、
出力ポート「０」、「１」、「３」を通して、スイッチ
構造１０の第３ステージおよび最終ステージのスイッチ
・ルーティング要素「３０」、「３１」、「３３」へ伝
送される。
【００１５】スイッチ構造１０の第３ステージのスイッ
チ・ルーティング要素１１はスイッチ構造１０それ自体
の出力部へ直接セルをルーティングする。マルチキャス
ティング能力のために、これらのスイッチ・ルーティン
グ要素１１はセル・ヘッダのルーティング・タグ内の
「Ｍ」（マルチキャスト）フィールドを使用するように
プログラムされている。さらに、セルを出力ポートの任
意の組合せにルーティングすることができることが望ま
しい。最終ステージのスイッチ・ルーティング要素１１
の各々がスイッチ構造出力ポートの４つにのみ接続され
ているので、第３ステージのスイッチ・ルーティング要
素１１の各々はルーティング・ステージで個別の「Ｍ」
フィールドを持たなければならない。したがって、スイ
ッチ・ルーティング要素「３０」、「３１」、「３
２」、「３３」は、それぞれ、フィールド「Ｍ２」、
「Ｍ３」、「Ｍ４」、「Ｍ５」を読み出すようにプログ
ラムされる。これらのフィールドの動作は「Ｍ１」フィ
ールドとまったく同じである。
【００１６】図５Ａ、５Ｂ図は、それぞれ、例示したル
ーティング・タグに対してユニキャスト・コネクショ
ン、マルチキャスト・コネクションを行うためのスイッ
チ構造１０を通るルーティング経路を示している。種々
のステージのスイッチ・ルーティング要素１１間の実線
はセルのルーティングを示している。ＡＴＭスイッチを
通してのセルの移送を容易にし、セルの伝送損失をでき
りだけ避ける最適なセル・キューイング・システムのた
めに、ＡＴＭスイッチは大量のバッファリング・キャパ
シティを有し、これがライン・インターフェイス・モジ
ュール２０（入力、出力バッファ２１、２２の形をして
いる）とスイッチ構造１０との間に最適な方法で分配さ
れる。各入力バッファ２１はモジュール２０の７０００
個のセルを保持するバッファリング・キャパシティを有
し、各出力バッファ２２は２０００個のせるについての
キャパシティを有する。スイッチ・ルーティング要素１
１の各々が３２個だけのセルを保持できるのに対し、ス
イッチ構造１０での小さいバッファリングにより、同じ
出力ポートについてセル間にコネクションがあるときに
スイッチ構造１０を通してセルを移動させ続けることが
できる。同じ宛先、すなわち、同じポートに向けられた
異なったコネクションからのセルのバーストによって生
じたコネクションがあるときには、モジュール２０の大
きいバッファリングが作動する。
【００１７】ライン・インターフェイス・モジュール２
０の入力バッファ２１、出力バッファ２２は２つの優先
レベルを有する。各入力バッファ２１は２つのバッフ
ァ、すなわち、高位優先バッファ２５と低位優先バッフ
ァ２７として作動する。同様に、各出力バッファも、各
ＡＴＭセルのヘッダにおける優先ビットに応答して、２
つのバッファ、すなわち、高位優先バッファ２６と低位
優先バッファ２８として作動する。タイム・クリティカ
ルＡＴＭセルは高位優先バッファ２５、２６を通してル
ーティングされる。これら高位優先バッファ２５、２６
内のセルは低位優先バッファ２７、２８内のセルに優先
して移動する。その結果、タイム・クリティカル・セル
は、低位優先トラフィックの重いロード中、伝送損失ク
リティカル・セルよりも小さい遅延を持ってモジュール
２０を通して移動することになる。一方、スイッチ構造
１０では、ＡＴＭセルは、タイム・クリティカル・コネ
クションからのものであろうと遅延不感コネクションか
らのものであろうと、同じバッファリングを共有する。
スイッチ構造１０のバッファ・サイズは遅延が無視し得
るほど小さいので、スイッチ構造１０を通しての移動に
優先順位はない。この優先順位付けは、ＡＴＭセルがＡ
ＴＭスイッチを通して行列待ちさせられ、移送される緊
急度を設定する。たとえば、タイム・クリティカル・デ
ータ、たとえば、定数ビット・レート（ＣＢＲ）やネッ
トワーク管理情報については高い優先順位が用いられ
る。高優先度経路はデータがトラフィックを避けること
ができる高速経路となる。
【００１８】ライン・インターフェイス・モジュール２
０のバッファとスイッチ・ルーティング要素１１の協働
のために、バックプレッシャ信号回路が用いられる。こ
のバックプレッシャ信号回路は、セルの宛先バッファが
あふれてもはやそれ以上のセルを格納できなくなったと
きに伝送中のセルの損失を回避する。バックプレッシャ
信号すなわちあふれ信号は宛先バッファによって、混雑
しているバッファ、すなわち、所定の限界を超えている
バッファへセルを送ろうとしている任意のソース、すな
わち、ライン・インターフェイス・モジュール２０ある
いはスイッチ・ルーティング要素１１のいずれかに送ら
れる。混雑していないバッファへセルを送っているソー
スは停止させられない。図６は、入力チャネルからスイ
ッチ構造１０の３つのステージのスイッチ・ルーティン
グ要素１１を通しての入力バッファ２３へ、そして、出
力チャネルに接続した出力バッファ２４への入セルの経
路を示している。セル・データ経路は実線で示してあ
る。ＡＴＭスイッチを通してセルを転送するためのデー
タ・コネクションに並列に、あふれ信号をセル・ソース
へ送り戻す各バッファ用のバックプレッシャ信号コネク
ションが設けてある。このあふれ信号経路は破線で示し
てある。
【００１９】各出力バッファ２４はスイッチ構造１０の
第３ステージの４つの接続したスイッチ・ルーティング
要素１１へあふれ信号を発行し得る。第３ステージの要
素１１の各々は、第２ステージの４つの接続したスイッ
チ・ルーティング要素１１へあふれ信号を発行すること
ができ、各第２ステージの要素１１は第１ステージの４
つの接続したスイッチ・ルーティング要素１１へあふれ
信号を発行することができる。各第１ステージの要素１
１は４つの接続した入力ポート２３の出力バッファ２３
へあふれ信号を発行することができる。あふれ信号は混
雑している宛先バッファによってセルを送った特定のソ
ースへ送り返される。あふれ信号はソースの伝送キャパ
シティを停止させ、宛先バッファがその混雑セルを伝送
し終わったときに伝送が再開され、使用禁止のソースの
伝送キャパシティを使用可能とする。
【００２０】スイッチ構造１０のスイッチ・ルーティン
グ要素１１において、出力選択ブロック１８は、そのバ
ッファが限界を超えてあふれている場合には、あふれ信
号をバックプレッシャ制御ブロック１４へ送る。バック
プレッシャ信号を受け取ると、バックプレッシャ制御ブ
ロック１４は混雑した出力選択ブロック１８へセルを送
ろうとしている１つ（またはそれ以上）の同期バッファ
１２へ信号をルーティングする。セルはこの同期バッフ
ァ１２から読み出されず、入力ポートが選ばれる次の機
会まで同期バッファ１２内のセルはそこに留まる。出力
選択ブロック１８のバッファの状況がふたたびチェック
される。このプロセスは、バッファがセルのための余裕
を持つまで繰り返される。もちろん、あふれ信号が除去
され、バッファが伝送を再開できるときには、入力、出
力バッファ２１、２２内に格納されたセルの場合、最初
に伝送されるのは高位優先バッファ２５、２６内のセル
である。
【００２１】たいていの用途において、同じ出力ポート
への途中で複数のコネクションの瞬間帯域幅が出力ライ
ン・レートを超えた場合、ライン・インターフェイス・
モジュール２０の出力バッファ２２がいっぱいになり始
めるという点で、スイッチは効果的に出力待ちさせられ
る。バッファ２２がいっぱいなると、バックプレッシャ
信号がスイッチ構造１０の先行のスイッチ・ルーティン
グ要素１１へ送られる。スイッチ・ルーティング要素１
１は、それらのバッファがいっぱいの場合には、バック
プレッシャ信号をソースに戻す。最後に、モジュール２
０の入力バッファ２１がバックプレッシャ信号を受け取
り、いっぱいになり始める。バッファ２１、２２の現行
のサイズでは、スイッチは５ミリ秒（６２２Ｍｂｐｓ
で）までのデータのバーストを取り扱うことができる。
これは、ファイル・サーバとクライアントの間、あるい
は、分散形演算環境でのノード間でデータ・トラフィッ
クを搬送する際に非常に有用である。
【００２２】本スイッチ・キューイング・システムはバ
ースト性のトラフィックにつてのセル伝送損失を最小化
すると共に、タイム・クリティカル・データについての
遅延を回避することができる。スイッチは、セル優先レ
ベルについてよりも予接続基準に基づいてセルをドロッ
プする。ＡＴＭスイッチの他のユーザというよりも、混
雑原因データのセンダにペナルティが科せられる。本発
明の好ましい実施例を完全に説明したが、種々の代替
物、変更物、均等物も使用し得る。ここで、本発明が上
述した実施例に適切な修正を施すことによっても同等に
適用できることは明らかであろう。たとえば、優先レベ
ルの数はＡＴＭスイッチおよびＡＴＭセル・ヘッダに適
切な修正を施して３以上に拡張できる。したがって、上
記の説明は添付の特許請求の範囲で定義される発明の範
囲を限定するものとして考えてはならない。
【図面の簡単な説明】
【図１】本発明の実施例によるＡＴＭスイッチの全体的
な構成を示すブロック図である。
【図２】ライン・インターフェイス・モジュールの入
力、出力バッファおよび図１のＡＴＭスイッチのスイッ
チ・ルーティング要素を有するキューイング・システム
の図である。
【図３】図１のＡＴＭスイッチのスイッチ構造のブロッ
ク図である。
【図４】図３のスイッチ構造のスイッチ・ルーティング
要素の構成要素のブロック図である。
【図５】図４のスイッチ・ルーティング要素のバックプ
レッシャ制御ブロックの図である。
【図６】バックプレッシャ信号の生成を含む、図４のス
イッチ・ルーティング要素の動作のフローチャートであ
る。
【図７】図１のＡＴＭスイッチのライン・インターフェ
イス・モジュールの図である。
【符号の説明】
１０・・・スイッチ構造 １１・・・スイッチ・ルーティング要素 １２・・・同期バッファ １３・・・スイッチ・バス １４・・・スイッチ・ルーティング要素 １５・・・制御バス １６・・・コントローラ装置 １８・・・出力選択ブロック １９・・・スイッチ構造 ２０・・・ライン・インターフェイス・モジュール ２１・・・入力バッファ ２２・・・出力バッファ ２３・・・入力ポート ２４・・・出力ポート ２５・・・高位優先バッファ ２６・・・高位優先バッファ ２７・・・低位優先バッファ ２８・・・低位優先バッファ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数の入力チャネルから複数の出力チャ
    ネルへセルを転送するためのＡＴＭスイッチであって、
    各々が前記入力チャネルの１つに接続してあり、前記１
    つの入力チャネルからのセルを伝送する複数の入力ポー
    トであり、各入力ポートが前記セルが前記入力ポートの
    伝送よりも早く前記入力チャネルから到達したときにセ
    ルを保持する入力バッファを有し、複数の優先レベルに
    応答してその入力バッファからセルを伝送する複数の入
    力ポートと、各々が前記出力チャネルの１つに接続して
    おり、前記１つの出力チャネルへセルを伝送する複数の
    出力ポートであり、各出力ポートが前記セルが前記出力
    ポートの伝送よりも早く前記入力ポートから到達したと
    きにセルを保持する出力バッファを有し、複数の優先レ
    ベルに応答してその出力バッファからセルを伝送する複
    数の出力ポートと、前記入力ポートから前記出力ポート
    へセルを伝送するスイッチ構造と、各出力ポートの各出
    力バッファと各入力ポートの各入力バッファとの間に接
    続してあるバックプレッシャ信号回路であり、混雑した
    出力バッファから、この出力バッファへセルを伝送した
    ばかりの入力ポートのバッファへ信号を送り、前記入力
    ポートのバッファの伝送を停止させるバックプレッシャ
    信号回路とを包含することを特徴とするＡＴＭスイッ
    チ。
  2. 【請求項２】 請求項１記載のＡＴＭスイッチにおい
    て、前記スイッチ構造が前記セルを保持するバッファを
    包含し、これらのバッファが前記優先レベルに応答しな
    いことを特徴とするＡＴＭスイッチ。
  3. 【請求項３】 請求項１記載のＡＴＭスイッチにおい
    て、前記複数の優先レベルが２を超えないことを特徴と
    するＡＴＭスイッチ。
  4. 【請求項４】 請求項１記載のＡＴＭスイッチにおい
    て、前記スイッチ構造が前記セルを保持するバッファを
    包含し、前記入力、出力バッファが少なくとも大きさの
    順序によって前記スイッチ構造バッファのキャパシティ
    を超えるキャパシティを有することを特徴とするＡＴＭ
    スイッチ。
  5. 【請求項５】 請求項１記載のＡＴＭスイッチにおい
    て、各入力バッファが出力バッファのキャパシティの２
    倍よりも大きいキャパシティを有することを特徴とする
    ＡＴＭスイッチ。
  6. 【請求項６】 請求項５記載のＡＴＭスイッチにおい
    て、各入力バッファが約７０００セルのキャパシティを
    有することを特徴とするＡＴＭスイッチ。
  7. 【請求項７】 請求項６記載のＡＴＭスイッチにおい
    て、各出力バッファが約２０００セルのキャパシティを
    有することを特徴とするＡＴＭスイッチ。
JP35966897A 1996-12-30 1997-12-26 Ａｔｍスイッチ・キューイング・システム Abandoned JPH10285186A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/777,438 US6011779A (en) 1996-12-30 1996-12-30 ATM switch queuing system
US08/777438 1996-12-30

Publications (1)

Publication Number Publication Date
JPH10285186A true JPH10285186A (ja) 1998-10-23

Family

ID=25110261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35966897A Abandoned JPH10285186A (ja) 1996-12-30 1997-12-26 Ａｔｍスイッチ・キューイング・システム

Country Status (6)

Country Link
US (1) US6011779A (ja)
JP (1) JPH10285186A (ja)
KR (1) KR100452951B1 (ja)
CA (1) CA2224753C (ja)
DE (1) DE19757966A1 (ja)
FR (1) FR2758036B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503131A (ja) * 2000-06-30 2004-01-29 マルコーニ　コミュニケーションズ，インコーポレイテッド １つの送信先から複数の送信元への非同期バックプレッシャの同期化

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201789B1 (en) * 1996-12-30 2001-03-13 Compaq Computer Corporation Network switch with dynamic backpressure per port
US6487212B1 (en) * 1997-02-14 2002-11-26 Advanced Micro Devices, Inc. Queuing structure and method for prioritization of frames in a network switch
SE510170C2 (sv) * 1997-05-16 1999-04-26 Ericsson Telefon Ab L M Metod och anordning för styrning av datapaketflöde medelst baktrycksmeddelande
JP3670131B2 (ja) * 1998-02-27 2005-07-13 沖電気工業株式会社 競合制御回路
US6438102B1 (en) 1998-06-03 2002-08-20 Cisco Technology, Inc. Method and apparatus for providing asynchronous memory functions for bi-directional traffic in a switch platform
US6967961B1 (en) * 1998-06-03 2005-11-22 Cisco Technology, Inc. Method and apparatus for providing programmable memory functions for bi-directional traffic in a switch platform
US6463485B1 (en) 1998-06-03 2002-10-08 Cisco Technology, Inc. System for providing cell bus management in a switch platform including a write port cell count in each of a plurality of unidirectional FIFO for indicating which FIFO be able to accept more cell
US6483850B1 (en) 1998-06-03 2002-11-19 Cisco Technology, Inc. Method and apparatus for routing cells having different formats among service modules of a switch platform
JP3866425B2 (ja) * 1998-11-12 2007-01-10 株式会社日立コミュニケーションテクノロジー パケットスイッチ
US6501757B1 (en) 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
US6810031B1 (en) 2000-02-29 2004-10-26 Celox Networks, Inc. Method and device for distributing bandwidth
US6907041B1 (en) * 2000-03-07 2005-06-14 Cisco Technology, Inc. Communications interconnection network with distributed resequencing
US6781998B1 (en) 2000-04-07 2004-08-24 Telefonaktiebolaget Lm Ericsson (Publ) Random reordering system/method for use in ATM switching apparatus
JP3646638B2 (ja) * 2000-09-06 2005-05-11 日本電気株式会社 パケット交換装置及びそれに用いるスイッチ制御方法
JP2002111716A (ja) * 2000-10-04 2002-04-12 Nec Corp パケットスイッチ及びそれに用いるマルチキャスト制御方式
CA2428325C (en) * 2000-11-29 2011-08-30 Matthew David Walker Transmitting and receiving real-time data
US6973032B1 (en) * 2000-12-04 2005-12-06 Cisco Technology, Inc. Selective backpressure control for multistage switches
US6832261B1 (en) 2001-02-04 2004-12-14 Cisco Technology, Inc. Method and apparatus for distributed resequencing and reassembly of subdivided packets
US6934760B1 (en) * 2001-02-04 2005-08-23 Cisco Technology, Inc. Method and apparatus for resequencing of packets into an original ordering using multiple resequencing components
US7092393B1 (en) 2001-02-04 2006-08-15 Cisco Technology, Inc. Method and apparatus for distributed reassembly of subdivided packets using multiple reassembly components
CN1557072A (zh) * 2001-09-21 2004-12-22 ���˹���Ѷ��� 使用缓冲器大小计算用于拥塞控制的传输速率的数据通信方法和系统
WO2003049373A1 (en) * 2001-11-30 2003-06-12 British Telecommunications Public Limited Company Data transmission
AU2003216817A1 (en) * 2002-03-27 2003-10-13 British Telecommunications Public Limited Company Data structure for data streaming system
EP1359722A1 (en) * 2002-03-27 2003-11-05 BRITISH TELECOMMUNICATIONS public limited company Data streaming system and method
US7230929B2 (en) * 2002-07-22 2007-06-12 Qlogic, Corporation Method and system for dynamically assigning domain identification in a multi-module fibre channel switch
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US6886141B1 (en) * 2002-10-07 2005-04-26 Qlogic Corporation Method and system for reducing congestion in computer networks
US20040105388A1 (en) * 2002-12-02 2004-06-03 David Wilkins Router node with control fabric and resource isolation therein
GB0306296D0 (en) * 2003-03-19 2003-04-23 British Telecomm Data transmission
US7471635B2 (en) * 2003-07-16 2008-12-30 Qlogic, Corporation Method and apparatus for test pattern generation
US7525910B2 (en) * 2003-07-16 2009-04-28 Qlogic, Corporation Method and system for non-disruptive data capture in networks
US7453802B2 (en) * 2003-07-16 2008-11-18 Qlogic, Corporation Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
US7620059B2 (en) * 2003-07-16 2009-11-17 Qlogic, Corporation Method and apparatus for accelerating receive-modify-send frames in a fibre channel network
US7684401B2 (en) * 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7583597B2 (en) * 2003-07-21 2009-09-01 Qlogic Corporation Method and system for improving bandwidth and reducing idles in fibre channel switches
US7477655B2 (en) * 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7525983B2 (en) * 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US7630384B2 (en) * 2003-07-21 2009-12-08 Qlogic, Corporation Method and system for distributing credit in fibre channel systems
US7420982B2 (en) * 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7522529B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for detecting congestion and over subscription in a fibre channel network
US7406092B2 (en) * 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7573909B2 (en) * 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7512067B2 (en) * 2003-07-21 2009-03-31 Qlogic, Corporation Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
US7646767B2 (en) * 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7580354B2 (en) * 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7894348B2 (en) * 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7466700B2 (en) * 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7430175B2 (en) * 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7792115B2 (en) * 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7447224B2 (en) * 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7522522B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for reducing latency and congestion in fibre channel switches
US7558281B2 (en) * 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US20050047405A1 (en) * 2003-08-25 2005-03-03 International Business Machines Corporation Switching device for controlling data packet flow
US7564789B2 (en) * 2004-02-05 2009-07-21 Qlogic, Corporation Method and system for reducing deadlock in fibre channel fabrics using virtual lanes
US7480293B2 (en) * 2004-02-05 2009-01-20 Qlogic, Corporation Method and system for preventing deadlock in fibre channel fabrics using frame priorities
US7340167B2 (en) * 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
US7930377B2 (en) * 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
ATE390807T1 (de) * 2004-06-23 2008-04-15 Alcatel Lucent Netzelement mit einem koppelfeld
US7453810B2 (en) * 2004-07-27 2008-11-18 Alcatel Lucent Method and apparatus for closed loop, out-of-band backpressure mechanism
US8295299B2 (en) * 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US7593997B2 (en) 2004-10-01 2009-09-22 Qlogic, Corporation Method and system for LUN remapping in fibre channel networks
US7519058B2 (en) * 2005-01-18 2009-04-14 Qlogic, Corporation Address translation in fibre channel switches
US7548560B1 (en) 2006-02-27 2009-06-16 Qlogic, Corporation Method and system for checking frame-length in fibre channel frames
DE602006019558D1 (de) * 2006-05-26 2011-02-24 M T C Macchine Trasformazione Carta S R L Vorrichtung zur Umhüllung von Bögenstapeln
CN100591047C (zh) * 2007-02-10 2010-02-17 华为技术有限公司 一种多级交换网的反压方法、系统及交换节点
US20080219669A1 (en) * 2007-03-05 2008-09-11 Futurewei Technologies, Inc. SDH/SONET Convergent Network
US7990980B2 (en) * 2007-12-27 2011-08-02 International Business Machines Corporation Modeling non-deterministic priority queues for efficient model checking
US7835285B2 (en) * 2008-02-04 2010-11-16 The Boeing Company Quality of service, policy enhanced hierarchical disruption tolerant networking system and method
US8255496B2 (en) 2008-12-30 2012-08-28 Juniper Networks, Inc. Method and apparatus for determining a network topology during network provisioning
US8565118B2 (en) * 2008-12-30 2013-10-22 Juniper Networks, Inc. Methods and apparatus for distributed dynamic network provisioning
US8331362B2 (en) * 2008-12-30 2012-12-11 Juniper Networks, Inc. Methods and apparatus for distributed dynamic network provisioning
US8953603B2 (en) * 2009-10-28 2015-02-10 Juniper Networks, Inc. Methods and apparatus related to a distributed switch fabric
US8442048B2 (en) 2009-11-04 2013-05-14 Juniper Networks, Inc. Methods and apparatus for configuring a virtual network switch
US8644139B2 (en) * 2010-04-26 2014-02-04 International Business Machines Corporation Priority based flow control within a virtual distributed bridge environment
US8891406B1 (en) 2010-12-22 2014-11-18 Juniper Networks, Inc. Methods and apparatus for tunnel management within a data center
US10402527B2 (en) 2017-01-04 2019-09-03 Stmicroelectronics S.R.L. Reconfigurable interconnect
CN108269224B (zh) 2017-01-04 2022-04-01 意法半导体股份有限公司 可重新配置的互连
US11593609B2 (en) 2020-02-18 2023-02-28 Stmicroelectronics S.R.L. Vector quantization decoding hardware unit for real-time dynamic decompression for parameters of neural networks
US11531873B2 (en) 2020-06-23 2022-12-20 Stmicroelectronics S.R.L. Convolution acceleration with embedded vector decompression

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367520A (en) * 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
AU675302B2 (en) * 1993-05-20 1997-01-30 Nec Corporation Output-buffer switch for asynchronous transfer mode
US5583861A (en) * 1994-04-28 1996-12-10 Integrated Telecom Technology ATM switching element and method having independently accessible cell memories
EP0705006B1 (en) * 1994-09-28 1999-09-01 Siemens Aktiengesellschaft ATM communication system for statistical multiplexing of cells
JP2856104B2 (ja) * 1995-04-18 1999-02-10 日本電気株式会社 Ａｔｍスイッチ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503131A (ja) * 2000-06-30 2004-01-29 マルコーニ　コミュニケーションズ，インコーポレイテッド １つの送信先から複数の送信元への非同期バックプレッシャの同期化

Also Published As

Publication number Publication date
CA2224753C (en) 2002-09-17
US6011779A (en) 2000-01-04
CA2224753A1 (en) 1998-06-30
DE19757966A1 (de) 1998-07-02
FR2758036B1 (fr) 2005-09-09
FR2758036A1 (fr) 1998-07-03
KR100452951B1 (ko) 2005-01-17
KR19980064824A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JPH10285186A (ja) Ａｔｍスイッチ・キューイング・システム
US6052376A (en) Distributed buffering system for ATM switches
EP0300061B1 (en) Self-routing switching system
Karol Shared-memory optical packet (ATM) switch
US7006438B2 (en) Distributed control of data flow in a network switch
US7742486B2 (en) Network interconnect crosspoint switching architecture and method
US5856977A (en) Distribution network switch for very large gigabit switching architecture
US5557607A (en) Methods and apparatus for enqueueing and dequeueing data cells in an ATM switch fabric architecture
US7145873B2 (en) Switching arrangement and method with separated output buffers
US5467347A (en) Controlled access ATM switch
KR100396109B1 (ko) 패킷스위치및패킷스위치용제어기
US6487171B1 (en) Crossbar switching matrix with broadcast buffering
US20080069125A1 (en) Means and apparatus for a scalable congestion free switching system with intelligent control
US6944170B2 (en) Switching arrangement and method
US6345040B1 (en) Scalable scheduled cell switch and method for switching
EP1421750B1 (en) System and method for communicating data using a common switch fabric
US6574232B1 (en) Crossbar switch utilizing broadcast buffer and associated broadcast buffer management unit
US5742597A (en) Method and device for multipoint switching and arbitration in output-request packet switch
JP2002026917A (ja) パケット交換装置
JP2002325087A (ja) 非閉塞スイッチシステム及びそのスイッチング方法並びにプログラム
US6956851B1 (en) Crossbar subsystem and method
Obara et al. High speed transport processor for broad-band burst transport system
EP1198098B1 (en) Switching arrangement and method with separated output buffers
Ohtsuki et al. A high-speed packet switch architecture with a multichannel bandwidth allocation
Awdeh Why fast packet switching?

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060208