DE19757966A1

DE19757966A1 - ATM-Schalter-Warteschlangensystem

Info

Publication number: DE19757966A1
Application number: DE19757966A
Authority: DE
Inventors: Jeffrey Merlin Wills
Original assignee: Hyundai Electronics America Inc
Current assignee: SK Hynix America Inc
Priority date: 1996-12-30
Filing date: 1997-12-24
Publication date: 1998-07-02
Also published as: JPH10285186A; KR100452951B1; CA2224753A1; US6011779A; CA2224753C; KR19980064824A; FR2758036A1; FR2758036B1

Description

Die Erfindung betrifft ein ATM-Schalter-Warteschlangensystem in Telekommunikationsnetzwerken und insbesondere Schalter in einem Netz werk mit asynchronem Übertragungsmodus (ATM = "Asynchronous Transfer Mo dus").

In einem Telekommunikationsnetzwerk müssen Einheiten von Daten zwischen verschiedenen Punkten des Netzwerks durch Schalter geleitet werden. In ATM-Netzwerken werden Verkehrsströme verschiedener Informa tionstypen gemäß dem Konzept "Bandbreite auf Anfrage" übertragen. Die Dateneinheiten, ATM-Zellen, werden entsprechend den variierenden Anfor derungen jeder ATM-Zelle übertragen. Dateneinheiten, die zeitkritisch sind, wird bei der Netzwerkleitung der Vorrang gegeben. Dateneinheiten, die informationskritisch sind, wird der Vorrang gegenüber Zellverlust gegeben. Diese Fähigkeit zur Verarbeitung von Video, Sprache, Computer daten und andere Information hat zur breiten Akzeptanz von ATM als zu künftiger Netzwerkstandard geführt.

Ein ATM-Netzwerkschalter muß zuverlässig Information mit mini maler Verzögerung und minimalem Verlust leiten, die breite Variation an Erfordernissen in ATM-Netzwerken stellt jedoch harte Anforderungen an den ATM-Schalter. Unterschiedliche Designs wurden vorgeschlagen und rea lisiert. Offenkundige Mängel beinhalteten Komplexität, hohe Kosten und Hindernisse für Konfigurationsänderungen. In vielen Designs wird der Schalter aus komplizierten Komponenten geschaffen, die Schaltoperationen zentralisieren. Solche Komponenten sind nicht nur teuer, sondern Schalt konfigurationsänderungen sind auch schwierig, da die zentralisierten Operationen ebenfalls geändert werden müssen, um sich an die neue Schaltkonfiguration anzupassen. Ein weit besseres Design beruht auf Mo dularität, wodurch Komponenten leicht dem Schalter hinzugefügt oder von ihm entfernt werden können.

Aufgabe der Erfindung ist es, ein ATM-Schalter-Warteschlangen system zu schaffen, das kostengünstig ist und bei dem Schalterkonfigura tionsänderungen leicht durchzuführen sind.

Diese Aufgabe wird entsprechend den Merkmalen des Anspruchs 1 gelöst.

Die vorliegende Erfindung löst oder minimiert im wesentlichen diese Probleme mit einem ATM-Schalter, in dem Pufferung mit einem Gegen drucksystem beschleunigt verteilt wird, das die schnelle Übertragung zeitkritischer Daten maximiert und den Verlust informationskritischer Daten minimiert. Der ATM-Schalter ist modular in der Konstruktion, und es können ziemlich kostengünstige Komponenten verwendet werden.

Hierzu schafft die Erfindung einen ATM-Schalter zur Übertra gung von Zellen von einer Vielzahl von Eingangskanälen zu einer Vielzahl von Ausgangskanälen. Der Schalter hat eine Vielzahl von Eingangsan schlüssen, eine Vielzahl von Ausgangsanschlüssen, eine Schalterstruktur, die Zellen von den Eingangsanschlüssen an die Ausgangsanschlüsse über trägt, und einen Gegendrucksignalschaltkreis, welcher zwischen jedem Ausgangspuffer jedes Ausgangsanschlusses und jedem Eingangspuffer jedes Eingangsanschlusses angeschlossen ist. Jeder Eingangsanschluß ist an ei nen der Eingangskanäle angeschlossen und überträgt Zellen vom Eingangs kanal. Jeder Ausgangsanschluß ist an einen der Ausgangskanäle ange schlossen und überträgt Zellen an den Ausgangskanal. Jeder Eingangsan schluß hat einen Eingangspuffer, der ATM-Zellen hält, wenn die Zellen schneller von dem Eingangskanal des Anschlusses ankommen, als der Ein gangsanschluß sie übertragen kann. Der Ausgangsanschluß überträgt auch Zellen von seinem Ausgangspuffer reagierend auf eine Vielzahl von Vor rangstufen. Der Gegendrucksignalschaltkreis sendet ein Signal von einem überlasteten Ausgangspuffer durch die Schalterstruktur an die Eingangs anschlußpuffer, die unmittelbar eine Zelle an den Ausgangspuffer über tragen hatten, so daß die Eingangsanschlußpuffer die Übertragung ein stellen.

In diesem ATM-Schalter-Warteschlangensystem wird Zellenver lust für stoßweisen Verkehr minimiert, während eine Verzögerung für zeitkritische Daten vermieden wird. Der ATM-Schalter läßt eher Zellen auf einer je-Verbindungsbasis als auf einer Zellenvorrangstufe fallen. Der oder die Sender der eine Überlastung hervorrufenden Daten werden eher benachteiligt als andere Benutzer des ATM-Schalters.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.

Fig. 1 ist ein Blockdiagramm des allgemeinen Aufbaus eines ATM-Schalters gemäß einer Ausführungsform der vorliegenden Erfindung.

Fig. 2 ist ein Blockdiagramm der Schalterstruktur des ATM- Schalters aus Fig. 1.

Fig. 3 ist ein Blockdiagramm der Elemente eines Schalterlei stungselements der Schalterstruktur aus Fig. 2.

Fig. 4 zeigt die Bereichszuordnung von Leitungs-Markierungs- Feldern an die Schalter-Leitungselemente in der Schalterstruktur aus Fig. 2.

Fig. 5A zeigt den Zellenweg einer Unicast-Verbindung in der Schalterstruktur für Beispielwerte im Leitungs-Markierungsfeld, und

Fig. 5B zeigt den Zellenweg einer Multicast-Verbindung in der Schalterstruktur für Beispielwerte im Leitungs-Markierungsfeld.

Fig. 6 ist ein Diagramm eines Gegendrucksteuerungsblocks des Schalterleitungselements aus Fig. 3.

Der allgemeine Aufbau eines ATM-Schalters gemäß der vorliegen den Erfindung ist in Fig. 1 dargestellt. Jeder Eingangskanal ist an ei nen Eingangsanschluß 23 angeschlossen, der einen Eingangspuffer 21 (nicht in dieser Abbildung gezeigt) aufweist. Jeder Ausgangskanal ist an einen Ausgangsanschluß 24 angeschlossen, der einen Ausgangspuffer 22 (nicht in dieser Abbildung gezeigt) aufweist. Die Eingangspuffer 21 und Ausgangspuffer 22 sind über eine Schalterstruktur 10 verbunden, durch die die ATM-Zellen, die durch einen Eingangsanschluß 23 (und Eingangs puffer 21) erhalten wurden, an den passenden Ausgangsanschluß 24 (und Ausgangspuffer 22) geleitet werden. Die Eingangs- und Ausgangsanschlüsse 23 und 24 (und Eingangs- und Ausgangspuffer 21 und 22) sind in Leitungs schnittstellenmodulen 20 realisiert, die durch die Schalterstruktur 10 miteinander verbunden sind. Die ATM-Zellen treten durch ein Leitungs schnittstellenmodul 20 ein, werden durch die Schalterstruktur 10 gelei tet und treten durch ein anderes Leitungsschnittstellenmodul 20 aus.

Der ATM-Schalter weist auch eine Steuereinheit 16 auf, die mit den Leitungsschnittstellenmodulen 20 und der Schalterstruktur 10 über einen Steuerbus 15 kommuniziert. Die Steuereinheit 16 konfiguriert und überwacht die Leitungsschnittstellenmodule 20 und die Schalterstruktur 10. Die Steuereinheit 16 liefert sämtliche Anrufszugriff-Steuerfunktio nen, einschließlich Verbindungsaufbau, Aufrechterhaltung und Abbruch, und verarbeitet die durch die Leitungsschnittstellenmodule 20 gemessene Information, um die Verbindung und Verbindungsstatistiken für das Netz werk-Management aufrechtzuerhalten. Betriebsgemäß werden Signalisie rungs- und Management-Zellen an die und von der Steuereinheit 16 über tragen. Diese Zellen werden durch die Steuereinheit 16 empfangen, nachdem sie durch die Schalterstruktur 10 an einen Leitungsschnittstellenmodul 20 gelangen. Die Signalisierungs- und Management-Zellen werden von dem Leitungsschnittstellenmodul 20 entfernt und durch den Steuerbus 15 an die Steuereinheit 16 geschickt. Die Steuereinheit 16 überträgt die Si gnalisierungs- und Management-Zellen an das Netzwerk, indem sie diese Zellen an einen Leitungsschnittstellenmodul 20 durch den Steuerbus 15 sendet. Die Zellen werden durch die Schalterstruktur 10 zu einem Lei tungsschnittstellenmodul 20 geleitet und an das Netzwerk übertragen.

Indem eine solche Steuerinformation für die Steuereinheit 16 zunächst durch die Schalterstruktur 10 hindurchgeleitet wird, bevor die Information die Steuereinheit 16 erreicht oder bevor die von der Steuer einheit 16 erzeugte Information den Schalter verläßt, können mehrere Steuereinheiten 16 eine feste Anzahl an Leitungsschnittstellenmodulen 20 mit Anrufsteuerung und Netzwerk-Management-Meldungen überwachen, die durch einen zentralen Prozessor geleitet werden, wenn die Schalterarchi tektur auf eine größere Zahl von Anschlüssen ausgedehnt wird. Diese Mo dularität im Steuerungs-und Netzwerk-Management-Design ermöglicht eine rasche Ausdehnung des ATM-Schalters. Steuerungs-und Management-Verarbei tungskapazität, z. B. die Steuereinheiten 16, werden mit zusätzlicher Schaltkapazität, z. B. den Leitungsschnittstellenmodulen 20, versehen.

Die Leitungsschnittstellenmodule 20 versorgen alle Nebenlei tungs- und Nebenverbindungsfunktionen, einschließlich physikalischer Schichtverbindungsbeendigung, Übersetzung von ATM-Zellen-Kopfangaben in Leitungsmarkierungen zur Verwendung durch die Schalterstruktur 10, Ver kehrsüberwachung und Zellratenentkopplung einschließlich der Einfügung und Löschung frei verfügbarer Zellen. Jeder Leitungsschnittstellenmodul 20 mißt auch Zellverlust, markierte Zellen, hindurchgeleitete Zellen und die Zahl der für jede Verbindung fallengelassenen Zellen. Andererseits bewahrt die Schalterstruktur 10, welche von einem Leitungsschnittstel lenmodul empfangene Zellen an ein oder mehrere Leitungsschnittstellenmo dule leitet, nur Warteschlangen-Stufen-Statistiken zur Überlastung durch Messung der Zahl von Zellen, während der Gegendruck (unten beschrieben) angelegt wird, und des Ausmaßes an Zellenverlust.

Jeder Leitungsschnittstellenmodul 20 hat einen Eingangsan schluß 23 und einen Ausgangsanschluß 24, wobei jeder Eingangspuffer 21 an eine Kommunikationsleitung angeschlossen ist, an der ATM-Zellen emp fangen werden. Jeder Ausgangspuffer 22 eines Ausgangsanschlusses 24 ist an eine Kommunikationsleitung angeschlossen, an die die Zellen übertra gen.

Der Aufbau der Schalterstruktur 10 ist in Fig. 2 detailliert dargestellt. Die Schalterstruktur 10 ist ein 16-Anschluß gepuffertes Be nes-Zwischenverbindungsnetzwerk mit 4×4-Schalterleitungselementen 11. Dies bedeutet, daß jedes Schalterleitungselement 11 vier Eingangsan schlüsse und vier Ausgangsanschlüsse hat. Wie in Fig. 2 gezeigt, sind die Schalterleitungselemente 11 der am weitesten links befindlichen Spalte sämtlich mit einem Ausgangsanschluß eines Leitungsschnittstellen moduls 20 verbunden. Die vier Ausgangsanschlüsse jeder dieser Schalter leitungselemente 11 sind wiederum mit Eingangsanschlüssen der mittleren Spalte von Schalterleitungselementen 11 verbunden. Die Ausgangsanschlüs se der mittleren Spalte von Schalterleitungselementen 11 sind mit den Eingangsanschlüssen der Schalterleitungselemente 11 in der am weitesten rechts befindlichen Spalte verbunden. Die Ausgangsanschlüsse dieser Ele mente sind an die Ausgangsanschlüsse der Leitungsschnittstellenmodule 20 angeschlossen.

Ein Schalter-Leitungselement 11 leitet jede individuelle ATM- Zelle von einem seiner Eingangsanschlüsse an den oder die passenden Aus gangsanschlüsse über die Bits innerhalb der Leitungsmarkierung der Zel le weiter. Ein Struktursteuerbus 17, welcher an den Steuerbus 15 ange schlossen ist, ermöglicht es der Steuereinheit 16, die Schalterleitungs elemente 11 zu programmieren und ihren Zustand zu lesen. Ein Struktur grundtaktsignal (FBCLK = "Fabric Base Clock Signal") setzt die Rate, mit der auf die Zellen durch die Schalterleitungselemente 11 zur Übertragung durch die Schalterstruktur 10 von Schalterleitungselement 11 zu Schal terleitungselement 11 eingewirkt wird. Dies bestimmt die interne Verbin dungsrate der Schalterstruktur 10.

Die Elemente jedes Schalterleitungselements 11, welches ein völliges nichtblockierendes 4×4-Element ist, sind in Fig. 3 gezeigt. Je des Schalterleitungselement 11 hat vier Synchronisationspuffer 12, von denen jeder an einen Ausgangsanschluß eines Leitungsschnittstellenmoduls 20 oder an ein anderes Schalterleitungselement 11 angeschlossen ist. Die Synchronisationspuffer 12 sind mit einem Schalterbus 13 verbunden, wel cher wiederum an vier Ausgangswählblöcke 18 angeschlossen ist. Jeder Ausgangswählblock 18 ist zum Halten von 32 Zellen fähig, während ein Synchronisationspuffer 12 zwei Zellen halten kann. Folglich kann jedes Schalterleitungselement 11 bis zu 136 Zellen zur selben Zeit halten. Um Oberlastungsprobleme zu verarbeiten, hat das Schalterleitungselement 11 einen Gegendrucksteuerblock 14, welcher Gegendrucksignale von jedem der Ausgangswählblöcke 18 empfangen kann und die Gegendrucksignale an jeden der Synchronisationspuffer 12, wie unten beschrieben, weiterleitet. Ein Steuerschnittstellenblock 19 erledigt Steuer- und Signalisierungsfunk tionen für das Schalterleitungselement 11 durch einen Steueranschluß, der an den Struktursteuerbus 17 angeschlossen ist.

Zellen werden in einen Synchronisationspuffer 12 mit der Rate getaktet, mit der die Zellen in das Schalterleitungselement 11 übertra gen werden. Die Zellen von den vier Synchronisationspuffern 12 werden durch den Schalterbus 13 mehrfach betrieben (multiplexed). Die Ausgangs wählblöcke 18 lesen die Leitungsmarkierungen für jede Zelle und leiten die Zellen zu ihren jeweiligen Ausgangsanschlüssen. Jeder Ausgangswähl block 18 liest entweder ein multicast-Leitungsfeld ('M') oder ein uni cast-Leitungsfeld ('S') im Zellenkopf. Die Bereichszuordnung der Schal terleitungselemente 11 an das Leitungsmarkierungsfeld ist in Fig. 4 ge zeigt.

Die Schalterleitungselemente 11 in der ersten Stufe der Schal tungsstruktur 10 sind sämtlich dazu programmiert, daß S-Feld zu lesen. Diese Schalterleitungselemente 11 können dasselbe Leitungsmarkierungs feld verwenden, da die Zellen, die durch sie hindurchtreten, alle von verschiedenen Quellen kommen. Ferner bestimmt allein der Wert des S-Fel des, zu welchen Schalterleitungselementen 11 zweiter Stufe die Zelle wandern wird. Die Zellen werden an den Schalterelementausgang gemäß fol gender Tabelle geleitet.

S-Feldwert
Ausgangsanschluß
0	0
1	1
2	2
3	3

Eine Zelle mit dem Wert '1' im S-Feld wird an den Anschluß 1 durch ein Schalterleitungselement 11 in der ersten Stufe geleitet. Diese Zelle wandert zum Schalterleitungselement '21', ungeachtet von welchem Schalterleitungselement die Zelle in diese Richtung geleitet wird.

Die zweite Stufe von Schalterleitungselementen 11 verwendet ebenfalls dasselbe Feld. Diese Schalterleitungselemente 11 müssen jedoch in der Lage sein, die Zellen an mehrere Schalterleitungselemente 11 in der dritten Stufe zu leiten, so daß diese Schalterleitungselemente 11 zum Lesen eines M-(oder multicast)Feldes in der Leitungsmarkierung, z. B. dem in Fig. 4 dargestellten Feld M1 in der Leitungsmarkierung, pro grammiert sind.

In einem M-Feld zeigt ein Wert von '1' in jedem individuellen Bit des Feldes dem Ausgangswählblock 18 an, daß die Zelle für seinen Ausgangsanschluß bestimmt ist. Die Bereichszuordnung sieht folgender maßen aus:

Wenn folglich eine Zelle mit dem Bitmuster '1011' im M1-Feld an einem Schalterleitungselement 11 in der zweiten Stufe der Schalterstruktur 10 ankommt, kopiert der Ausgangswählblock 18 für Ausgänge '0', '1', und '3' die Zelle vom Schalterbus 13 in den Puffer innerhalb des Ausgangswähl blocks 18. Die Kopien der Zelle werden schließlich durch die Ausgangsan schlüsse '0', '1', und '3' an die Schaltelemente '30', '31', und '33' in der dritten und letzten Stufe der Schalterstruktur 10 übertragen.

Die Schalterleitungselemente 11 in der dritten Stufe der Schalterstruktur 10 leiten Zellen direkt zu den Ausgängen der Schalter struktur 10 selbst. Zur multicasting-Fähigkeit werden diese Schalterlei tungselemente 11 zur Verwendung der 'M'-(multicast)felder in den Lei tungsmarkierungen der Zellenköpfe programmiert. Ferner ist es wünschens wert, die Zellen zu beliebigen Kombinationen der Ausgangsanschlüsse lei ten zu können. Da sämtliche Schalterleitungselemente 11 der letzten Stu fe nur an vier der Schalterstrukturausgangsanschlüsse angeschlossen sind, muß jedes der Schalterleitungselemente 11 der dritten Stufe ein unterschiedliches 'M'-Feld in der Leitungsstufe haben. Folglich sind die Schalterelemente '30', '31', '32' und '33' zum jeweiligen Lesen der Fel der 'M2', 'M3', 'M4', und 'M5' programmiert. Der Betrieb dieser Felder ist exakt derselbe für das 'M1'-Feld.

Fig. 5A und Fig. 5B zeigen den Leitungsweg durch die Schalter struktur 10 für jeweils eine unicast-Verbindung und für eine multicast- Verbindung für beispielhafte Leitungsmarkierungen. Die dunkleren Linien zwischen den Schalterleitungselementen 11 der verschiedenen Stufen stel len die Leitung der Zelle dar.

Für ein optimales Zellen-Warteschlangensystem, welches den Transport von Zellen durch den ATM-Schalter erleichtert und den Verlust von Zellen soweit wie möglich vermeidet, hat der ATM-Schalter ein großes Maß an Pufferkapazität, welches in optimaler Weise zwischen den Lei tungsschnittstellenmodulen 20 (in Form der Eingang- und Ausgangspuffer 21 und 22) und der Schalterstruktur 10 verteilt ist. Jeder Eingangspuf fer 21 hat eine Pufferkapazität zum Halten von 7000 Zellen des Leitungs schnittstellenmoduls 20, und jeder Ausgangspuffer 22 eine Kapazität für 2000 Zellen. Während jedes der Schalterleitungselemente 11 nur 32 Zellen halten kann, ermöglicht es die geringe Pufferung in der Schalterstruktur 10 den Zellen, sich weiterhin durch die Schalterstruktur 10 zu bewegen, wenn dort eine Anhäufung von Zellen für denselben Ausgangsanschluß vor liegt. Die große Pufferung in den Leitungsschnittstellenmodulen 20 ar beitet, wenn dort eine Überlastung vorliegt, die durch Folgen von Zellen von verschiedenen Verbindungen, die mit einer Überschrift für dieselbe Bestimungsposition, z. B. denselben Anschluß, versehen sind, hervorgeru fen werden.

Die Eingangspuffer 21 und die Ausgangspuffer 22 der Leitungs schnittstellenmodule 20 haben zwei Vorrangstufen. Jeder Eingangspuffer 21 arbeitet wie zwei Puffer, ein Puffer mit hohem Vorrang 25 und ein Puffer mit niedrigem Vorrang 27. In ähnlicher Weise arbeitet jeder Aus gangspuffer 22 wie zwei Puffer, ein Puffer mit hohem Vorrang 26 und ein Puffer mit niedrigem Vorrang 28, reagierend auf ein Vorrang-Bit in der Kopfangabe jeder ATM-Zelle. Zeitkritische ATM-Zellen werden durch die Puffer mit hohem Vorrang 25 und 26 geleitet. Zellen in diesen Puffern mit hohem Vorrang 25, 26 wandern bevorzugt gegenüber den Zellen in den Puffern mit niedrigem Vorrang 27, 28. im Ergebnis wandern zeitkritische Zellen durch die Leitungsschnittstellenmodule 20 mit einer geringeren Verzögerung als verlustkritische Zellen während starker Belastungen an niedrigvorrangigem Verkehr. Andererseits teilen die ATM-Zellen in der Schalterstruktur 10, ob zeitkritische oder verzögerungsunempfindliche Verbindungen, dieselbe Pufferung. Das Wandern durch die Schalterstruktur 10 ist nicht vorranggeordnet, da die Puffergrößen in der Schalterstruk tur 10 so gering sind, daß die Verzögerung vernachlässigbar ist. Diese Vorrangordnung setzt die Dringlichkeit fest, mit der auf ATM-Zellen zu gegriffen wird und mit der sie durch den ATM-Schalter transportiert wer den. Beispielsweise wird der hohe Vorrang für zeitkritische Daten wie eine konstante Bitrate (CBR = "constant bit rate") und Netzwerk-Manage ment-Information verwendet. Dieser Weg mit hohem Vorrang schafft einen schnellen Datenweg zur Vermeidung von Verkehrsstauungen.

Zur Kooperation zwischen den Puffern in den Leitungsschnitt stellenmodulen 20 und den Schalterleitungselementen 11 wird ein Gegen drucksignal-Schaltkreis verwendet. Der Gegendruck-Signalschaltkreis ver meidet den Verlust von Zellen bei der Übertragung, wenn der Zielpuffer der Zellen überfüllt ist, so daß er keine Zellen mehr speichern kann. Das Gegendrucksignal, ein Oberfüllungssignal, wird durch einen Zielpuf fer an eine beliebige Quelle angelegt, entweder ein Leitungsschnittstel lenmodul 20 oder ein Schalterleitungselement 11, welche versucht, eine Zelle an den Puffer, der überlastet worden ist, z. B. über eine vorbe stimmte Schwelle gefüllt worden ist, zu senden. Quellen, die Zellen an nicht-überlastete Puffer senden, werden nicht gestoppt.

Fig. 6 zeigt den Weg einer eintreffenden Zelle von einem Ein gangskanal an einen Eingangspuffer 23 durch die drei Stufen der Schal terleitungselemente 11 in der Schalterstruktur 10 und einen Ausgangspuf fer 24, der an einen Ausgangskanal angeschlossen ist. Der Zellendatenweg ist mit durchgezogenen Linien bezeichnet. Parallel zu den Datenverbin dungen für die Übertragung von Zellen durch den ATM-Schalter verläuft eine Gegendruck-Signalverbindung für jeden Puffer zum Senden eines Ober füllungssignals zurück zur Zellenquelle. Dieser Überfüllungssignalweg ist durch unterbrochene Linien bezeichnet.

Jeder Ausgangspuffer 24 kann ein Überfüllungssignal an die vier verbundenen Schalterleitungselemente 11 in der dritten Stufe der Schalterstruktur 10 ausgeben. Jedes der Schalterleitungselemente 11 in der dritten Stufe kann ein Überfüllungssignal an die vier verbundenen Schalterleitungselemente 11 in der zweiten Stufe ausgeben, während jedes Schalterleitungselement 11 in der zweiten Stufe ein Überfüllungssignal an die vier verbundenen Schalterleitungselemente 11 in der ersten Stufe ausgeben kann. Jedes Schalterleitungselement 11 der ersten Stufe kann ein Überfüllungssignal an die Ausgangspuffer 23 der vier verbundenen Eingangsanschlüsse 23 ausgeben. Das Überfüllungssignal wird durch den überlasteten Zielpuffer zurück zu der speziellen Quelle geleitet, welche die Zelle gesendet hat. Das Überfüllungssignal deaktiviert die Übertra gungskapazität der Quelle; die Übertragung kann wieder einsetzen, wenn der Zielpuffer seine angehäuften Zellen übertragen hat und die Übertra gungskapazität der deaktivierten Quellen freigibt.

In den Schalterleitungselementen 11 der Schalterstruktur 10 sendet der Ausgangswählblock 18 ein Überfüllungssignal an den Gegen drucksteuerblock 14, falls der Puffer des Ausgangswählblocks 18 über ei ne Schwelle gefüllt wird. Bei Empfang des Gegendrucksignals leitet der Gegendrucksteuerblock 14 das Signal an einen (oder mehrere) Synchronisa tionspuffer 12, welche versuchen, Zellen an den überlasteten Ausgangs wählblock 18 zu senden. Die Zelle wird von dem Synchronisationspuffer 12 nicht gelesen, und die Zellen im Synchronisationspuffer 12 bleiben dort, bis dieser Eingangsanschluß zum nächsten Mal ausgewählt wird. Der Zu stand des Puffers des Ausgangswählblocks 18 wird erneut überprüft. Der Prozeß wird so lange wiederholt, bis der Puffer Platz für die Zelle hat.

Wenn ein Überfüllungssignal entfernt wird und ein Puffer die Übertragung wieder aufnehmen kann, sind es natürlich die Zellen in den Puffern mit hohem Vorrang 25 und 26, die zunächst übertragen werden, falls Zellen in den Eingangs- und Ausgangspuffern 21 und 22 gespeichert sind.

In den meisten Anwendungen wird insofern bei dem Schalter ef fektiv eine Ausgangswarteschlange gebildet, als, wenn die unmittelbare Bandbreite der Mehrfachverbindungen hin zu demselben Ausgangsanschluß die Ausgangsleitungsrate überschreitet, der Ausgangspuffer 22 des Lei tungsschnittstellenmoduls 20 anfängt, gefüllt zu werden. Wenn dieser Ausgangspuffer 22 gefüllt ist, wird ein Gegendrucksignal an das vorheri ge Schalterleitungselement 11 in der Schalterstruktur 10 gesendet. Die Schalterleitungselemente 11 schieben das Gegendrucksignal zurück zur Quelle, wenn ihre Puffer gefüllt werden. Schließlich empfängt der Ein gangspuffer 21 des Leitungsschnittstellenmoduls 20 ein Gegendrucksignal, so daß er beginnt, gefüllt zu werden. Die gegenwärtige Bemessung der Eingangs- und Ausgangspuffer 21 und 22 ermöglicht es dem Schalter, Da tenbündel bis zu 5 Millisekunden (bei 622 Mbps) zu verarbeiten, was beim Datenverkehr zwischen Steuereinheiten für Speicherzugriff und Kunden oder zwischen Knoten in einer verteilten Rechenumgebung sehr nützlich ist.

Das Schalter-Warteschlangensystem minimiert Zellenverlust für stoßweisen Verkehr, während eine Verzögerung für zeitkritische Daten vermieden wird. Der Schalter läßt Zellen auf einer Pro-Verbindungsbasis eher fallen als Zellen auf einer Zellenvorrangstufe. Der oder die Sender der überlastungsverursachenden Daten wird eher als andere Benutzer des ATM-Schalters benachteiligt.

Gemäß einer Modifikation der Erfindung kann die Zahl der Vor rangstufen mit geeigneter Änderung des ATM-Schalters und der ATM-Zellen- Kopfangabe auf mehr als zwei erhöht werden.

Claims

1. ATM-Schalter-Warteschlangensystem zur Übertragung von Zel len von einer Vielzahl von Eingangskanälen an eine Vielzahl von Aus gangskanälen, wobei ein ATM-Schalter
eine Vielzahl von Eingangsanschlüssen (23), von denen jeder Eingangsanschluß (23) an einen der Eingangskanäle angeschlossen ist und Zellen von diesem einen Eingangskanal überträgt, der Eingangsanschluß (23) einen Eingangspuffer (21) hat, der Zellen hält, wenn die Zellen schneller von dem Eingangskanal ankommen als der Eingangsanschluß (23) sie überträgt, wobei der Eingangsanschluß (23) Zellen von seinem Ein gangspuffer (21) reagierend auf eine Vielzahl von Vorrangstufen über trägt,
eine Vielzahl von Ausgangsanschlüssen (24), von denen jeder Ausgangsanschluß (24) an einen der Ausgangskanäle angeschlossen ist und Zellen an diesen einen Ausgangskanal überträgt, wobei der Ausgangsan schluß (24) einen Ausgangspuffer (22) hat, der Zellen hält, wenn die Zellen schneller von den Eingangsanschlüssen 23) ankommen, als der Aus gangsanschluß (24) sie überträgt, wobei der Ausgangsanschluß (24) Zellen von seinem Ausgangspuffer (22) reagierend auf eine Vielzahl von Vorrang stufen überträgt,
eine Schalterstruktur (10), die Zellen von den Eingangsan schlüssen (23) an die Ausgangsanschlüsse (24) überträgt, und
ein Gegendruck-Signalschaltkreis, der zwischen jeden Ausgangs puffer (22) jedes Ausgangsanschlusses (24) und jeden Eingangspuffer (21) jedes Eingangsanschlusses (23) angeschlossen ist, wobei der Gegendruck- Signalschaltkreis ein Signal von einem überlasteten Ausgangspuffer (22) an diejenigen Eingangspuffer (21) sendet, die unmittelbar eine Zelle an den Ausgangspuffer (22) übertragen haben, so daß die Eingangspuffer (21) die Übertragung einstellen, umfaßt.

2. ATM-Schalter-Warteschlangensystem nach Anspruch 1, dadurch gekennzeichnet, daß die Schalterstruktur (10) Puffer zum Halten der Zel len umfaßt, wobei die Zellen nicht reagierend sind auf die Vorrangstu fen.

3. ATM-Schalter-Warteschlangensystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vielzahl von Vorrangstufen nicht die Zahl von zwei überschreitet.

4. ATM-Schalter-Warteschlangensystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schalterstruktur (10) Puffer zum Halten der Zellen umfaßt und die Eingangs- und Ausgangspuffer (21, 22) eine Kapazität haben, die die Kapazität der Puffer der Schalter struktur (10) um mindestens eine Größenordnung übersteigt.

5. ATM-Schalter-Warteschlangensystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jeder Eingangspuffer (21) eine Ka pazität hat, die mehr als doppelt so groß ist wie die eines Ausgangspuf fers (22).

6. ATM-Schalter-Warteschlangensystem nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jeder Eingangspuffer (21) eine Ka pazität von etwa 7000 Zellen hat.

7. ATM-Schalter-Warteschlangensystem nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder Ausgangspuffer (22) eine Ka pazität von etwa 2000 Zellen hat.