KR19980064824A - 에이티엠 교환 큐잉 시스템 - Google Patents

에이티엠 교환 큐잉 시스템 Download PDF

Info

Publication number
KR19980064824A
KR19980064824A KR1019970078913A KR19970078913A KR19980064824A KR 19980064824 A KR19980064824 A KR 19980064824A KR 1019970078913 A KR1019970078913 A KR 1019970078913A KR 19970078913 A KR19970078913 A KR 19970078913A KR 19980064824 A KR19980064824 A KR 19980064824A
Authority
KR
South Korea
Prior art keywords
input
cell
output
buffer
port
Prior art date
Application number
KR1019970078913A
Other languages
English (en)
Other versions
KR100452951B1 (ko
Inventor
윌스제프리머릭
Original Assignee
할프레드 엠.호퍼
현대전자아메리카인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 할프레드 엠.호퍼, 현대전자아메리카인코포레이티드 filed Critical 할프레드 엠.호퍼
Publication of KR19980064824A publication Critical patent/KR19980064824A/ko
Application granted granted Critical
Publication of KR100452951B1 publication Critical patent/KR100452951B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Abstract

본 발명은 임계시간 동안의 지연을 방지하기 위하여 버스티 트래픽의 셀손실을 최소화한 교환 큐잉 시스템을 갖는 ATM 교환망을 제공하기 위한 것이다. 교환망은 복수개의 입력포트와, 복수개의 출력포트와, 입력포트에서 출력포트로 셀을 전송하기 위한 교환구조부와, 각 출력포트의 각 출력버퍼와 각 입력포트의 각 입력버퍼간의 연결을 수행하는 백프레서 제어부를 구비한다. 각 입력포트는 입력포트의 전송보다 더 빨리 셀이 상기 입력채널로부터 입력되면 셀을 저장하는 입력버퍼를 구비하며, 복수개의 우선순위 레벨로 입력버퍼로부터 셀을 전송한다. 또한 각 출력포트는 셀이 출력포트의 전송보다 더 빨리 셀이 상기 입력포트로부터 입력되면 셀을 저장하는 출력버퍼를 구비하며, 복수개의 우선순위 레벨로 출력버퍼로부터 셀을 전송한다. 이러한 방법으로 셀 우선순위 레벨보다는 기본적인 연결 상태에서 셀을 전송할 수 있으며, 종래의 다른 유저들보다 폭주유발 데이터의 송신을 피할 수 있게 되는 것이다.

Description

에이티엠 교환 큐잉 시스템
본 발명은 원격통신 네트워크에 관한 것으로, 특히 비동기 전송 방식(ATM, Asynchronous Transfer Mode) 네트워크에서의 교환(Switch)에 관한 것이다.
일반적으로 원격통신 네트워크에서 데이터의 단위들은 교환기들을 통해 네트워크의 다른 지점들 사이에서 경로가 설정되어야만 한다. 그래서 ATM 네트워크에서, 정보가 포함된 타입의 트래픽 스트림은 수요량에 의한 대역폭 개념에 따라 전송된다. ATM 셀 데이터는 각 ATM 셀의 변화하는 요구에 따라 전송된다. 임계시간이라는 데이터 단위는 네트워크 경로에서 우선성이 주어지며, 임계정보라는 데이터 단위는 셀 손실에 반하여 우선성을 갖는다. 그래서 비디오, 음성, 컴퓨터 데이터와 다른 정보를 다루는 ATM 네트워크의 수용력은 앞으로 전개될 네트워크의 표준으로써 ATM이 광범위한 적용분야를 가져왔다.
ATM 교환망은 지연 및 손실을 최소화하면서 신뢰성있게 정보를 경로설정함에 틀림없지만, ATM 네트워크에서 요구되는 다양한 조건들은 ATM 교환기에게 어려운 요구사항을 만든다. 이를 위해 다른 설계기술들이 제안되고 실행되어 왔다.
그러나 종래 기술은 ATM 교환을 수행하는 데 있어 복잡성과 고비용 및 용이하게 구성을 변경시킬 수 없는 문제점이 있었다. 이러한 종래 기술에서 교환은 교환들을 중앙집중화하는 복잡한 소자들로부터 수행되어, 고비용을 필요로 할 뿐만 아니라 교환 시스템 구성의 변화를 어렵게 하였다. 왜냐하면 중앙집중화된 동작이 새로운 교환 시스템의 구성에 적용될 수 있도록 변경되어야 하기 때문이다. 이를 개선하기 위한 기술은 교환 시스템으로부터 소자들을 쉽게 추가/삭제할 수 있는 모듈화에 의존하는 것이었다.
그래서 본 발명은 ATM 교환에서 임계시간 내에 데이터의 빠른 전송의 최대화와 임계정보 데이터의 손실을 최소화하는 백 프레서(Backpressure) 시스템과 함께 신속하게 분산되는 버퍼링으로 이러한 문제점을 해결하거나 완화시켜주기 위해 제안된 것이다.
이에 따라 본 발명에 의한 ATM 교환은 구조상 모듈화되고 저비용의 구성소자를 사용해서 구축할 수 있다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 복수개의 입력채널에서 복수개의 출력채널로 셀을 전송하기 위한 ATM 교환 큐잉 시스템을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 ATM 교환 큐잉 시스템은,
복수개의 입력채널에서 복수개의 출력채널로 셀을 전송하는 ATM 교환에 있어서, 상기 입력채널 중의 하나와 연결되어 상기 셀들을 상기 하나의 입력채널로부터 전송하고, 상기 입력포트의 전송보다 더 빨리 상기 셀들이 상기 입력채널로부터 입력되면 상기 셀을 저장하는 입력버퍼를 구비하며, 복수개의 우선순위 레벨에 반응하여 입력버퍼로부터 셀을 전송하는 복수개의 입력포트와; 상기 출력채널 중의 하나와 연결되어 셀을 상기 하나의 출력채널로 전송하고, 상기 출력포트의 전송보다 더 빨리 셀이 상기 입력포트로부터 입력되면 상기 셀을 저장하는 출력버퍼를 구비하며, 복수개의 우선순위 레벨에 반응하여 출력버퍼로부터 셀을 전송하는 복수개의 출력포트와; 상기 입력포트에서 상기 출력포트로 셀을 전송하는 교환구조부와; 각 출력포트의 각 출력버퍼와 각 입력포트의 각 입력버퍼 간을 연결시키고, 폭주된 출력버퍼로부터 즉각적으로 전송된 셀을 갖는 폭주된 입력포트버퍼로 제어신호를 전송하여 상기 입력포트버퍼의 전송이 중지되도록 하는 백프레서 제어부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
그래서 백 프레서 신호 회로는 출력버퍼로 셀을 즉각적으로 전송하는 입력포트버퍼의 교환구조부를 통해 정체된 출력버퍼로부터 신호가 전송되게 하여 입력포트버퍼가 전송을 중지하도록 한다.
이러한 교환 큐잉 시스템의 셀 손실은 버스티(Bursty) 트래픽을 최소화하고, 그 동안 임계시간 동안 데이터 지연을 피하게 된다. ATM 교환은 기본 연결 베이스마다 셀을 처리하고, 셀 우선순위로 셀을 처리한다. 과잉-원인 데이터의 송신은 오히려 ATM 교환의 다른 유저보다 곤란하게 된다.
도 1은 본 발명에 의한 ATM 교환의 블록구성도,
도 2은 도1의 ATM 교환에서 라인정합부의 입/출력버퍼와 교환경로 소자들을 갖는 큐잉 시스템의 블록구성도,
도 3는 도1의 ATM 교환에서 교환구조부의 블록구성도,
도 4는 도3의 교환구조부에서 교환경로를 도시한 블록구성도,
도 5A 및 도 5B는 도4에서 교환구조부(10)의 유니캐스트와 멀티캐스트 연결에 의한 루팅경로를 도시한 블록구성도,
도 6은 도1에서 라인정합부의 블록구성도.
도면의 주요 부분에 대한 부호의 설명
10: 교환구조부 15: 제어버스
16: 제어부 20: 라인정합부
21: 입력버퍼 22: 출력버퍼
23: 입력포트 24: 출력포트
이하, 본 발명 ATM 교환 큐잉 시스템의 기술적 사상에 따른 일실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 도1은 본 발명에 의한 ATM 교환의 블록구성도이다.
이에 도시된 바와 같이, 각 입력채널은 입력포트(23)에 연결되고, 입력버퍼(21)(이는 도면상에 도시하지 않았다)를 구비한다. 그리고 각 출력채널은 출력포트(24)에 연결되고 출력버퍼(22)(이는 도면상에 도시하지 않았다)를 구비한다. 입력버퍼(21) 및 출력버퍼(22)는 입력포트(23)(와 입력버퍼(21))를 통해 수신되는 ATM 셀을 적절한 출력포트(24)(와 출력버퍼(22))로 경로설정하는 교환구조부(10)에 의해 서로 연결된다. 입력 및 출력포트(23)(24)(와 입력 및 출력버퍼(21)(22))는 교환구조부(10)에 의해 상호접속된 라인정합부(20)에서 실현된다. ATM 셀은 라인정합부(20)를 통해 입력되고, 교환구조부(10)를 통해 경로설정되며, 다른 라인정합부(20)를 통해 출력된다.
또한 ATM 셀은 제어버스(15)를 통해 라인정합부(20) 및 교환구조부(10)와 통신하는 제어부(16)를 구비한다. 제어부(16)는 라인정합부(20) 및 교환구조부(10)를 감시하고 제어한다. 제어부(16)는 망관리를 위한 접속유지 및 링크상태 관리가 수행될 수 있도록 라인정합부(20)에 의해 측정된 정보를 처리하고 호설정과 호유지와 호해제 및 호처리와 같은 모든 호 액세스 제어 기능을 제공한다. 실제적으로 신호 및 관리 셀은 제어부(16)에서 송/수신된다. 이러한 셀은 교환구조부(10)를 통해 라인정합부(20)의 출력부분으로 전송된 다음 제어부(16)에 의해 수신되게 된다. 신호 및 관리 셀은 라인정합부(20)의 출력부분에서 이동되어 제어버스(15)를 통해 제어부(16)로 보내진다. 제어부(16)는 제어버스(15)를 통해 라인정합부(20)의 입력부분으로 신호 및 관리 셀을 보냄으로써 신호 및 관리 셀을 네트워크로 전송하게 된다. 이러한 셀은 교환구조부(10)를 통해 라인정합부(20)의 출력부분으로 경로가 설정되어 네트워크로 전송되게 된다.
그리고 제어정보가 제어부(16)에 도달하거나 또는 제어부(16)에 의해 생성된 정보가 교환망에 도달하기 전에, 교환구조부(10)를 통해 제어부(16)로 전송되는 제어 정보를 다중 제어부(16)는 중앙프로세서를 통해 전송된 호제어 및 네크워크 관리 메시지로 고정된 수의 라인정합부(20)를 각각 감시할 수 있고, 이때 교환 시스템은 많은 수의 포트로 확장된다. 이러한 제어 및 네크워크 관리 모듈은 ATM 교환망을 용이하게 확장시키게 된다. 그래서 제어부(16)에서의 제어 및 관리 처리 용량은 라인정합부(20)의 교환 용량을 더욱 증가시키게 된다.
또한 라인정합부(20)는 모든 병행경로(By-pass)와 병행연결(By-Connection) 기능과 물리계층 링크 터미네이션(Termination) 기능과 교환구조부(10) 사용에 의한 ATM 셀 헤더 정보의 경로 태그로의 변환 기능과 트래픽 폴리싱(Policing) 기능과 셀 속도 디커플링(Decoupling) 기능과 비할당(Unassigned) 셀의 삽입/삭제 기능을 지원한다. 더불어 각각의 라인정합부(20)는 각각의 연결에 대해 손실 셀, 태그된 셀, 통과 셀, 통과되지 못한 셀을 측정한다. 그리고 하나의 라인정합부(20)에서 수신한 셀들을 다른 라인정합부(20)에 하나 이상의 셀 경로를 설정하는 교환구조부(10)는 백 프레서로부터 받은 셀 손실량 정보로 손실된 셀의 양을 측정함으로써 폭주에 대한 큐-레벨(Queue-Level) 통계치를 유지하게 된다.
각각의 라인정합부(20)는 하나의 입력포트(23)와 하나의 출력포트(24)를 구비한다. 그리고 각 입력포트(23)의 입력버퍼(21)는 ATM 셀을 수신한 통신 라인과 연결되고, 각 출력포트(24)의 출력버퍼(22)는 ATM 셀이 송신된 통신 라인과 연결된다.
도2는 ATM 교환에서 라인정합부의 입/출력버퍼와 교환경로 소자들을 갖는 큐잉 시스템의 블록구성도이다.
이에 도시된 바와 같이, 교환구조부(10)는 4×4 SRE(Switch Routing Element, 교환 경로 소자)(11) 상호연결 네트워크의 16-포트 버퍼이다. 즉, 각각의 SRE(11)는 4개의 입력포트와 4개의 출력포트를 갖는다. 가장 좌측 열은 라인정합부(20)의 출력포트에 각각 연결된다. 이러한 각 SRE(11)의 4개의 출력포트는 차례대로 SRE(11)의 중간(Middle) 열의 입력포트에 연결된다. 각 SRE(11)의 중간 열의 출력포트는 SRE(11)의 가장 우측 열의 입력포트에 연결된다. 이러한 SRE의 출력포트는 라인정합부(20)의 출력포트와 연결된다.
그리고 SRE(11)는 셀의 경로 태그에 포함된 비트에 의해 입력포트중의 하나에서 적절한 출력포트(들)로 개별적인 ATM 셀을 경로설정하게 된다. 제어버스(15)와 직접 연결된 구조제어버스(17)는 제어부(16)가 SRE(11)에 프로그램하고 SRE(11)의 상태를 읽을 수 있도록 한다. 구조베이스클럭(Fabric Base Clock) 신호는 교환구조부(10) 내에서 SRE(11)로부터 SRE(11)로 전송이 이루어질 때 SRE(11)에서 동작하는 셀의 속도를 설정한다. 이는 교환구조부(10)의 내부 링크 속도에 의해 결정된다.
도3은 ATM 교환의 교환구조부(10)의 블록구성도이다.
이에 도시된 바와 같이, 교환구조부(10)는 각각의 SRE(11) 소자는 완전 4×4 비블록(Non-blocking) 소자로 되어 있다. 각각의 SRE(11)는 라인정합부(20) 또는 다른 SRE(11)의 출력포트에 각각 연결된 네 개의 동기버퍼(12)로 구성된다. 동기버퍼(12)는 네 개의 출력선택부(18)와 차례대로 연결된 교환버스(13)와 연결된다. 각각의 동기버퍼(12)는 2셀을 저장할 수 있고, 출력선택부(18)는 32셀을 저장할 수 있다. 따라서 각각의 SRE(11)는 한 번에 136 셀(= 2×4 + 32×4)을 저장할 수 있게 된다. 폭주문제를 관리하기 위해 SRE(11)는 출력선택부(18) 중의 하나로부터 백프레서 신호를 수신하여 동기버퍼(12) 중의 하나로 전송하는 백프레서 제어부(14)를 구비한다. 제어인터페이스부(19)는 구조제어버스(17)와 연결된 제어포트를 통해 SRE(11)에서의 제어 및 신호처리 기능을 관리하게 된다.
그리고 동기버퍼(12)로 입력되는 셀의 클럭은 SRE(11)로 전송되는 셀의 속도와 같다. 네 개의 동기버퍼(12)로부터 수신된 셀은 교환버스(13)로 입력되어 다중화된다. 출력선택부(18)는 각 셀의 경로 태그를 읽어, 각각의 출력포트로 셀의 경로를 설정해준다. 각 출력선택부(18)는 셀의 헤더에서 멀티캐스트(Multicast) 경로 필드('M' 필드)읽거나 또는 유니캐스트(Unicast) 경로 필드('S' 필드)를 읽는다. SRE(11)에서 경로 태그로의 매핑은 도4에 도시된 바와 같다.
그래서 교환구조부(10)에서 SRE(11)의 첫 번째 단계는 'S' 필드를 읽는 것이다. 이러한 SRE(11)는, 다른 소스(Source)를 모두 통과시키는 셀과 같이, 동일한 경로 태그 필드를 사용할 수 있다. 나아가 S 필드의 값은 셀이 진행되는 SRE(11)의 두 번째 단계에서 하나의 경로를 유일하게 결정한다. 셀은 다음의 표1과 같이 SRE(11)의 출력에 따라 경로설정된다.
S 필드의 값과 해당 출력포트
S 필드 값 0 1 2 3
출력포트 0 1 2 3
여기서 S 필드의 값 '1'은 첫 번째 단계의 SRE(11)에 의해 출력포트1로 경로설정되는 것을 의미한다. 이 셀은 SRE(11)로 방향이 설정된 셀과 무관하게 SRE '21'로 이동한다.
또한 SRE(11)의 두 번째 단계는 동일 필드를 사용한다. 그리고 이 SRE(11)는 도4에 도시된 바와 같이, SRE(11)가 경로 태드의 필드 M1이 경로 태그에서 M(또는 멀티캐스트) 필드를 읽을 수 있도록 프로그램되어, 세 번째 단계에 있는 SRE(11)의 다중 교환으로 셀의 경로가 설정되게 된다.
이러한 M 필드에서 필드의 각 비트 값 '1'은 셀이 출력포트로 지정되는 것을 출력선택부(18)로 표시한다. 이것의 매핑은 다음의 표2에서와 같다.
M 필드의 값과 해당 포트
M 필드 비트0 비트1 비트2 비트3
포트 포트0 포트1 포트2 포트3
만약 셀의 비트 패턴이 M1 필드에서 '1011'이면, 교환구조부(10)의 두 번째 단계에 있는 교환소자인 SRE(11)에 도착하고, 출력선택부(18)는 포트 '0'과 '1'과 '3'을 선택하여 셀을 교환버스(13)로부터 출력선택부(18)의 버퍼로 복사하게 된다. 결국 셀의 복사는 출력포트 '0'과 '1'과 '3'을 통하여 교환구조부(10)의 마지막 단계인 세 번째 단계에 있는 SRE '30'과 SRE '31'과 SRE '33'으로 전송되게 된다.
교환구조부(10)의 세 번째 단계에서 SRE(11)는 셀을 교환구조부(10)의 자체의 출력으로 직접 경로설정한다. 멀티캐스팅 기능을 위해 이러한 교환소자인 SRE(11)는 셀 헤더의 경로 태그에서 'M'(멀티캐스트) 필드를 사용할 수 있도록 프로그램된다. 나아가 바람직하게 출력포트의 어떠한 조합으로도 셀의 경로 설정이 가능하게 된다. 따라서 각 SRE(11)의 마지막 단계는 교환구조부(10)의 네 개의 출력포트와 연결되고, 세 번째 단계의 SRE(11)는 경로 설정 단계의 'M' 필드를 가져야만 한다. 이처럼 교환소자인 SRE '30', '31', '32' 및 '33'은 각각 필드 'M2', 'M3', 'M4' 및 'M5'를 읽을 수 있도록 프로그램된다. 그래서 이 필드들의 동작은 상기한 'M1' 필드에서 동작된 바와 동일하게 동작한다.
도5A는 경로 태그의 일실시예에서 교환구조부(10)의 유니캐스트 연결에 의한 루팅(Routing) 경로를 도시한 블록구성도이고, 도5B는 경로 태그의 일실시예에서 교환구조부(10)의 멀티캐스트 연결에 의한 루팅(Routing) 경로를 도시한 블록구성도이다. 각 단계의 SRE(11) 사이에 있는 굵은 선은 각각 유니캐스트와 멀티캐스트에 의한 셀의 경로를 도시한 것이다.
이러한 ATM 교환을 통한 셀 전송을 용이하게 하고 가능한한 셀 손실을 방지하는 최적의 셀 큐잉 시스템에서, ATM 교환은 입/출력(21)(22) 버퍼의 형태를 갖는 라인정합부(20)와 교환구조부(10) 간에 최적의 방식으로 분배되는 많은 버퍼의 용량을 갖는다. 각각의 입력버퍼(21)는 라인정합부(20)의 7000 셀을 버퍼링할 수 있는 용량을 갖고, 각 출력버퍼는 2000 셀을 버퍼링할 수 있는 용량을 갖는다. 각 SRE(11)가 32 셀을 저장하는 동안, 동일한 출력포트로 셀 간 연결이 이루어질 때 교환구조부(10)에서의 적은(Small) 버퍼링은 교환구조부(10)를 통해 셀이 연속적으로 이동되게 한다. 라인정합부(20)의 큰(Large) 버퍼링은 두 개의 우선순위 레벨을 갖는다. 라인정합부(20)의 입력버퍼(21)와 출력버퍼(22)는 높은 우선순위와 낮은 우선순위의 두 개의 레벨로된 우선순위를 갖는다. 마찬가지로 각각의 출력버퍼는 각 ATM 셀의 헤더에서 우선순위 비트와 일치하도록 높은 우선순위 버퍼(26)와 낮은 우선순위 버퍼(28)인 두 개의 버퍼로써 동작한다. 임계시간 동안 ATM 셀은 높은 우선순위 버퍼(25)(26)를 통해 경로설정된다. 이러한 높은 우선순위 버퍼(25)(26)의 셀은 낮은 우선순위 버퍼(27)(28)의 셀보다 먼저 전송된다. 이에 따라 임계시간 동안 낮은 우선순위 트래픽에 부하가 많이 걸리면 임계손실 보다 더 적은 수의 지연된 셀이 라인정합부(20)를 통해 전송된다. 그리고 ATM 셀의 교환구조부(10)는 임계시간 이하이거나 연결에서 지연상태인 셀이 없으면 동일한 버퍼를 공유하게 된다. 교환구조부(10)를 통해 전송하는 것은 교환구조부(10)의 버퍼크기가 지연을 무시할 만큼 작으면 우선순위가 없게 된다. 이러한 우선순위는 ATM 셀이 ATM 교환을 통해 대기(Queue)되고 전송됨으로써 신속하게 처리된다. 예를 들어 높은 우선순위는 임계시간에 있는 데이터를 위해 사용되고, 마찬가지로 임계시간에 있는 항등비트율(CBR, Constant Bit Rate)과 네트워크 관리 정보에 대해서도 사용된다. 이처럼 높은 우선순위 경로는 데이터가 트래픽을 피할 수 있도록 빠른 경로를 제공해준다.
그리고 라인정합부(20)의 버퍼와 교환경로소자(SRE)(11)간의 협동동작은 백프레서 제어부(14)에 의해 제어된다. 백프레서 제어부(14)는 셀의 목적지 버퍼가 꽉차있어 더 이상 셀을 저장할 수 없을 때 전송시 셀 손실을 방지하기 위해 사용된다. 백프레서 제어부(14)의 신호인 오버필(Overfill) 신호는 미리 결정된 한계치를 넘어서 저장되는 폭주된 버퍼로 셀 전송을 시도하는 라인정합부(20) 또는 교환경로소자(SRE)(11)와 같은 어떠한 소스의 목적지 버퍼를 제어하게 된다. 그래서 폭주되지 않은 버퍼로 송신되는 셀의 소스는 중지되지 않게 된다.
도6은 교환구조부(10)에서 SRE(11)의 세 단계를 통해 입력채널에서 입력버퍼(23)로 전송되고, 출력버퍼에서 출력채널로 전송되는 셀의 경로를 도시한 블록구성도이다. 셀 데이터 경로는 굵은 선에 의해 표시된다. ATM 교환을 통해 전송되는 셀 데이터 연결의 병렬구조에서 각 버퍼가 오버필 신호를 셀소스로 되돌려 전송하는 백 프레서 신호가 존재한다. 이러한 오버필 신호의 경로는 도6에 점선으로 표시하였다.
그래서 각 출력버퍼(24)는 교환구조부(10)의 세 번째 단계에 있는 네 개의 SRE(11)로 오버필 신호를 역송출하게 된다. 즉, 각 두 번째 단계의 SRE(11)가 첫 번째 단계의 네 개의 SRE(11)로 오버필 신호를 송출하는 동안, 세 번째 단계의 각 SRE(11)는 오버필 신호를 두 번째 단계의 네 개의 SRE(11)로 송출하게 된다. 그리고 각 첫 번째 단계의 SRE(11)는 입력포트(23)와 연결된 네 개의 출력버퍼(24)로 오버필 신호를 송출하게 된다. 그래서 오버필 신호는 폭주된 목적지 버퍼에 의해 셀을 송신한 특정 소스로 역송출된다. 이에 따라 오버필 신호는 소스의 전송 기능을 비활성화시키고, 목적지 버퍼가 폭주된 셀을 전송한 때 전송이 가능하게 되어 전송이 다시 이루어지게 되고, 비활성화된 소스의 전송기능이 활성화된다.
그리고 교환구조부(10)의 교환구조소자(SRE)(11)에서, 만약 한계치를 초과하여 출력선택부(18)의 버퍼가 채워지면 출력선택부(18)는 오버필 신호를 백프레서 제어부(14)로 송신하게 된다. 그러면 백프레서 신호를 수신함에 따라 백프레서 제어부(14)는 폭주된 출력선택부(18)로 셀 전송을 시도하는 하나의 (또는 둘 이상의) 동기버퍼(12)에 신호경로를 설정하게 된다. 그래서 셀은 동기버퍼(12)로부터 읽을 수 없게 되고, 동기버퍼(12)의 셀은 입력포트가 선택되는 다음 시간까지 유지된다. 그리고 출력선택부(18) 버퍼의 상태는 다시 점검된다. 이러한 처리는 버퍼가 셀을 수용할 공간이 있을 때까지 반복수행된다.
물론 오버필 신호가 제거되고, 버퍼가 다시 전송할 수 있게 되면, 입력 및 출력버퍼(21)(22)에 저장되는 셀의 경우에 첫 번째로 전송되는 것은 높은 우선순위 버퍼(25)(26)의 셀이다.
이와 같이 교환(Switch)의 대부분의 응용에서 동일한 출력포트로 가는 도중에 다중 접속된 대역폭이 출력라인의 속도를 초과하면 라인정합부(20)의 출력버퍼(22)는 채워지기 시작한다는 점에서 교환이 효과적으로 수행된다. 그래서 버퍼(22)가 꽉차게 되면 백프레서 신호는 교환구조부(10)의 이전 교환소자(SRE)(11)로 전송된다. 그러면 교환소자(SRE)(11)는 만약 교환소자(11)의 버퍼가 꽉차게 되면 소스방향으로 백프레서 신호를 역전송하게 된다. 최종적으로 라인정합부(20)의 입력버퍼(21)는 버퍼의 충전이 시작되도록 백프레서 신호를 수신하게 된다. 입/출력버퍼(21)(22) 송신속도의 용량은 622Mbps에서 5밀리초까지 교환기간 데이터의 버스트(Burst)를 처리하게 되고, 이러한 용량은 파일 서버와 클라이언트 사이 또는 분산처리 환경의 노드들 사이의 트래픽 데이터 전송에 매우 유용하다.
이처럼 교환 큐잉 시스템은 임계시간에 데이터 송신에 의한 데이터의 지연을 방지하는 반면에, 버스티(Bursty) 트래픽으로 인한 셀 손실을 최소화한다. 그리고 교환은 셀 우선순위 레벨보다는 기본적인 연결 상태 단위로 셀을 잃게 된다. 또한 ATM 교환의 다른 유저들보다 폭주유발 데이터의 송신을 피할 수 있게 된다.
그리고 본 발명에 의한 ATM 교환 큐잉 시스템은 다양하게 변경되고 적용되어 사용될 수 있다. 상기한 바와 같은 본 발명은 일실시예에만 국한되는 것이 아니다. 즉, 예를 들어 우선순위 레벨의 수는 ATM 교환과 ATM 셀 헤더의 적절한 변형에 의해 두 개 이상 확장될 수 있다. 그러므로, 이제까지의 설명은 청구범위의 한계에 의해 한정되는 발명의 범위로만 한정되지 않는다.
이상에서 살펴본 바와 같이, 본 발명에 의한 ATM 교환 큐잉 시스템은 임계시간에 가까워진 데이터의 지연을 방지함으로써 버스티 트래픽으로 인한 셀 손실을 최소화할 수 있고, 셀 우선순위 레벨보다는 기본적인 연결 상태에서 셀을 전송할 수 있으며, 종래의 다른 유저들보다 폭주유발 데이터의 송신을 피할 수 있는 효과가 있게 된다.

Claims (7)

  1. 복수개의 입력채널에서 복수개의 출력채널로 셀을 전송하는 ATM 교환에 있어서,
    상기 입력채널 중의 하나와 연결되어 상기 셀들을 상기 하나의 입력채널로부터 전송하고, 상기 입력포트의 전송보다 더 빨리 상기 셀들이 상기 입력채널로부터 입력되면 상기 셀을 저장하는 입력버퍼를 구비하며, 복수개의 우선순위 레벨에 반응하여 입력버퍼로부터 셀을 전송하는 복수개의 입력포트와;
    상기 출력채널 중의 하나와 연결되어 셀을 상기 하나의 출력채널로 전송하고, 상기 출력포트의 전송보다 더 빨리 셀이 상기 입력포트로부터 입력되면 상기 셀을 저장하는 출력버퍼를 구비하며, 복수개의 우선순위 레벨에 반응하여 출력버퍼로부터 셀을 전송하는 복수개의 출력포트와;
    상기 입력포트에서 상기 출력포트로 셀을 전송하는 교환구조부와;
    각 출력포트의 각 출력버퍼와 각 입력포트의 각 입력버퍼 간을 연결시키고, 폭주된 출력버퍼로부터 즉각적으로 전송된 셀을 갖는 폭주된 입력포트버퍼로 제어신호를 전송하여 상기 입력포트버퍼의 전송이 중지되도록 하는 백프레서 제어부로 구성된 것을 특징으로 하는 에이티엠 교환 큐잉 시스템.
  2. 제 1항에 있어서, 상기 교환구조부는, 상기 셀을 저장하기 위한 버퍼와; 상기 우선순위 레벨에 응답하지 않는 버퍼를 구비한 것을 특징으로 하는 에이티엠 교환 큐잉 시스템.
  3. 제 1항에 있어서, 상기 복수개의 우선순위 레벨은, 두 개를 초과하지 않는 것을 특징으로 하는 에이티엠 교환 큐잉 시스템.
  4. 제 1항에 있어서, 상기 교환구조부는, 상기 셀을 저장하는 버퍼를 구비하고, 상기 입력 및 출력버퍼는 적어도 크기 순서에 의해 상기 교환구조 버퍼의 용량을 초과한 용량을 갖는 것을 특징으로 하는 에이티엠 교환 큐잉 시스템.
  5. 제 1항에 있어서, 상기 각 입력버퍼는, 상기 출력버퍼보다 두 배 이상의 용량을 갖는 것을 특징으로 하는 에이티엠 교환 큐잉 시스템.
  6. 제 1항에 있어서, 상기 각 입력버퍼는, 대략 7000 정도의 셀 용량을 갖는 것을 특징으로 하는 에이티엠 교환 큐잉 시스템.
  7. 제 1항에 있어서, 상기 각 출력버퍼는, 대략 2000 정도의 셀 용량을 갖는 것을 특징으로 하는 에이티엠 교환 큐잉 시스템.
KR1019970078913A 1996-12-30 1997-12-30 에이티엠 교환 큐잉 시스템 KR100452951B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
USUSSN08/777,438 1996-12-30
US08/777,438 1996-12-30
US08/777,438 US6011779A (en) 1996-12-30 1996-12-30 ATM switch queuing system

Publications (2)

Publication Number Publication Date
KR19980064824A true KR19980064824A (ko) 1998-10-07
KR100452951B1 KR100452951B1 (ko) 2005-01-17

Family

ID=25110261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078913A KR100452951B1 (ko) 1996-12-30 1997-12-30 에이티엠 교환 큐잉 시스템

Country Status (6)

Country Link
US (1) US6011779A (ko)
JP (1) JPH10285186A (ko)
KR (1) KR100452951B1 (ko)
CA (1) CA2224753C (ko)
DE (1) DE19757966A1 (ko)
FR (1) FR2758036B1 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201789B1 (en) * 1996-12-30 2001-03-13 Compaq Computer Corporation Network switch with dynamic backpressure per port
US6487212B1 (en) * 1997-02-14 2002-11-26 Advanced Micro Devices, Inc. Queuing structure and method for prioritization of frames in a network switch
SE510170C2 (sv) * 1997-05-16 1999-04-26 Ericsson Telefon Ab L M Metod och anordning för styrning av datapaketflöde medelst baktrycksmeddelande
JP3670131B2 (ja) * 1998-02-27 2005-07-13 沖電気工業株式会社 競合制御回路
US6438102B1 (en) 1998-06-03 2002-08-20 Cisco Technology, Inc. Method and apparatus for providing asynchronous memory functions for bi-directional traffic in a switch platform
US6483850B1 (en) 1998-06-03 2002-11-19 Cisco Technology, Inc. Method and apparatus for routing cells having different formats among service modules of a switch platform
US6967961B1 (en) * 1998-06-03 2005-11-22 Cisco Technology, Inc. Method and apparatus for providing programmable memory functions for bi-directional traffic in a switch platform
US6463485B1 (en) 1998-06-03 2002-10-08 Cisco Technology, Inc. System for providing cell bus management in a switch platform including a write port cell count in each of a plurality of unidirectional FIFO for indicating which FIFO be able to accept more cell
JP3866425B2 (ja) * 1998-11-12 2007-01-10 株式会社日立コミュニケーションテクノロジー パケットスイッチ
US6501757B1 (en) 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
US6810031B1 (en) 2000-02-29 2004-10-26 Celox Networks, Inc. Method and device for distributing bandwidth
US6907041B1 (en) * 2000-03-07 2005-06-14 Cisco Technology, Inc. Communications interconnection network with distributed resequencing
US6781998B1 (en) 2000-04-07 2004-08-24 Telefonaktiebolaget Lm Ericsson (Publ) Random reordering system/method for use in ATM switching apparatus
US6526024B1 (en) * 2000-06-30 2003-02-25 Marconi Communications, Inc. Synchronization of asynchronous back-pressure from one destination to multiple sources
JP3646638B2 (ja) * 2000-09-06 2005-05-11 日本電気株式会社 パケット交換装置及びそれに用いるスイッチ制御方法
JP2002111716A (ja) * 2000-10-04 2002-04-12 Nec Corp パケットスイッチ及びそれに用いるマルチキャスト制御方式
CA2428325C (en) * 2000-11-29 2011-08-30 Matthew David Walker Transmitting and receiving real-time data
US6973032B1 (en) * 2000-12-04 2005-12-06 Cisco Technology, Inc. Selective backpressure control for multistage switches
US6934760B1 (en) * 2001-02-04 2005-08-23 Cisco Technology, Inc. Method and apparatus for resequencing of packets into an original ordering using multiple resequencing components
US6832261B1 (en) 2001-02-04 2004-12-14 Cisco Technology, Inc. Method and apparatus for distributed resequencing and reassembly of subdivided packets
US7092393B1 (en) 2001-02-04 2006-08-15 Cisco Technology, Inc. Method and apparatus for distributed reassembly of subdivided packets using multiple reassembly components
CN1557072A (zh) * 2001-09-21 2004-12-22 ���˹���Ѷ��� 使用缓冲器大小计算用于拥塞控制的传输速率的数据通信方法和系统
KR100954253B1 (ko) * 2001-11-30 2010-04-23 브리티쉬 텔리커뮤니케이션즈 파블릭 리미티드 캄퍼니 데이터 전송 시스템, 동작 방법 및 디지털 미디어 캐리어
EP1359722A1 (en) * 2002-03-27 2003-11-05 BRITISH TELECOMMUNICATIONS public limited company Data streaming system and method
JP4440651B2 (ja) * 2002-03-27 2010-03-24 ブリティッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー データストリーミングシステムのためのデータ構造
US7230929B2 (en) * 2002-07-22 2007-06-12 Qlogic, Corporation Method and system for dynamically assigning domain identification in a multi-module fibre channel switch
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US6886141B1 (en) * 2002-10-07 2005-04-26 Qlogic Corporation Method and system for reducing congestion in computer networks
US20040105388A1 (en) * 2002-12-02 2004-06-03 David Wilkins Router node with control fabric and resource isolation therein
GB0306296D0 (en) * 2003-03-19 2003-04-23 British Telecomm Data transmission
US7525910B2 (en) * 2003-07-16 2009-04-28 Qlogic, Corporation Method and system for non-disruptive data capture in networks
US7453802B2 (en) * 2003-07-16 2008-11-18 Qlogic, Corporation Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
US7471635B2 (en) * 2003-07-16 2008-12-30 Qlogic, Corporation Method and apparatus for test pattern generation
US7620059B2 (en) * 2003-07-16 2009-11-17 Qlogic, Corporation Method and apparatus for accelerating receive-modify-send frames in a fibre channel network
US7580354B2 (en) * 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7558281B2 (en) * 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US7630384B2 (en) * 2003-07-21 2009-12-08 Qlogic, Corporation Method and system for distributing credit in fibre channel systems
US7522522B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for reducing latency and congestion in fibre channel switches
US7583597B2 (en) * 2003-07-21 2009-09-01 Qlogic Corporation Method and system for improving bandwidth and reducing idles in fibre channel switches
US7477655B2 (en) * 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7684401B2 (en) * 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7792115B2 (en) * 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7522529B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for detecting congestion and over subscription in a fibre channel network
US7466700B2 (en) * 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7420982B2 (en) * 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7894348B2 (en) * 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7646767B2 (en) * 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7406092B2 (en) * 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7447224B2 (en) * 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7430175B2 (en) * 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7573909B2 (en) * 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7512067B2 (en) * 2003-07-21 2009-03-31 Qlogic, Corporation Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
US7525983B2 (en) * 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US20050047405A1 (en) * 2003-08-25 2005-03-03 International Business Machines Corporation Switching device for controlling data packet flow
US7564789B2 (en) * 2004-02-05 2009-07-21 Qlogic, Corporation Method and system for reducing deadlock in fibre channel fabrics using virtual lanes
US7480293B2 (en) * 2004-02-05 2009-01-20 Qlogic, Corporation Method and system for preventing deadlock in fibre channel fabrics using frame priorities
US7930377B2 (en) * 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7340167B2 (en) * 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
EP1610569B1 (en) * 2004-06-23 2008-03-26 Alcatel Lucent Network element comprising a switch fabric
US7453810B2 (en) * 2004-07-27 2008-11-18 Alcatel Lucent Method and apparatus for closed loop, out-of-band backpressure mechanism
US8295299B2 (en) * 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US7593997B2 (en) 2004-10-01 2009-09-22 Qlogic, Corporation Method and system for LUN remapping in fibre channel networks
US7519058B2 (en) * 2005-01-18 2009-04-14 Qlogic, Corporation Address translation in fibre channel switches
US7548560B1 (en) 2006-02-27 2009-06-16 Qlogic, Corporation Method and system for checking frame-length in fibre channel frames
ATE495107T1 (de) * 2006-05-26 2011-01-15 M T C Macchine Trasformazione Carta S R L Vorrichtung zur umhüllung von bögenstapeln
CN100591047C (zh) * 2007-02-10 2010-02-17 华为技术有限公司 一种多级交换网的反压方法、系统及交换节点
US20080219669A1 (en) * 2007-03-05 2008-09-11 Futurewei Technologies, Inc. SDH/SONET Convergent Network
US7990980B2 (en) * 2007-12-27 2011-08-02 International Business Machines Corporation Modeling non-deterministic priority queues for efficient model checking
US7835285B2 (en) * 2008-02-04 2010-11-16 The Boeing Company Quality of service, policy enhanced hierarchical disruption tolerant networking system and method
US8331362B2 (en) * 2008-12-30 2012-12-11 Juniper Networks, Inc. Methods and apparatus for distributed dynamic network provisioning
US8565118B2 (en) * 2008-12-30 2013-10-22 Juniper Networks, Inc. Methods and apparatus for distributed dynamic network provisioning
US8255496B2 (en) 2008-12-30 2012-08-28 Juniper Networks, Inc. Method and apparatus for determining a network topology during network provisioning
US8953603B2 (en) * 2009-10-28 2015-02-10 Juniper Networks, Inc. Methods and apparatus related to a distributed switch fabric
US8442048B2 (en) * 2009-11-04 2013-05-14 Juniper Networks, Inc. Methods and apparatus for configuring a virtual network switch
US8644139B2 (en) * 2010-04-26 2014-02-04 International Business Machines Corporation Priority based flow control within a virtual distributed bridge environment
US8891406B1 (en) 2010-12-22 2014-11-18 Juniper Networks, Inc. Methods and apparatus for tunnel management within a data center
CN207517054U (zh) 2017-01-04 2018-06-19 意法半导体股份有限公司 串流开关
US11562115B2 (en) 2017-01-04 2023-01-24 Stmicroelectronics S.R.L. Configurable accelerator framework including a stream switch having a plurality of unidirectional stream links
US11593609B2 (en) 2020-02-18 2023-02-28 Stmicroelectronics S.R.L. Vector quantization decoding hardware unit for real-time dynamic decompression for parameters of neural networks
US11531873B2 (en) 2020-06-23 2022-12-20 Stmicroelectronics S.R.L. Convolution acceleration with embedded vector decompression

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367520A (en) * 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
AU675302B2 (en) * 1993-05-20 1997-01-30 Nec Corporation Output-buffer switch for asynchronous transfer mode
US5583861A (en) * 1994-04-28 1996-12-10 Integrated Telecom Technology ATM switching element and method having independently accessible cell memories
DE69420408T2 (de) * 1994-09-28 2000-01-05 Siemens Ag ATM-Übermittlungssystem zur statistischen Multiplexbildung von Zellen
JP2856104B2 (ja) * 1995-04-18 1999-02-10 日本電気株式会社 Ａｔｍスイッチ

Also Published As

Publication number Publication date
FR2758036A1 (fr) 1998-07-03
FR2758036B1 (fr) 2005-09-09
KR100452951B1 (ko) 2005-01-17
CA2224753A1 (en) 1998-06-30
JPH10285186A (ja) 1998-10-23
CA2224753C (en) 2002-09-17
US6011779A (en) 2000-01-04
DE19757966A1 (de) 1998-07-02

Similar Documents

Publication Publication Date Title
KR100452951B1 (ko) 에이티엠 교환 큐잉 시스템
CA2224606C (en) A distributed buffering system for atm switches
US5557607A (en) Methods and apparatus for enqueueing and dequeueing data cells in an ATM switch fabric architecture
US5572523A (en) Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes
CA1264081A (en) Distributed voice-data switching on multi-stage interconnection networks
EP0587522B1 (en) Rate-based congestion control in packet communications networks
EP0858192B1 (en) An ATM switching arrangement
US7756013B2 (en) Packet switching system and method
JP3074353B2 (ja) 大容量ａｔｍ交換機
JP3846880B2 (ja) データ・パケット・スイッチのマルチキャスト・トラフィックを制御するためのシステム及び方法
US5544168A (en) ATM switching arrangement
US5703879A (en) ATM switching arrangement
JPH03234137A (ja) シグナリングセルスイッチング方法及びシグナリングセルスイッチング方式
Chrysos et al. Scheduling in Non-Blocking Buffered Three-Stage Switching Fabrics.
US6101190A (en) Switching system and method for asynchronous transfer mode exchange for multimedia service
KR100246627B1 (ko) 트래픽 흐름제어 및 감시기능을 갖는 멀티채널 패킷 스위칭 장치
EP0734188B1 (en) Multistage connection switch
EP0481447B1 (en) Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes, and the said communication network
EP0555429B1 (en) An atm switching arrangement
Chiussi et al. Backpressure in shared-memory-based ATM switches under multiplexed bursty sources
WO1989008363A1 (en) Telecommunication system for transmitting information between subscribers connected to a bus system
Obara et al. High speed transport processor for broad-band burst transport system
Onvural et al. On the amount of bandwidth allocated to virtual paths in ATM networks
KR100368439B1 (ko) 이중 스위칭 평면을 갖는 패킷 스위치에서 전송 순서 보장 방법 및 장치
KR100333638B1 (ko) 셀흐름 제어장치 및 그를 이용한 비동기전달모드 스위칭 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee