JPH0652100A - ファーストイン・ファーストアウト・メモリ制御装置 - Google Patents

ファーストイン・ファーストアウト・メモリ制御装置

Info

Publication number
JPH0652100A
JPH0652100A JP4204046A JP20404692A JPH0652100A JP H0652100 A JPH0652100 A JP H0652100A JP 4204046 A JP4204046 A JP 4204046A JP 20404692 A JP20404692 A JP 20404692A JP H0652100 A JPH0652100 A JP H0652100A
Authority
JP
Japan
Prior art keywords
data
area number
read
memory
pointer means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4204046A
Other languages
English (en)
Inventor
Mitsugi Anezaki
姉崎貢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4204046A priority Critical patent/JPH0652100A/ja
Publication of JPH0652100A publication Critical patent/JPH0652100A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 データの発生量のバラツキによる記憶領域の
閉塞を防止できるようにする。 【構成】 ファーストイン・ファーストアウト(以下F
IFOという)・メモリ制御装置において、空エリア番
号FIFO部および複数の使用中エリア番号FIFO部
により構成され、データメモリ1のエリア番号を管理す
る管理メモリ7を備え、個々のデータ発生量に影響され
ることなく共有できるようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理におけるデー
タの書込みおよび読出し制御に利用する。本発明は、共
通のファーストイン・ファーストアウト(以下FIFO
という)メモリを複数で使用するFIFO制御装置に関
する。
【0002】
【従来の技術】従来のFIFOメモリ制御装置はFIF
Oメモリへの書込み、読出しが一つであり、例えば異な
る二つの回線から受信したフレームのデータは各々別に
設けたFIFOメモリ装置を介して上位のCPUに転送
するか、一旦回線に対応するメモリに蓄積した後、他の
回線からの受信データとの競合を避けるために排他的に
連続して書込んでいた。
【0003】
【発明が解決しようとする課題】前者の場合、一方のデ
ータの受信量が多いときにはFIFOメモリがすぐに塞
がる欠点があり、後者の場合には、一方の書込みの終了
を監視する必要があるとともに回線側の受信メモリを大
きくする必要があった。
【0004】本発明はこのような背景のもとに行われる
もので、データの発生量のバラツキにより記憶領域が閉
塞されることを防止することができる装置を提供するこ
とを目的とする。
【0005】
【課題を解決するための手段】本発明は、中央処理装置
に接続され、ファーストイン・ファーストアウトにより
データの書込みおよび読出しが行われるデータメモリ
と、このデータメモリとのデータの書込み、および読出
しを制御する制御部と、前記データメモリへの書込みデ
ータを一時記憶するデータ書込みレジスタと、前記デー
タメモリから読出したデータを一時記憶するデータ読出
しレジスタとを備えたファーストイン・ファーストアウ
ト・メモリ制御装置において、前記データメモリに、そ
の記憶領域が複数に分割されたエリアを設け、この各エ
リアの番号を管理する管理メモリと、この管理メモリか
ら読出したデータを一時記憶する管理メモリ読出しレジ
スタと、前記データメモリ中の空エリア番号、および使
用中のエリア番号の読出し、および記憶を行う複数の書
込みポインタ手段、および読出ポインタ手段と、この書
込みポインタ手段および読出しポインタ手段の内容を比
較する複数のエリア番号比較器と、前記データメモリに
記憶されたデータ量をカウントする複数のカウンタとを
備えたことを特徴とする。
【0006】前記データメモリは、分割されたエリアの
少なくとも一つが空エリア番号を記憶する空エリア番号
記憶部であり、他のエリアの少なくとも二つが使用中の
エリア番号を記憶する使用エリア番号記憶部であり、前
記複数の書込みポインタ手段は、空エリア番号を書込む
空エリア番号書込みポインタ手段と、使用中のエリア番
号を書込むエリア番号書込みポインタ手段と、データ書
込みポインタ手段とにより構成され、前記複数の読出し
ポインタ手段は、空エリア番号を読み出す空エリア番号
読出しポインタ手段と、使用中のエリア番号を読出すエ
リア番号読出しポインタ手段、とデータ読出しポインタ
手段とにより構成され、前記エリア番号比較器は、空エ
リア番号を比較する空エリア番号比較器、使用中のエリ
ア番号を比較するエリア番号比較器、書込み終了検出比
較器、および読出し終了検出比較器により構成されるこ
とが望ましい。
【0007】
【作用】制御部が管理メモリの空エリア番号記憶部に空
エリア番号カウンタおよび空エリア番号書込みポインタ
手段を用いて0からNまでのエリア番号を書込む。
【0008】データの書込み要求があった場合に、書込
み要求のあったデータ書込みポインタの上位に空エリア
番号記憶部から読出した番号をセットするとともに、管
理メモリの使用エリア番号記憶部に書込んだ後、データ
メモリに対し書込み要求がある度に、データメモリのデ
ータ書込みポインタの示す位置にデータ書込みポインタ
のインクリメントを行う。
【0009】また、データ書込みポインタが現在書込み
中のエリアの終端まで書込まれた場合には、空エリア番
号記憶部から読出した空エリア番号を再度データ書込み
ポインタの上位および管理メモリの使用エリア番号記憶
部に書込む。
【0010】データの読出し要求があった場合には、読
出し要求のあったデータ読出しポインタの上位にエリア
番号が読出されていなければ、管理メモリの使用エリア
番号記憶部からエリア番号を読出した後、データメモリ
に対し要求がある度に、データメモリのデータ読出しポ
インタの示す位置からデータを読出し、データ読出しポ
インタのインクリメントを行う。
【0011】さらに、データ書込みポインタにより現在
書込み中のエリアの終端まで読出した場合には、使用エ
リア番号記憶部から読出した空エリア番号を再度データ
読出しポインタの上位に書込む。
【0012】このように、共通のデータメモリを個々の
データ発生量に影響されることなく共用することによ
り、一方のデータ量が少なくても有効にデータをバッフ
ァリングすることができ、データ発生量のバラツキによ
る記憶領域の閉塞を防止することができる。
【0013】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図1は本発明実施例の構成を示すブロック図であ
る。
【0014】本発明実施例は、中央処理装置に接続さ
れ、ファーストイン・ファーストアウトによりデータの
書込みおよび読出しが行われるデータメモリ1と、この
データメモリ1とのデータの書込み、および読出しを制
御する制御部4と、データメモリ1への書込みデータを
一時記憶するデータ書込みレジスタ2と、データメモリ
1から読出したデータを一時記憶するデータ読出しレジ
スタ3とを備え、さらに、本発明の特徴として、データ
メモリ1に、その記憶領域が複数に分割されたエリアを
設け、この各エリアの番号を管理する管理メモリ7と、
この管理メモリ7から読出したデータを一時記憶する管
理メモリ読出しレジスタ8と、データメモリ1中の空エ
リア番号、および使用中のエリア番号の読出し、および
記憶を行う複数の書込みポインタ手段、および読出ポイ
ンタ手段と、この書込みポインタ手段および読出しポイ
ンタ手段の内容を比較する複数のエリア番号比較器と、
データメモリ1に記憶されたデータ量をカウントする残
量表示カウンタ(A)5および(B)6とを備える。デ
ータメモリ1は、分割されたエリアの少なくとも一つが
空エリア番号を記憶する空エリア番号記憶部であり、他
のエリアの少なくとも二つが使用中のエリア番号を記憶
する使用エリア番号記憶部であり、前記複数の書込みポ
インタ手段は、空エリア番号を書込む空エリア番号書込
みポインタ手段9と、使用中のエリア番号を書込むエリ
ア番号書込みポインタ手段13、16と、データ書込み
ポインタ手段19、23とにより構成され、前記複数の
読出しポインタ手段は、空エリア番号を読み出す空エリ
ア番号読出しポインタ手段10と、使用中のエリア番号
を読出すエリア番号読出しポインタ手段14、17と、
データ読出しポインタ手段21、25とにより構成さ
れ、前記エリア番号比較器は、空エリア番号を比較する
空エリア番号比較器11、使用中のエリア番号を比較す
るエリア番号比較器15、18、書込み終了検出比較器
20、24、および読出し終了検出比較器22、26に
より構成される。
【0015】データ書込みレジスタ2はデータを記憶す
るデータメモリ1への書込みデータを一時記憶し、デー
タ読出しレジスタ3はデータメモリ1から読出したデー
タを一時記憶する。残量表示カウンタ(A)5および
(B)6は書込み要求A、Bによるインクリメント、お
よび読出し要求a、bによるデクリメントを行う。
【0016】管理メモリ7は記憶領域が複数に分割され
たエリアのエリア番号を記憶し、管理メモリ読出しレジ
スタ8は管理メモリ7から読出したデータを一時記憶す
る。また、空エリア番号書込みポインタ手段9はデータ
メモリ1中の空き(未使用)のエリア番号をFIFOに
より記憶し、空エリア番号読出しポインタ手段10は空
エリア番号を読出し、空エリア番号比較器11は空エリ
ア番号書込みポインタ手段9と空エリア番号読出しポイ
ンタ手段10との内容を比較器して空エリア番号の空き
または塞がりを検出し、空エリア番号カウンタ12は管
理メモリ7に最初の空エリア番号を書込む。
【0017】エリア番号書込みポインタ手段13は書込
み要求Aによる書込みデータが記憶されたエリア番号を
FIFOにより記憶し、エリア番号読出しポインタ手段
14は所定のエリアを読出すためのエリア番号を読出
し、エリア番号比較器15はエリア番号書込みポインタ
手段13とエリア番号読出しポインタ手段14との内容
を比較して書込み要求Aによるデータを記憶するエリア
番号の空きまたは塞がりを検出する。
【0018】また、エリア番号書込みポインタ手段16
は書込み要求Bによる書込みデータが保持されたエリア
番号をFIFOにより記憶し、エリア番号読出しポイン
タ手段17はエリア番号を読出し、エリア番号比較器1
8はエリア番号書込みポインタ手段16とエリア番号読
出しポインタ手段17との内容を比較して書込み要求B
によるデータを記憶するエリア番号の空きまたは塞がり
を検出する。
【0019】データ書込みポインタ手段19は書込み要
求Aによるデータを書込むアドレスを送出し、上位部分
にはエリア番号を記憶する。書込み終了検出比較器20
はエリア内のメモリの書込み終了を検出する。データ読
出しポインタ手段21は読出し要求aによるデータを読
出しアドレスを送出し、上位部分にはエリア番号を記憶
する。読出し終了検出比較器22はエリア内のメモリの
読出し終了を検出する。その他の符号23、24、2
5、26は各々書込み要求Bおよび読出し要求bに対す
るデータ書込みポインタ手段、書込み終了検出比較器、
データ読出しポインタ手段、読出し終了検出比較器であ
る。
【0020】データメモリ1は、アドレスバス101
と、データ書込みレジスタ2からの書込みデータバス1
02と、制御部4からの書込み信号103および読出し
信号104と、データ読出しレジスタ3への読出しデー
タバス105とに接続される。
【0021】また、制御部4は、書込み要求AおよびB
を入力する書込み要求信号401、402と、読出し要
求aおよびbを入力する読出し要求信号403、404
と、データメモリ1の中にある書込み要求Aおよび読出
し要求aによるデータ量表示信号503を送出するデー
タ残量表示カウンタ5へのインクリメント、デクリメン
ト信号501、502と、データメモリ1の中にある書
込み要求Aおよび読出し要求aによるデータ量表示信号
603を送出するデータ残量表示カウンタ6へのインク
リメント、デクリメント信号601、602と、空エリ
ア番号書込みポインタ手段9、空エリア番号読出しポイ
ンタ手段10、エリア番号書込みポインタ手段13、1
6、およびエリア番号読出しポインタ手段14、17へ
のインクリメント信号901、101、131、16
1、141、171と、空エリア番号カウンタ12への
インクリメント信号121と、空エリア番号比較器11
からの信号111と、エリア番号比較器18からの信号
181と、書込み終了検出比較器20からの書込み終了
信号201と、データ書込みポインタ手段19、23へ
の信号191、231と、読出し終了検出比較器22、
26からの書込み終了信号221、261と、データ読
出しポインタ手段21、25への信号211、251
と、書込み終了検出比較器24からの書込み終了信号2
41と、書込み終了信号201を入力するデータ書込み
レジスタ2およびデータ読出し信号301を出力するデ
ータ読出しレジスタ3への制御信号202および302
とに接続される。
【0022】また、図中の信号701、702、70
2、704は各々管理メモリ7のアドレスバス、データ
バス、書込み信号、読出し信号である。
【0023】図2は本発明実施例におけるデータメモリ
の構成および使用形態を示す図、図3は本発明実施例に
おける管理メモリの構成および使用形態を示す図であ
る。本実施例ではデータメモリ1は複数のエリアに分割
されて0からNまで番号が付され、そのエリア毎に書込
み要求A、またはBにしたがってデータが書込まれる。
一方、管理メモリ7は空エリア番号記憶部、書込み要求
A用の使用エリア番号記憶部、および書込み要求B用の
使用エリア番号記憶部の三つの部分により構成される。
【0024】まず、制御部4は、管理メモリ7の空エリ
ア番号記憶部に、空エリア番号カウンタ12、および空
エリア番号書込みポインタ手段9を用いて0からNまで
のエリア番号を書込む。
【0025】次に、制御部4にデータの書込み要求があ
った場合には、書込み要求のあった方のデータ書込みポ
インタ手段19または23の上位に空エリア番号記憶部
から読出した番号をセットするとともに、管理メモリ7
の使用エリア番号記憶部に書込んだ後、データメモリ1
に対し書込み要求がある度に、データメモリ1のデータ
書込みポインタの示す位置にデータ書込みポインタのイ
ンクリメントを行う。
【0026】データ書込みポインタが現在書込み中のエ
リアの終端まで書込まれた場合には、空エリア番号記憶
部から読出した空エリア番号を再度データ書込みポイン
タの上位および管理メモリ7の使用エリア番号記憶部に
書込む。
【0027】制御部4にデータの読出し要求があった場
合には、読出し要求のあった方のデータ読出しポインタ
の上位にエリア番号が読出されていなければ、管理メモ
リ7の使用エリア番号記憶部からエリア番号を読出した
後、データメモリ1に対し読出し要求がある度に、デー
タメモリ1のデータ読出しポインタの示す位置からデー
タを読出し、データ読出しポインタのインクリメントを
行う。
【0028】データ書込みポインタにより現在書込み中
のエリアの終端まで読出した場合、使用エリア番号記憶
部から読出した空エリア番号を再度データ読出しポイン
タの上位に書込む。
【0029】
【発明の効果】以上説明したように本発明によれば、共
通のデータメモリを個々のデータ発生量に影響されるこ
となく共用することにより、一方のデータ量が少なくて
も有効にデータをバッファリングすることができる効果
がある。
【図面の簡単な説明】
【図1】本発明実施例の構成を示すブロック図。
【図2】本発明実施例におけるデータメモリの構成およ
び使用形態を示す図。
【図3】本発明実施例における管理メモリの構成および
使用形態を示す図。
【符号の説明】
1 データメモリ 2 データ書込みレジスタ 3 データ読出しレジスタ 4 制御部 5、6 残量表示カウンタ 7 管理メモリ 8 管理メモリ読出しレジスタ 9 空エリア番号書込みポインタ手段 10 空エリア番号読出しポインタ手段 11 空エリア番号比較器 12 空エリア番号カウンタ 13、16 エリア番号書込みポインタ手段 14、17 エリア番号読出しポインタ手段 15、18 エリア番号比較器 19、23 データ書込みポインタ手段 20、24 書込み終了検出比較器 21、25 データ読出しポインタ手段 22、26 読出し終了検出比較器 101 アドレスバス 102 データバス

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置に接続され、 ファーストイン・ファーストアウトによりデータの書込
    みおよび読出しが行われるデータメモリと、 このデータメモリとのデータの書込み、および読出しを
    制御する制御部と、 前記データメモリへの書込みデータを一時記憶するデー
    タ書込みレジスタと、 前記データメモリから読出したデータを一時記憶するデ
    ータ読出しレジスタとを備えたファーストイン・ファー
    ストアウト・メモリ制御装置において、 前記データメモリに、その記憶領域が複数に分割された
    エリアを設け、 この各エリアの番号を管理する管理メモリと、 この管理メモリから読出したデータを一時記憶する管理
    メモリ読出しレジスタと、 前記データメモリ中の空エリア番号、および使用中のエ
    リア番号の読出し、および記憶を行う複数の書込みポイ
    ンタ手段、および読出ポインタ手段と、 この書込みポインタ手段および読出しポインタ手段の内
    容を比較する複数のエリア番号比較器と、 前記データメモリに記憶されたデータ量をカウントする
    複数のカウンタとを備えたことを特徴とするファースト
    イン・ファーストアウト・メモリ制御装置。
  2. 【請求項2】 前記データメモリは、分割されたエリア
    の少なくとも一つが空エリア番号を記憶する空エリア番
    号記憶部であり、他のエリアの少なくとも二つが使用中
    のエリア番号を記憶する使用エリア番号記憶部である請
    求項1記載のファーストイン・ファーストアウト・メモ
    リ制御装置。
  3. 【請求項3】 前記複数の書込みポインタ手段は、空エ
    リア番号を書込む空エリア番号書込みポインタ手段と、
    使用中のエリア番号を書込むエリア番号書込みポインタ
    手段と、データ書込みポインタ手段とにより構成され、
    前記複数の読出しポインタ手段は、空エリア番号を読み
    出す空エリア番号読出しポインタ手段と、使用中のエリ
    ア番号を読出すエリア番号読出しポインタ手段と、デー
    タ読出しポインタ手段とにより構成された請求項1記載
    のファーストイン・ファーストアウト・メモリ制御装
    置。
  4. 【請求項4】 前記エリア番号比較器は、空エリア番号
    を比較する空エリア番号比較器、使用中のエリア番号を
    比較するエリア番号比較器、書込み終了検出比較器、お
    よび読出し終了検出比較器により構成された請求項1記
    載のファーストイン・ファーストアウト・メモリ制御装
    置。
JP4204046A 1992-07-30 1992-07-30 ファーストイン・ファーストアウト・メモリ制御装置 Pending JPH0652100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4204046A JPH0652100A (ja) 1992-07-30 1992-07-30 ファーストイン・ファーストアウト・メモリ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4204046A JPH0652100A (ja) 1992-07-30 1992-07-30 ファーストイン・ファーストアウト・メモリ制御装置

Publications (1)

Publication Number Publication Date
JPH0652100A true JPH0652100A (ja) 1994-02-25

Family

ID=16483859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4204046A Pending JPH0652100A (ja) 1992-07-30 1992-07-30 ファーストイン・ファーストアウト・メモリ制御装置

Country Status (1)

Country Link
JP (1) JPH0652100A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293484A (ja) * 2007-04-27 2008-12-04 Panasonic Corp バッファメモリ共有装置
KR20180075403A (ko) * 2016-12-26 2018-07-04 르네사스 일렉트로닉스 가부시키가이샤 데이터 전송 장치 및 데이터 전송 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293484A (ja) * 2007-04-27 2008-12-04 Panasonic Corp バッファメモリ共有装置
KR20180075403A (ko) * 2016-12-26 2018-07-04 르네사스 일렉트로닉스 가부시키가이샤 데이터 전송 장치 및 데이터 전송 방법
JP2018105958A (ja) * 2016-12-26 2018-07-05 ルネサスエレクトロニクス株式会社 データ転送装置およびデータ転送方法

Similar Documents

Publication Publication Date Title
US4161778A (en) Synchronization control system for firmware access of high data rate transfer bus
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
US5587953A (en) First-in-first-out buffer memory
JPS58225432A (ja) 要求バツフア装置
EP0481908A2 (en) Bus master with antilockup and no idle bus cycles
JP3444154B2 (ja) メモリアクセス制御回路
US5530458A (en) Image memory control device
JPH0652100A (ja) ファーストイン・ファーストアウト・メモリ制御装置
JPH06250970A (ja) メモリ制御装置
JP2828643B2 (ja) 直線描画装置
US6587932B2 (en) Processor and system for controlling shared access to a memory
JPS6194142A (ja) フア−ストイン/フア−ストアウト形メモリ
JPS60252962A (ja) プロセツサダウン通知方式
JPS59195728A (ja) デ−タ処理装置
JPH0427583B2 (ja)
JP2000003332A (ja) 双方向バスサイズ変換回路
JPS61131033A (ja) リングバツフアの制御方式
JP2734581B2 (ja) 入出力制御装置の制御方式
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JPH05216745A (ja) メモリ管理装置
JPH03100851A (ja) 先入れ先出し記憶装置
JP3057754B2 (ja) メモリ回路および分散処理システム
JP2735400B2 (ja) 非同期入出力制御方式
JP2503059B2 (ja) 異種バス間接続装置
JPH04373058A (ja) バッファ制御方式