JP2006276221A - 表示ドライバ及び電子機器 - Google Patents

Abstract

【課題】 サブ表示パネルを駆動するサブ表示ドライバの効率的な制御を可能にする表示ドライバ及び電子機器の提供。
【解決手段】 表示ドライバ１０は、差動信号を用いた高速シリアルバスを介してホストデバイスからパケットを受信し、受信したパケットに含まれるコマンド又はデータを出力する高速シリアルインターフェース回路２０と、出力されたコマンド又はデータに基づいてメイン表示パネルを駆動するドライバ回路７０と、ホストデバイスから受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合に、そのコマンド又はデータを、低速シリアルバスを介してサブ表示ドライバに出力する低速シリアルインターフェース回路９０を含む。パケットにダミーデータを挿入して転送速度の差を調整する。
【選択図】 図４

Description

本発明は、表示ドライバ及び電子機器に関する。

近年、ＥＭＩノイズの低減などを目的としたインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送のインターフェースが脚光を浴びている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。

一般的な携帯電話は、電話番号入力や文字入力のためのボタンが設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラが設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジなどの接続部分により構成される。従って、第１の機器部分に設けられる第１の基板と、第２の機器部分に設けられる第２の基板との間のデータ転送を、差動信号を用いたシリアル転送により行えば、接続部分を通る配線の本数を減らすことができ、好都合である。

ところで、携帯電話の第２の機器部分には、メインＬＣＤのみならずサブＬＣＤが設けられている場合が多い。そして携帯電話の機器点数の削減のためには、サブＬＣＤについても、メインＬＣＤを駆動する表示ドライバにより制御できることが望ましい。

しかしながら、第１の機器部分に設けられるホストデバイス（ＭＰＵ、ベースバンドエンジン、表示コントローラ等）からは、高速シリアルバスを介して高速にデータが転送されてくる。また、サブＬＣＤを駆動するサブ表示ドライバの動作速度はメインＬＣＤ用の表示ドライバに比べて一般的に遅い。従って、ホストデバイスから高速シリアルバスを介して転送されてきたデータを、そのままサブ表示ドライバに出力すると、サブ表示ドライバがそのデータを受け取ることができなくなるおそれがある。
特開２００１−２２２２４９号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、サブ表示パネルを駆動するサブ表示ドライバの効率的な制御を可能にする表示ドライバ及びこれを含む電子機器を提供することにある。

本発明は、差動信号を用いた高速シリアルバスを介してホストデバイスからパケットを受信し、受信したパケットに含まれるコマンド又はデータを出力する高速シリアルインターフェース回路と、前記高速シリアルインターフェース回路から出力されたコマンド又はデータに基づいて、メイン表示パネルを駆動するドライバ回路と、前記ホストデバイスから受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合に、前記サブ表示ドライバ用のコマンド又はデータを、転送速度が前記高速シリアルバスよりも低速な低速シリアルバスを介して、サブ表示ドライバに出力する低速シリアルインターフェース回路とを含む表示ドライバに関係する。

本発明によれば、高速シリアルバスを介してパケットが受信される。そして受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合には、そのコマンド又はデータが低速シリアルバスを介してサブ表示ドライバにシリアル出力される。このようにすれば、サブ表示ドライバに例えば高速シリアルインターフェース回路を設けなくても、高速シリアルバスを介してホストデバイスから転送されてきたコマンド又はデータを、サブ表示ドライバに転送することができ、サブ表示ドライバの効率的な制御が可能になる。

また本発明では、前記高速シリアルインターフェース回路は、前記サブ表示ドライバ用のデータと転送速度調整用のダミーデータとがデータフィールドに設定されたパケットを受信し、前記低速シリアルインターフェース回路は、受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを、前記サブ表示ドライバに出力するようにしてもよい。

このようにすれば、高速シリアルバスと低速シリアルバスの転送速度の差を自動的に調整して、サブ表示ドライバ用のデータを低速で低速シリアルバスに出力することが可能になる。

また本発明では、前記高速シリアルインターフェース回路は、前記高速シリアルバスでの転送速度をＶＨとし、前記低速シリアルバスでの転送速度をＶＬとした場合に、ＶＬ／ＶＨが小さくなるほどそのバイト数が大きくなるダミーデータが、データフィールドに設定されたパケットを受信するようにしてもよい。

このようにすれば、高速シリアルバスと低速シリアルバスの転送速度の比に応じた最適なバイト数のダミーデータを、パケットのデータフィールドに設定できるようになる。

また本発明では、受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを抽出する抽出回路を含むようにしてもよい。

このようにすれば、パケットのデータフィールドに設定されたダミーデータを除外して、サブ表示ドライバ用のデータだけを抽出できるようになる。

また本発明では、前記高速シリアルインターフェース回路は、前記サブ表示ドライバ用のコマンドがヘッダフィールドに設定されたパケットを受信し、前記低速シリアルインターフェース回路は、受信したパケットのヘッダフィールドに設定された前記サブ表示ドライバ用のコマンドを、前記サブ表示ドライバに出力するようにしてもよい。

このようにすればサブ表示ドライバ用のコマンドについてもサブ表示ドライバに効率的に転送できるようになる。

また本発明では、前記高速シリアルインターフェース回路は、コマンド又はデータの宛先を指定するための宛先情報を含むパケットを、前記ホストデバイスから受信し、前記低速シリアルインターフェース回路は、前記宛先情報により前記サブ表示ドライバが宛先として指定されていた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力するようにしてもよい。

このようにすれば、パケットに含まれるデータ又はコマンドを、メイン用のドライバ回路又はサブ用の低速シリアルインターフェース回路に自動的に仕分けして転送できるようになる。

また本発明では、受信したパケットに含まれるコマンドが書き込まれるコマンドレジスタを含み、前記低速シリアルインターフェース回路は、前記コマンドレジスタに、前記サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力するようにしてもよい。

また本発明では、前記高速シリアルインターフェース回路は、受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力し、前記ドライバ回路は、前記高速シリアルインターフェース回路から前記ホストインターフェース信号を受け、前記ホストインターフェース信号に含まれる前記パラレルデータ信号を出力するホストインターフェース回路と、前記ホストインターフェース回路から前記パラレルデータ信号を受け、前記パラレルデータ信号を、前記ドライバ回路の内部回路又は前記低速シリアルインターフェース回路のいずれかに出力する出力切り替え回路とを含むようにしてもよい。

このようにすれば、ドライバ回路が有しているホストインターフェース回路を有効利用して、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路に転送できるようになる。

また本発明では、前記高速シリアルインターフェース回路は、前記ホストインターフェース信号に含まれる第１のチップセレクト信号とは別に、第２のチップセレクト信号を生成して出力するチップセレクト信号生成回路を含み、前記出力切り替え回路は、前記ホストインターフェース回路からの前記パラレルデータ信号を、前記ドライバ回路の前記内部回路と前記低速シリアルインターフェース回路のいずれに出力するかを、前記第２のチップセレクト信号に基づいて切り替えるようにしてもよい。

このようにすれば、新たな第２のチップセレクト信号を生成するだけで、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路に転送できるようになる。

また本発明では、前記高速シリアルインターフェース回路は、受信したパケットに含まれるコマンド又はデータの信号を、パラレルデータ信号として前記ドライバ回路に出力し、前記低速シリアルインターフェース回路は、前記パラレルデータ信号をシリアルデータ信号に変換するパラレル／シリアル変換回路を含むようにしてもよい。

このようにすれば、ドライバ回路に出力されるパラレルデータ信号を有効利用して、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路に転送できるようになる。

また本発明では、前記高速シリアルインターフェース回路は、前記差動信号として差動ストローブ信号又は差動クロック信号を前記ホストデバイスから受信し、前記低速シリアルインターフェース回路は、前記差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号に基づいて、前記サブ表示ドライバ用のコマンド又はデータを前記サブ表示ドライバに出力するようにしてもよい。

このようにすれば、サブ表示パネルに表示位置ずれなどの問題が生じるのを防止できるようになる。

また本発明では、前記低速シリアルインターフェース回路は、コマンド又はデータを識別するためのコマンド／データ識別情報を、前記サブ表示ドライバ用のコマンド又はデータに対応づけて前記サブ表示ドライバに出力するようにしてもよい。

また本発明では、前記高速シリアルバスは、低振幅の差動信号を用いるシリアルバスであり、前記低速シリアルバスは、ＣＭＯＳ電圧レベルの信号を用いるシリアルバスであってもよい。

また本発明は、上記のいずれかに記載の表示ドライバと、前記表示ドライバに前記高速シリアルバスを介して接続される前記ホストデバイスと、前記表示ドライバにより駆動される前記メイン表示パネルと、前記表示ドライバに前記低速シリアルバスを介して接続される前記サブ表示パネルとを含む電子機器に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電子機器
図１に、本実施形態の表示ドライバ１０を含む電子機器（電気光学装置）の一例を示す。なお電子機器は図１に示されるもの以外の構成要素（例えばカメラ、操作部又は電源回路等）を含んでもよい。また本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、或いは携帯型情報端末などであってもよい。

図１においてホストデバイス５は、例えばＭＰＵ（Micro Processer Unit）、ベースバンドエンジン（ベースバンドプロセッサ）又は表示コントローラ（画像処理コントローラ）などである。このホストデバイス５（ホストプロセッサ）は表示ドライバ１０の制御を行う。或いはアプリケーションエンジンやベースバンドエンジンとしての処理や、圧縮、伸長、サイジングなどのグラフィックエンジンとしての処理を行うこともできる。

メイン表示パネル６、サブ表示パネル８は、複数のデータ線（信号線）と、複数の走査線と、データ線及び走査線により特定される複数の画素を有する。そして、各画素領域における電気光学素子（狭義には、液晶素子）の光学特性を変化させることで、表示動作を実現する。

メイン表示パネル６はサブ表示パネル８に比べてそのサイズが大きいパネル（表示画素数が多いパネル）である。そしてメイン表示パネル６は、例えば薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）や薄膜ダイオード（Thin Film Diode：ＴＦＤ）などのスイッチング素子（２端子型非線形素子）を用いたアクティブマトリクス方式のパネルにより構成できる。一方、サブ表示パネル８は、例えばＳＴＮなどを用いた単純マトリクス方式のパネルにより構成できる。但しサブ表示パネル８をＴＦＴやＴＦＤを用いたアクティブマトリクス方式のパネルにより構成してもよい。或いはメイン表示パネル６やサブ表示パネル８は、液晶パネル以外の表示パネル（例えば有機ＥＬパネル）であってもよい。

表示ドライバ１０はメイン表示パネル１０のデータ線（ソース線）や走査線（ゲート線）を駆動する。なおデータ線のみを駆動するようにしてもよい。一方、サブ表示ドライバ７（サブ表示パネル用のドライバ）はサブ表示パネル８のデータ線（セグメント線）や走査線（コモン線）を駆動する。なお表示ドライバ１０とサブ表示ドライバ７を１チップ（半導体チップ）で構成することも可能である。

図１では、ホストデバイス５と表示ドライバ１０は、差動信号を用いた高速シリアルバスにより接続されている。この高速シリアルバスは、低振幅（例えば５００ｍＶ）の差動信号（差動データ信号、差動ストローブ信号、差動クロック信号）を用いるシリアルバス（ＬＶＤＳ）である。そしてホストデバイス５と表示ドライバ１０は、差動信号のシリアルバスを介してパケット転送を行う。より具体的には、シリアルバスの差動信号線を電流駆動又は電圧駆動することによりパケット転送を行う。この高速シリアルバスのインターフェースとしては、例えばＭＤＤＩ（Mobile Display Digital Interface）規格などに準拠したインターフェースを用いることができる。なお高速シリアルバスの差動信号線は多チャンネル構成であってもよい。

一方、表示ドライバ１０とサブ表示ドライバ７は、高速シリアルバスよりも転送速度が低い低速シリアルバスにより接続されている。この低速シリアルバスは、例えばＣＭＯＳ電圧レベル（例えば０〜３Ｖ、０〜５Ｖ）の信号を用いるシリアルバスである。そして表示ドライバ１０は、この低速シリアルバスを用いてサブ表示ドライバ７に対してシリアルデータ（ＣＭＯＳ電圧レベルのデータ信号）を出力する。

図１において、ホストデバイス５は、携帯電話の電話番号ボタン等が設けられる第１の機器部分（第１の回路基板）に実装される。一方、表示ドライバ１０、メイン表示パネル６、サブ表示ドライバ７、サブ表示パネル８は、携帯電話の第２の機器部分（第２の回路基板）に実装される。従って、ホストデバイス５と表示ドライバ１０との間で高速シリアルバスを介してパケット転送を行えば、従来の電子機器に比べて、ＥＭＩノイズを低減できる。また第１、第２の機器部分を接続するヒンジなどの接続部分に通る信号線をシリアル信号線にすることが可能になり、機器の実装の容易化を図れる。

２．表示ドライバの構成
図２に本実施形態の表示ドライバ１０の構成例を示す。この表示ドライバ１０（メイン表示ドライバ）は、高速シリアルインターフェース回路２０、ドライバ回路７０、低速シリアルインターフェース回路９０を含む。

ここで高速シリアルインターフェース回路２０は、高速シリアルバスを介してホストデバイス５からパケット（データ）を受信する。そして受信したパケットに含まれるコマンド又はデータを出力する。なお「データ」は「パラメータ」を含むものである。

具体的にはホストデバイス５は差動信号線を電流駆動又は電圧駆動することで、パケット（パケットストリーム）を送信する。そしてホストデバイス５からパケットを受信した高速シリアルインターフェース回路２０は、例えば、受信したパケットのヘッダフィールドからコマンドを抽出して、ドライバ回路７０等に出力する。また受信パケットのデータフィールドからデータ（パラメータ）を抽出して、ドライバ回路７０等に出力する。

ドライバ回路７０は、高速シリアルインターフェース回路２０から出力されたコマンド又はデータに基づいて、メイン表示パネル６を駆動する。具体的にはドライバ回路７０は、ホストデバイス５から高速シリアルインターフェース回路２０を介して受けたコマンドやパラメータ（広義にはデータ）に基づいて、メイン表示パネル６の駆動条件（表示特性制御パラメータ）等を設定する。例えば表示データのフォーマット形式（ＲＧＢ８８８、ＲＧＢ６６６、ＲＧＢ５６５、ＲＧＢ４４４）、表示ライン数、表示範囲、表示データの書き込み開始位置又は駆動方法などを設定する。そしてドライバ回路７０は、ホストデバイス５から高速シリアルインターフェース回路２０を介して受けた表示データ（広義にはデータ）に基づいて、設定された駆動条件に従ってメイン表示パネル６のデータ線等を駆動する。

低速シリアルインターフェース回路９０は、ホストデバイス５から受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合に、サブ表示ドライバ用のコマンド又はデータを、低速シリアルバスを介してサブ表示ドライバ７にシリアル出力する。なお低速シリアルインターフェース回路の代わりに低速パラレルインターフェース回路を用いる変形実施も可能である。

低速シリアルバスは高速シリアルバスよりもその転送速度が低い。従って低速シリアルインターフェース回路９０は、高速シリアルバスよりも低い転送速度で、サブ表示ドライバ用のコマンド又はデータを、低速シリアルバスを介してサブ表示ドライバ７に出力することになる。

具体的には、ホストデバイス５から受信したパケットがメイン表示ドライバ用のコマンド又はデータを含んでいた場合には、そのコマンド又はデータはドライバ回路７０に出力される。一方、パケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合には、そのコマンド又はデータは、高速シリアルインターフェース回路２０からドライバ回路７０を介して（或いは高速シリアルインターフェース回路２０から直接に）、低速シリアルインターフェース回路９０に入力される。そして低速シリアルインターフェース回路９０は、入力されたコマンド又はデータを、シリアルデータ信号としてサブ表示ドライバ７に出力する。この場合に低速シリアルバスに出力されるシリアルデータ信号は、例えばＣＭＯＳ電圧レベルの信号とすることができる。

このように本実施形態では、高速シリアルインターフェース回路２０に加えて、サブ表示ドライバ用の低速シリアルインターフェース回路９０を設けている。こうすれば、サブ表示ドライバ７に高速シリアルインターフェース回路を内蔵しなくても、サブ表示ドライバ７を制御できるようになる。従ってサブ表示ドライバ７として、従来より慣用されている製品を使用できるようになり、機器の低コスト化を図れる。

また本実施形態では、ホストデバイス５と表示ドライバ１０を高速シリアルバスで接続することで、ホストデバイス５との間の信号線の本数を減らしている。携帯電話を例にとれば、第１、第２の機器部分を接続する接続部分（ヒンジ部分）の信号線本数を減らして、実装の容易化などを図っている。

ところが、ホストデバイス５とサブ表示ドライバ７との間でも高速シリアル転送を行おうとすると、ホストデバイス５とサブ表示ドライバ７を接続する差動信号線が新たに必要になり、信号線の本数を減らしたメリットが失われてしまう。

この点、本実施形態によれば、サブ表示ドライバ７に対しては、表示ドライバ１０を介してコマンド又はデータが出力される。従って、ホストデバイス５とサブ表示ドライバ７とを高速シリアルバスで接続する必要がなく、そのための差動信号線を新たに設けなくても済む。従って、高速シリアルバスの本来のメリットを生かすことができる。

なお比較例の手法として、ホストデバイスからのコマンド又はデータを、単にメイン表示ドライバをスルーして、サブ表示ドライバに転送する手法も考えられる。この比較例の手法によれば、ホストデバイスが１本のチップセレクト信号しか出力できない場合にも、サブ表示ドライバにコマンド又はデータを送れるというメリットがある。

しかしながら、この比較例の手法では、コマンド又はデータをメイン用の表示ドライバで単にスルーするだけであるため、ホストデバイスとメイン用の表示ドライバとの間でのシリアル転送の速度と、メイン用の表示ドライバとサブ表示ドライバとの間でのシリアル転送の速度は同一になる。従って、ホストデバイスとメイン用の表示ドライバとの間を、高速シリアルバスで接続した場合には、メイン用の表示ドライバとサブ表示ドライバとの間も高速シリアルバスで接続しなければならなくなる。この結果、サブ表示ドライバにも高速シリアルインターフェース回路を設ける必要が生じ、従来から慣用されているサブ表示ドライバを使用することができず、機器の高コスト化を招く。

これに対して本実施形態によれば、ホストデバイス５とメイン用の表示ドライバ１０の間は高速シリアルバスで接続される一方で、表示ドライバ１０とサブ表示ドライバ７の間は低速シリアルバスで接続される。従って、サブ表示ドライバには高速シリアルインターフェース回路を設けなくても済むため、従来から慣用されているサブ表示ドライバを使用できるようになる。従って比較例の手法に比べて機器の低コスト化を図れるというメリットがある。

３．ダミーデータ
さて、サブ表示ドライバ７は、パネルサイズの小さなサブ表示パネル８を駆動するものであるため、サブ表示ドライバ７の動作速度はメイン用の表示ドライバ１０に比べて、一般的に低速である。従って、ホストデバイス５から高速シリアルバスを介して転送されてきたデータ（表示データ）を、そのままサブ表示ドライバ７に転送すると、サブ表示ドライバ７がそのデータを受け取れないおそれがある。

この場合、サブ表示ドライバ用のデータを送る際には、高速シリアルバスの転送速度を遅くするという手法も考えられる。しかしながら、高速シリアルバスの転送速度を急激に遅くすると、ホストデバイス５が内蔵するＰＬＬ回路のクロック周波数が安定するまでに長い時間を要してしまう。またクロック周波数を元に戻すのにも長い時間を要する。従って、ＰＬＬ回路が安定するまでの間、高速シリアルバスを介したデータ転送を待たなければならなくなり、データ転送効率が低下する。

そこで本実施形態では、高速シリアルバスを介して転送されるパケットに、転送速度調整用のダミーデータを挿入する手法を採用している。図３に高速シリアルバスを介して転送されるパケットのフォーマット例を示す。例えばパケットのヘッダフィールドには、ＩＤ（識別情報）、Ｒ／Ｗ（リード／ライト）、ＡＤＤ（アドレス）、ＣＲＣなどのフィールドが設けられる。一方、パケットのデータフィールドには、パラメータＰ（データ）の他に、ダミーデータ（００ｘ）が設定される。

即ち図２の高速シリアルインターフェース回路２０は、サブ表示ドライバ用のデータ（Ｐ）と転送速度調整用のダミーデータとがデータフィールドに設定された図３のパケットを受信する。そして低速シリアルインターフェース回路９０は、データフィールドに設定されたサブ表示ドライバ用のデータ（Ｐ）とダミーデータ（００ｘ）のうち、サブ表示ドライバ用のデータ（Ｐ）を、サブ表示ドライバ７に出力する。より具体的には、表示ドライバ１０は、受信したパケットのデータフィールドからサブ表示ドライバ用のデータを抽出する抽出回路を含む。そしてこの抽出回路により抽出されたサブ表示ドライバ用のデータが、低速シリアルバスを介してサブ表示ドライバ７に出力される。

このようなダミーデータを設定すれば、高速シリアルバスでの転送速度と低速シリアルバスでの転送速度の差を自動的に調整して、サブ表示ドライバ用のデータを低速で低速シリアルバスに出力することが可能になる。これにより、サブ表示ドライバ７は、その動作速度が遅い場合であっても、表示ドライバ１０から送られてきたサブ表示ドライバ用のデータを適正に受け取ることができる。従って、従来から慣用されている低速のサブ表示ドライバを利用できるようになり、機器の低コスト化を図れる。またホストデバイス５のＰＬＬ回路のクロック周波数を変化させて高速シリアルバスの転送速度を調整する必要もなくなる。従ってＰＬＬ回路の安定時間を待つ必要がなくなり、データ転送効率を向上できる。なお、ダミーデータをパケットに設定せずに、高速シリアルバスの転送速度を調整するという変形実施も可能である。

また高速シリアルバスでの転送速度をＶＨとし、低速シリアルバスでの転送速度をＶＬとしたとする。すると、ＶＬ／ＶＨが小さくなるほど、パケットのデータフィールドに設定されるダミーデータのバイト数（データ量）が大きくなるように、ダミーデータを設定することが望ましい。

例えば高速シリアルバスでの転送速度がＶＨ＝２００Ｍｂｐｓであり、低速シリアルバスでの転送速度がＶＬ＝２５Ｍｂｐｓ又はＶＬ＝１２．５Ｍｂｐｓであったとする。するとＶＬ＝２５Ｍｂｐｓの時よりもＶＬ＝１２．５Ｍｂｐｓの時の方が、ＶＬ／ＶＨが小さくなる。従ってこの場合には、ＶＬ＝１２．５Ｍｂｐｓである時のダミーデータのバイト数を、ＶＬ＝２５Ｍｂｐｓである時のバイト数に比べて大きくする。こうすることで、高速シリアルバスの転送速度ＶＨと低速シリアルバスの転送速度ＶＳの比に応じた最適なバイト数のダミーデータを設定できるようになり、ダミーデータによる転送速度の調整を最適化できる。この結果、表示ドライバに設けるデータのバッファ（ＦＩＦＯバッファ等）のサイズを小さくでき、回路の小規模化を図れる。

なお本実施形態では高速シリアルインターフェース回路２０が、図３に示すようにサブ表示ドライバ用のコマンドＣＭＤがヘッダフィールドに設定されたパケットを受信する。そして低速シリアルインターフェース回路９０は、パケットのヘッダフィールドに設定されたＣＭＤを、サブ表示ドライバ用のコマンドとしてサブ表示ドライバ７に出力する。

例えばＭＤＤＩ規格では、パケットのヘッダフィールドには、２バイトのＡＤＤ（アドレス）フィールドを設けることが規定されている。本実施形態では図３に示すように、このＡＤＤフィールドの下位の１バイトに、サブ表示ドライバ用のコマンドＣＭＤを設定する。即ちホストデバイス５はＡＤＤフィールドの下位の１バイトにコマンドＣＭＤを挿入して、パケットを送信する。すると例えば高速シリアルインターフェース回路２０が、このＡＤＤフィールドからコマンドＣＭＤを抽出する。具体的には、例えばパケットのデータフィールドからサブ表示ドライバ用データを抽出する抽出回路が、パケットのヘッダフィールドからコマンドＣＭＤを抽出する。そして抽出されたＣＭＤが低速シリアルインターフェース回路９０に転送される。すると低速シリアルインターフェース回路９０は、このＣＭＤをサブ表示ドライバ用のコマンドとしてサブ表示ドライバ７に出力する。

このようにすれば、サブ表示ドライバ用のデータ（パラメータ）のみならずコマンドについても、パケットから抽出してサブ表示ドライバ７に出力できるようになる。従って、メイン用の表示ドライバ１０においてコマンドを解釈してサブ表示ドライバ７側に転送するというような処理も不要になり、回路を簡素化できる。更にこのようにＭＤＤＩ規格のＡＤＤフィールドを有効利用してコマンドＣＭＤを転送すれば、ＭＤＤＩ規格で規定されたパケットのフォーマットも維持できるという利点がある。

４．宛先情報
本実施形態ではホストデバイス５は、メイン表示ドライバ用のコマンド又はデータのみならず、サブ表示ドライバ用のコマンド又はデータを表示ドライバ１０に送信する。例えばメイン表示パネル６に携帯電話用の画像を表示する場合には、ホストデバイス５はメイン表示ドライバ用のコマンド又はデータを表示ドライバ１０に送信する。一方、例えば携帯電話の第１、第２の機器部分が閉じられて、サブ表示パネル８に時計表示等を行う場合には、ホストデバイス５はサブ表示ドライバ用のコマンド又はデータを表示ドライバ１０に送信する。従って、メイン表示ドライバ用のコマンド又はデータと、サブ表示ドライバ用のコマンド又はデータを如何にして識別するかが課題となる。

そこで本実施形態では、高速シリアルバスを介して転送されるパケットに、コマンド又はデータの宛先を指定するための宛先情報を含ませている。具体的には図３に示すように、ＡＤＤフィールドの上位の１バイトは空き領域になっているため、この空き領域のＬＳＢ側に、メイン用とサブ用を識別するための１ビットのＭ／Ｓフィールドを設ける。そしてホストデバイス５は、このＭ／Ｓフィールドに宛先情報を設定する。

高速シリアルインターフェース回路２０は、この宛先情報を含むパケットを、ホストデバイス５から受信する。そして低速シリアルインターフェース回路９０は、宛先情報によりサブ表示ドライバ７が宛先として指定されていた場合には、高速シリアルインターフェース回路２０からのコマンド又はデータをサブ表示ドライバ７に出力する。

より具体的には、図３に示すパケットのＭ／Ｓフィールドに「１」が設定されていた場合には、そのパケットに含まれるコマンド（ＣＭＤ）又はデータ（Ｐ）はメイン表示ドライバ用であると判断する。従って高速シリアルインターフェース回路２０は、受信したパケットに含まれるコマンド又はデータをドライバ回路７０に出力する。一方、Ｍ／Ｓフィールドに「０」が設定されていた場合には、そのパケットに含まれるコマンド又はデータはサブ表示ドライバ用であると判断する。従って高速シリアルインターフェース回路２０は、受信したパケットに含まれるコマンド又はデータを低速シリアルインターフェース回路９０に出力する。そして低速シリアルインターフェース回路９０は、このコマンド又はデータをサブ表示ドライバ７にシリアル出力する。

このように高速シリアルバスを介して転送されるパケットに宛先情報（指定情報）を設定すれば、パケットに含まれるデータ又はコマンドを、メイン用のドライバ回路７０又はサブ用の低速シリアルインターフェース回路９０に自動的に仕分けして転送できる。この結果、処理負荷をそれほど増すことなく、パケットに含まれるコマンド又はデータをサブ表示ドライバ７に出力できるようになる。

なおパケットに含ませる宛先情報は、図３のようなＭ／Ｓフィールドに設定される情報に限定されず、他のフィールドに設定してもよい。或いはこのような宛先情報を用いてないでコマンド又はデータの仕分けを行ってもよい。

例えば表示ドライバ１０に、受信したパケットに含まれるコマンドが書き込まれるコマンドレジスタを設ける。このコマンドレジスタは例えばドライバ回路７０に設けることができる。そして低速シリアルインターフェース回路９０は、コマンドレジスタに、サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれた場合には、高速シリアルインターフェース回路２０からのコマンド又はデータをサブ表示ドライバ７に出力する。このようにすれば、パケットに宛先情報を含ませなくても、パケットに含まれるコマンド又はデータを仕分けして、サブ表示ドライバ７側に転送できるようになる。

５．詳細な構成例
図４に本実施形態の表示ドライバの詳細な構成例を示す。なお図４の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図４とは異なる他の回路ブロックを追加してもよい。

図４に示すように高速シリアルインターフェース回路２０は、トランシーバ３０、リンクコントローラ５０、ドライバインターフェース回路６０を含む。

ここでトランシーバ３０は、差動信号（差動データ信号、差動ストローブ信号、差動クロック信号）を用いて高速シリアルバスを介してパケット（コマンド、データ）を受信したり、送信するための回路である。具体的には高速シリアルバスの差動信号線を電流駆動又は電圧駆動することによりパケットの送受信が行われる。このトランシーバ３０は、差動信号線を駆動する物理層回路（アナログフロントエンド回路）や高速ロジック回路などを含むことができる。

リンクコントローラ５０は高速シリアル転送のリンク層（トランザクション層）の処理を行う。具体的には、高速シリアルバスを介してホストデバイス５からトランシーバ３０がパケットを受信した場合には、受信したパケットを解析する。即ち受信したパケットのヘッダとデータを分離して、ヘッダを抽出する。またリンクコントローラ５０は、高速シリアルバスを介してホストデバイス５にパケットを送信する場合には、そのパケットの生成処理を行う。具体的には、送信するパケットのヘッダを生成し、ヘッダとデータを結合してパケットを組み立てる。そして生成したパケットの送信をトランシーバ３０に指示する。なおパケットの解析処理は、リンクコントローラ５０が含むパケット解析回路５２により行われ、パケットの生成処理はパケット生成回路５４により行われる。

ドライバインターフェース回路６０は、高速シリアルインターフェース回路２０（リンクコントローラ５０）とドライバ回路７０との間のホストインターフェース処理を行う。例えば図４では、高速シリアルインターフェース回路２０とドライバ回路７０はホストインターフェースバスにより接続される。そしてドライバインターフェース回路６０は、ホストインターフェース信号を生成してドライバ回路７０に出力する。このホストインターフェース信号は、コマンドとデータの識別信号であるアドレス０信号Ａ０や、ライト、リードを指示するライト、リード信号ＷＲ、ＲＤや、コマンド又はデータの信号であるパラレルデータ信号ＰＤＡＴＡや、ドライバ回路７０をチップセレクトすることを指示するチップセレクト信号ＣＳ１を含む。

ドライバインターフェース回路６０は、ＦＩＦＯ（FirstInFirstOut)バッファ６２、抽出回路６４、チップセレクト信号生成回路６６を含む。なおこれらの一部を省略する構成としてもよい。

ＦＩＦＯバッファ６２は高速シリアルインターフェース回路側とドライバ回路側のデータ転送速度の差を調整するためのエラスティックバッファとして機能する。例えばリンクコントローラ５０からのコマンド又はデータは、ＦＩＦＯバッファ６２に書き込まれる。そして書き込まれたコマンド又はデータは、ドライバ回路７０の動作速度に応じたタイミングでＦＩＦＯバッファ６２から読み出されて、パラレルデータ信号ＰＤＡＴＡとしてドライバ回路７０に出力される。

抽出回路６４は、受信したパケットのデータフィールドに設定されたサブ表示ドライバ用データとダミーデータのうち、サブ表示ドライバ用データ（Ｐ）を抽出する。また受信したパケットのヘッダフィールドに設定されたコマンド（ＣＭＤ）を抽出する。そして抽出されたサブ表示ドライバ用データやコマンドはパラレルデータ信号ＰＤＡＴＡとしてドライバ回路７０に出力される。なおコマンドは、ＰＤＡＴＡの２４ビットのバスのうち８ビットの信号線を使用して出力される。一方、ＲＧＢ８８８、ＲＧＢ６６６、ＲＧＢ５６５、ＲＧＢ４４４の表示データは、各々、ＰＤＡＴＡの２４、１８、１６、１２ビットのバスを使用して出力される。

チップセレクト信号生成回路６６はチップセレクト信号ＣＳ１、ＣＳ２を生成して出力する。より具体的にはホストインターフェース信号に含まれるチップセレクト信号ＣＳ１とは別に、チップセレクト信号ＣＳ２を生成して出力する。この信号ＣＳ２を用いることで、コマンド又はデータをドライバ回路７０の内部回路８０に転送するか、低速シリアルインターフェース回路９０に転送するかを、切り替えることが可能になる。

ドライバ回路７０は、ホストインターフェース回路７２、出力切り替え回路７６、分周回路７８、内部回路８０を含む。なおこれらの一部を省略する構成としてもよい。

ホスト（ＭＰＵ）インターフェース回路７２は、高速シリアルインターフェース回路２０とドライバ回路７０との間のホストインターフェース処理を行う。具体的には、高速シリアルインターフェース回路２０（ドライバインターフェース回路６０）は、パラレルデータ信号ＰＤＡＴＡを含むホストインターフェース信号を出力する。するとホストインターフェース回路７２は、このホストインターフェース信号を受け、ホストインターフェース信号に含まれる信号ＰＤＡＴＡを後段に出力する。例えばライト信号ＷＲがアクティブになると、高速シリアルインターフェース回路２０から受けた信号ＰＤＡＴＡを、内蔵するレジスタ７４にラッチする。そしてラッチされた信号ＰＤＡＴＡを出力切り替え回路７６に出力する。この場合にＡ０がローレベル（第１のレベル）である場合には、ＰＤＡＴＡはコマンドとして扱われ、Ａ０がハイレベル（第２のレベル）である場合には、ＰＤＡＴＡはデータ（パラメータ、表示データ）として扱われる。

出力切り替え回路７６は、ホストインターフェース回路７２から信号ＰＤＡＴＡを受け、ドライバ回路７０の内部回路８０又は低速シリアルインターフェース回路９０のいずれかに出力する。この場合に、信号ＰＤＡＴＡを、内部回路８０と低速シリアルインターフェース回路９０のいずれに出力するかは、信号ＣＳ２に基づいて切り替えられる。例えば信号ＣＳ２がローレベル（第１のレベル）である場合にはＰＤＡＴＡは低速シリアルインターフェース回路９０に出力され、ハイレベル（第２のレベル）である場合には内部回路８０に出力される。

分周回路７８は、高速シリアルインターフェース回路２０から受けたクロック信号ＣＫを分周して、分周したクロック信号をホストインターフェース回路７２や低速シリアルインターフェース回路９０に出力する。具体的には、高速シリアルインターフェース回路２０は、高速シリアルバスの差動信号として差動ストローブ信号（又は差動クロック信号）をホストデバイス５から受信する。そして差動ストローブ信号（又は差動クロック信号）により得られたクロック信号ＣＫ（例えば５０ＭＨｚ）をドライバ回路７０に出力する。すると分周回路７８は、このクロック信号ＣＫを分周する。そして低速シリアルインターフェース回路９０は、信号ＣＫを分周したクロック信号ＳＣＫに基づいて、サブ表示ドライバ用のコマンド又はデータを、シリアルデータ信号ＳＤとしてサブ表示ドライバ７に出力する。なお分周回路７８を高速シリアルインターフェース回路２０側に設けるようにしてもよい。

内部回路８０はメイン表示パネル６を駆動するための回路である。この内部回路８０は、ステータスレジスタ８１、コマンドレジスタ８２、コマンドデコーダ８３、ホスト側制御回路８４、ドライバ側制御回路８５、アドレス制御回路８６、表示データＲＡＭ８７、駆動部８８を含む。なおこれらの一部を省略する構成としてもよい。

ステータスレジスタ８１は表示ドライバ１０のステータス情報（表示がオンか否か、パーシャル表示モードか否か、スリープモードか否か）を記憶する。コマンドレジスタ８２は、ホストインターフェース回路７２を介して入力されたコマンドを記憶する。そしてコマンドデコーダ８３は、このコマンド（パラメータ）をデコード（解釈）して、ホスト側制御回路８４等に伝える。ホスト側制御回路８４は、コマンドのデコード結果に基づいて、表示データＲＡＭ８７に対するリード・ライト動作を制御する。このリード・ライト動作はアドレス制御回路８６により実現される。

ドライバ側（パネル側）制御回路８５は、基準クロック信号に基づいて、階調制御パルス、極性反転信号、ラッチパルスなどを発生して、メイン表示パネル６の表示動作に必要な制御を行う。

アドレス制御回路８６は、ホスト側制御回路８４の制御の下で、表示データの書き込みカラムアドレス、読み出しカラムアドレス、書き込みページアドレス、読み出しページアドレスを指定する。またアドレス制御回路８６は、ドライバ側制御回路８５により制御されて、例えば１ライン毎に表示アドレスを指定する。

表示データＲＡＭ８７は表示データを記憶するメモリである。この表示データＲＡＭ８７には、ホストインターフェース回路７２を介して入力された表示データが書き込まれる。そして駆動部８８は、表示データＲＡＭ８７から読み出された表示データに基づいて、データ線電圧を生成して、メイン表示パネル６のデータ線に出力することで、データ線を駆動する。また駆動部８８は走査線の駆動を行うこともできる。

低速シリアルインターフェース回路９０は、ホストインターフェース回路７２から出力切り替え回路７６を介して入力されるパラレルデータ信号ＰＤＡＴＡを受ける。この信号ＰＤＡＴＡはサブ表示ドライバ用のコマンド又はデータを含む。低速シリアルインターフェース回路９０は、このパラレルデータ信号ＰＤＡＴＡをシリアルデータ信号ＳＤに変換して、サブ表示ドライバ７に出力する。この変換はパラレル／シリアル変換回路９２により実現される。

なお低速シリアルインターフェース回路９０は、シリアルデータ信号ＳＤの他に、シリアル転送用のクロック信号ＳＣＫと、サブ表示ドライバ７をチップセレクトするための信号ＣＳ２をサブ表示ドライバ７に出力する。ここで信号ＳＣＫは、高速シリアルバスの差動ストローブ信号（又は差動クロック信号）により得られたクロック信号ＣＫを分周したクロック信号である。例えば、高速シリアルバスでの転送速度が２００Ｍｂｐｓであり、信号ＣＫが５０ＭＨｚである場合には、信号ＳＣＫとしては２５ＭＨｚや１２．５ＭＨｚの信号を用いることができる。そしてサブ表示ドライバ７は、このクロック信号ＳＣＫに基づいてシリアルデータ信号ＳＤを取り込むことになる。

なお低速シリアルインターフェース回路９０は、コマンド又はデータを識別するためのコマンド／データ識別情報（Ｄ／Ｃ）を、シリアルデータ信号（サブ表示ドライバ用のコマンド又はデータ）に対応づけてサブ表示ドライバ７に出力する。サブ表示ドライバ７は、このコマンド／データ識別情報（Ｄ／Ｃ）に基づいて、シリアルデータ信号によりコマンドが出力されたのか、データ（パラメータ）が出力されたのかを判断できる。

６．動作
次に本実施形態の動作の詳細について図５〜図７のタイミング波形図を用いて説明する。図５、図６（Ａ）（Ｂ）はメイン表示ドライバ用のコマンド又はデータを転送する際の波形図であり、図７はサブ表示ドライバ用のコマンド又はデータを転送する際の波形図である。

図５は、高速シリアルバスで転送されるパケットの状態を示している。高速シリアルバスでは例えば２００Ｍｂｐｓでビデオストリームパケットが転送される。図５においてＦｏｒｍａｔは表示（画素）データのフォーマット形式を指定するものである。このＦｏｒｍａｔにより、表示データがＲＧＢ８８８、ＲＧＢ６６６、ＲＧＢ５６５、ＲＧＢ４４４のいずれのフォーマットなのかが指定される。またＸｌｅｆｔ〜Ｙｂｏｔｔｏｍは、表示データの書き込み範囲（表示範囲）を指定するものである。Ｘｓｔａｒｔ、Ｙｓｔａｒｔは、表示データの書き込み位置を指定するものである。ＣＲＣ（Cyclic Redundancy Check）は転送エラーの検出を行うためのものである。これらのＦｏｒｍａｔ〜ＣＲＣはパケットのヘッダフィールドに設定される。一方、表示データであるＰｉｘｅｌＤａｔａはパケットのデータフィールドに設定される。そしてリンクコントローラ５０は、図５のＡ１でＣＲＣエラーが検出されなかったことを条件に、Ａ２に示す表示データをドライバインターフェース回路６０に出力する。

するとドライバインターフェース回路６０は、図６（Ａ）のＢ１に示すように、駆動条件を設定するためのコマンドＣＭＤを出力し、コマンドのパラメータとしてＦｏｒｍａｔ、Ｘｌｅｆｔ〜Ｙｂｏｔｔｏｍ、Ｘｓｔａｒｔ、Ｙｓｔａｒｔを出力する。次にＢ２に示すように、表示データＲＡＭ８７へのライトコマンドＲＡＭＷＲを出力し、それに続いて表示データＰｉｘ０、Ｐｉｘ１・・・を出力する。

なお表示データを出力する際には、図６（Ｂ）に示すように、表示データのフォーマットに応じてクロック信号の周波数を可変に制御することが望ましい。例えば２４ビットのＲＧＢ８８８フォーマットの場合にはクロック周波数を遅くし、１２ビットのＲＧＢ４４４フォーマットの場合にはクロック周波数を速くする。この周波数の調整は分周回路などにより実現できる。

高速シリアルバスでは例えば２００Ｍｂｐｓというような一定の転送速度でＲＧＢデータが間断無く転送される。そして高速シリアルインターフェース回路２０には、この一定の転送速度で転送されたＲＧＢデータが間断無く入力され、入力されたＲＧＢデータはＦＩＦＯバッファ６２に蓄積される。一方、高速シリアルインターフェース回路２０は、ドライバ回路７０に対して画素単位でＲＧＢデータを出力する。そしてＲＧＢ８８８フォーマットに比べてＲＧＢ４４４フォーマットの方が、画素毎のデータのビット数が少ない。従って高速シリアルインターフェース回路２０は、ＲＧＢ４４４フォーマットの場合には、より速いクロック周波数でＲＧＢデータをドライバ回路７０に出力することになる。従ってドライバ回路７０はこれに対応するために、図６（Ｂ）に示すようにＲＧＢ４４の場合にはクロック周波数を速くして、高速シリアルインターフェース回路２０からのＲＧＢデータを取り込むことになる。

サブ表示ドライバ用のコマンドやデータを転送する場合には、高速シリアルバスでは図７のＣ１に示すようにパケットが転送される。そして図３で説明したように、パケットのヘッダのアドレスＡＤＤフィールドにはサブ表示ドライバ用コマンドＣＭＤが設定される。そして図７のＣ２に示すように高速シリアルインターフェース回路２０は、このコマンドＣＭＤをパラレルデータ信号ＰＤＡＴＡとしてドライバ回路７０に出力する。またＣ３に示すように信号Ａ０をローレベルに設定して、ＣＭＤがコマンドであることを伝える。またＣ４に示すようにチップセレクト信号ＣＳ２をローレベル（アクティブ）に設定して、出力切り替え回路７６の出力を、低速シリアルインターフェース回路９０側に切り替える。そしてＣ５のタイミングでライト信号ＷＲをローレベル（アクティブ）に設定する。こうすることで、パラレルデータ信号ＰＤＡＴＡ（ＣＭＤ）はレジスタ７４にラッチされ、出力切り替え回路７６を介して低速シリアルインターフェース回路９０に出力されるようになる。そして低速シリアルインターフェース回路９０は、このパラレルデータ信号ＰＤＡＴＡ（ＣＭＤ）をシリアルデータ信号ＳＤ（Ｄ７〜Ｄ０）に変換して、図７のＣ６に示すようにサブ表示ドライバ７に出力する。

なお図７のＣ７に示すＤ／Ｃはコマンド／データ識別情報である。低速シリアルインターフェース回路９０はこのＤ／Ｃを、信号ＳＤ（コマンド又はデータ）に対応づけてサブ表示ドライバ７に出力している。例えばＣ７ではＤ／Ｃ＝０になっており、Ｃ６に示すシリアルデータ信号ＳＤによりコマンドが転送されていることが、サブ表示ドライバ７に伝えられる。

次に高速シリアルインターフェース回路２０は、パケットのデータフィールドに設定されているパラメータＰ０を抽出し、Ｃ８に示すようにＰＤＡＴＡとしてドライバ回路７０に出力する。そしてＣ９のタイミングでライト信号ＷＲをローレベルに設定する。こうすることで、パラレルデータ信号ＰＤＡＴＡ（Ｐ０）はレジスタ７４にラッチされ、出力切り替え回路７６を介して低速シリアルインターフェース回路９０は出力される。そして低速シリアルインターフェース回路９０は、このパラレルデータ信号ＰＤＡＴＡ（Ｐ０）をシリアルデータ信号ＳＤに変換して、図７のＣ１０に示すようにサブ表示ドライバ７に出力する。この場合にＣ１１ではコマンド／データ識別情報はＤ／Ｃ＝１になっており、Ｃ１０のシリアルデータ信号ＳＤによりパラメータが転送されていることが、サブ表示ドライバ７に伝えられる。なお他のパラメータＰ１や表示データについても同様にして、低速シリアルインターフェース回路９０に転送されてサブ表示ドライバ７に出力される。

本実施形態では図７のＣ１２に示すように、パケットのデータフィールドに転送速度調整用のダミーデータを挿入している。このようにダミーデータを挿入すれば、Ｃ５、Ｃ９に示すようにライト信号ＷＲをアクティブにする時間間隔を長くできる。これにより、低速シリアルインターフェース回路９０へのコマンド又はデータの転送時間間隔も長くできる。従ってＣ１３に示すように、シリアル転送用のクロック信号ＳＣＫの周波数を小さくでき、Ｃ６、Ｃ１０に示すようにシリアルデータ信号ＳＤの転送速度を遅くできる。この結果、従来から慣用されている低速動作のサブ表示ドライバを使用できるようになり、機器の低コスト化を図れる。

また本実施形態では、ホストインターフェース回路７２からのパラレルデータ信号ＰＤＡＴＡの出力先を、出力切り替え回路７６により切り替えて、ＰＤＡＴＡを低速シリアルインターフェース回路９０に出力する。そして低速シリアルインターフェース回路９０がＰＤＡＴＡをシリアルデータ信号ＳＤに変換する。このようにすれば、ドライバ回路７０が通常有しているホストインターフェース回路９０を有効利用して、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路９０側に転送できるようになる。従って回路の小規模化や設計期間の短縮化等を図れる。

また本実施形態では、チップセレクト信号として、ホストインターフェース用の信号ＣＳ１とは別に信号ＣＳ２を生成し、このＣＳ２に基づいて、出力切り替え回路７６の出力先を切り替えている。このようにすれば、新たなチップセレクト信号ＣＳ２を生成するだけで、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路９０側に転送できるようになる。従って回路の小規模化等を図れる。

また本実施形態では、高速シリアルバスの差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号ＣＫに基づいて、Ｃ１３に示すクロック信号ＳＣＫが生成される。そしてＣ６、Ｃ１０に示すように、このクロック信号ＳＣＫに基づいて、サブ表示ドライバ用のコマンド（ＣＭＤ）やデータ（Ｐ０、Ｐ１）がシリアルデータ信号ＳＤとしてサブ表示ドライバ７に出力される。

例えば比較例の手法として、表示ドライバ１０にＰＬＬ回路を内蔵させ、このＰＬＬ回路で生成されたクロック信号に基づいて、シリアルデータ信号ＳＤをサブ表示ドライバ７に出力する手法も考えられる。しかしながら、この手法では、クロック信号ＳＣＫとシリアルデータ信号ＳＤとが同期関係にあることを保証できなくなる。従って、サブ表示ドライバ７に出力されるシリアルデータ信号にずれが生じてしまい、サブ表示パネル８に表示位置ずれなどの問題が生じるおそれがある。

この点、本実施形態では、差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号に基づいて、クロック信号ＳＣＫが生成されるため、ＳＣＫとＳＤとが同期関係にあることを保証できる。従って、サブ表示パネル８に表示位置ずれなどが生じるのを防止できる。

７．変形例
図８に本実施形態の変形例を示す。図８が図４と異なるのは、図８ではチップセレクト信号ＣＳ２が、コマンドレジスタ８２のコマンドをデコードするコマンドデコーダ８３により生成されている点である。図８では、このようにして生成された信号ＣＳ２に基づいて、出力切り替え回路７６の出力先が切り替わる。

具体的には図８では、メイン側の内部回路８０のコマンドレジスタ８２が、サブ表示パネルイネーブルレジスタ８９（イネーブルビット）を有している。そしてこのレジスタ８９に、サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれたとする。すると、低速シリアルインターフェース回路９０は、高速シリアルインターフェース回路２０からのコマンド又はデータ（ＰＤＡＴＡ）をサブ表示ドライバ７に出力する。例えばレジスタ８９に「１」が書かれると、これをデコードしたコマンドデコーダ８３が、チップセレクト信号ＣＳ２をローレベル（アクティブ）に設定する。すると出力切り替え回路７６の出力先が、低速シリアルインターフェース回路９０側に切り替わり、ＰＤＡＴＡが低速シリアルインターフェース回路９０に入力される。そして低速シリアルインターフェース回路９０はこのＰＤＡＴＡをシリアルデータ信号ＳＤに変換してサブ表示ドライバ７に出力する。

このようにすれば、図３に示すような宛先情報Ｍ／Ｓのフィールドをパケットのヘッダに設けなくても、出力切り替え回路７６の出力先を切り替えて、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路９０に転送できるようになる。

８．トランシーバ
図９に高速シリアル転送を行うトランシーバの構成例を示す。図９はＭＤＤＩ規格に準拠したトランシーバの例である。図９において、トランシーバ４０はホストデバイス５に内蔵され、トランシーバ３０は表示ドライバ１０に内蔵される。また３６、４２、４４はトランスミッタ回路であり、３２、３４、４６はレシーバ回路である。また３８、４８はウェイクアップ検出回路である。

ホスト側のトランスミッタ回路４２は差動ストローブ信号ＳＴＢ＋／−を電流駆動する。そしてクライアント側のレシーバ回路３２は、電流駆動により抵抗ＲＴ１の両端に発生した電圧を増幅し、ストローブ信号ＳＴＢ＿Ｃを後段の回路に出力する。またホスト側のトランスミッタ回路４４はデータストローブ信号ＤＡＴＡ＋／−を電流駆動する。そしてクライアント側のレシーバ回路３４は、電流駆動により抵抗ＲＴ２の両端に発生した電圧を増幅し、データ信号ＤＡＴＡ＿Ｃ＿ＨＣを後段の回路に出力する。

クロック信号からストローブ信号への変換や、ストローブ信号からクロック信号への変換は、図１０（Ａ）に示す回路により実現できる。具体的には送信側では、図１０（Ｂ）に示すようにデータ信号ＤＡＴＡとクロック信号ＣＬＫの排他的論理和をとることで、ストローブ信号ＳＴＢを生成し、このＳＴＢを高速シリアルバスを介して受信側に送信する。そして受信側は、データ信号ＤＡＴＡとストローブ信号ＳＴＢの排他的論理和をとることで、クロック信号ＣＬＫを再生する。このようにすれば図１０（Ｂ）から明らかなように、クロック信号ＣＬＫに比べてストローブ信号ＳＴＢの遷移回数は少なくなるため、データ転送のノイズ耐性を高めることができる。

なおトランシーバの構成は図９〜図１０（Ｂ）に説明したものに限定されない。例えば図１１のような構成を採用することもできる。

図１１においてＤＴＯ＋、ＤＴＯ−はホスト側がターゲット側に出力する差動データ信号（ＯＵＴデータ）である。ＣＬＫ＋、ＣＬＫ−は、ホスト側がターゲット側に供給する差動クロック信号である。ホスト側はＣＬＫ＋／−のエッジに同期してＤＴＯ＋／−を出力する。従ってターゲット側は、ＣＬＫ＋／−を用いてＤＴＯ＋／−をサンプリングして取り込むことができる。更に図１１では、ターゲット側はホスト側から供給されたクロックＣＬＫ＋／−に基づいて動作する。即ちＣＬＫ＋／−はターゲット側のシステムクロックになる。このためＰＬＬ回路２１２はホスト側に設けられ、ターゲット側には設けられていない。

ＤＴＩ＋、ＤＴＩ−はターゲット側がホスト側に出力する差動データ信号（ＩＮデータ）である。ＳＴＢ＋、ＳＴＢ−は、ターゲット側がホスト側に供給する差動ストローブ信号である。ターゲット側はホスト側から供給されたＣＬＫ＋／−に基づいてＳＴＢ＋／−を生成して出力する。そしてターゲット側はＳＴＢ＋／−のエッジに同期してＤＴＩ＋／−を出力する。従ってホスト側は、ＳＴＢ＋／−を用いてＤＴＩ＋／−をサンプリングして取り込むことができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（データ等）と共に記載された用語（パラメータ・表示データ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。

また表示ドライバや電子機器の構成や動作も本実施形態で説明した構成や動作に限定に限定されず、種々の変形実施が可能である。また高速シリアルバスと低速シリアルバスの転送速度差の調整手法や、ダミーデータの設定手法や、コマンド又はデータの出力先の仕分け手法等も、本実施形態で説明した手法に限定されない。

本実施形態の表示ドライバを含む電子機器の構成例。 本実施形態の表示ドライバの構成例。 パケットのフォーマット例。 本実施形態の表示ドライバの詳細な構成例。 本実施形態の動作を説明するための信号波形図。 本実施形態の動作を説明するための信号波形図。 本実施形態の動作を説明するための信号波形図。 本実施形態の変形例。 トランシーバの構成例。 図１０（Ａ）（Ｂ）はストローブ信号の説明図。 トランシーバの他の構成例。

符号の説明

５ ホストデバイス、６ メイン表示パネル、７ サブ表示ドライバ、
８ サブ表示パネル、１０ 表示ドライバ、２０ 高速シリアルインターフェース回路、
３０ トランシーバ、５０ リンクコントローラ、５２ パケット解析回路、
５４ パケット生成回路、６０ ドライバインターフェース回路、
６２ ＦＩＦＯバッファ、６４ 抽出回路、６６ チップセレクト信号生成回路、
７０ ドライバ回路、７２ ホストインターフェース回路、７４ レジスタ、
７６ 出力切り替え回路、７８ 分周回路、８０ 内部回路、
８１ ステータスレジスタ、８２ コマンドレジスタ、８３ コマンドデコーダ、
８４ ホスト側制御回路、８５ ドライバ側制御回路、８６ アドレス制御回路、
８７ 表示データＲＡＭ、８８ 駆動部、９０ 低速シリアルインターフェース回路、
９２ パラレル／シリアル変換回路

Claims (14)

1. 差動信号を用いた高速シリアルバスを介してホストデバイスからパケットを受信し、受信したパケットに含まれるコマンド又はデータを出力する高速シリアルインターフェース回路と、
   前記高速シリアルインターフェース回路から出力されたコマンド又はデータに基づいて、メイン表示パネルを駆動するドライバ回路と、
   前記ホストデバイスから受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合に、前記サブ表示ドライバ用のコマンド又はデータを、転送速度が前記高速シリアルバスよりも低速な低速シリアルバスを介して、サブ表示ドライバに出力する低速シリアルインターフェース回路とを含むことを特徴とする表示ドライバ。
2. 請求項１において、
   前記高速シリアルインターフェース回路は、
   前記サブ表示ドライバ用のデータと転送速度調整用のダミーデータとがデータフィールドに設定されたパケットを受信し、
   前記低速シリアルインターフェース回路は、
   受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを、前記サブ表示ドライバに出力することを特徴とする表示ドライバ。
3. 請求項２において、
   前記高速シリアルインターフェース回路は、
   前記高速シリアルバスでの転送速度をＶＨとし、前記低速シリアルバスでの転送速度をＶＬとした場合に、ＶＬ／ＶＨが小さくなるほどそのバイト数が大きくなるダミーデータが、データフィールドに設定されたパケットを受信することを特徴とする表示ドライバ。
4. 請求項２又は３において、
   受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを抽出する抽出回路を含むことを特徴とする表示ドライバ。
5. 請求項１乃至４のいずれかにおいて、
   前記高速シリアルインターフェース回路は、
   前記サブ表示ドライバ用のコマンドがヘッダフィールドに設定されたパケットを受信し、
   前記低速シリアルインターフェース回路は、
   受信したパケットのヘッダフィールドに設定された前記サブ表示ドライバ用のコマンドを、前記サブ表示ドライバに出力することを特徴とする表示ドライバ。
6. 請求項１乃至５のいずれかにおいて、
   前記高速シリアルインターフェース回路は、
   コマンド又はデータの宛先を指定するための宛先情報を含むパケットを、前記ホストデバイスから受信し、
   前記低速シリアルインターフェース回路は、
   前記宛先情報により前記サブ表示ドライバが宛先として指定されていた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力することを特徴とする表示ドライバ。
7. 請求項１乃至５のいずれかにおいて、
   受信したパケットに含まれるコマンドが書き込まれるコマンドレジスタを含み、
   前記低速シリアルインターフェース回路は、
   前記コマンドレジスタに、前記サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力することを特徴とする表示ドライバ。
8. 請求項１乃至７のいずれかにおいて、
   前記高速シリアルインターフェース回路は、
   受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力し、
   前記ドライバ回路は、
   前記高速シリアルインターフェース回路から前記ホストインターフェース信号を受け、前記ホストインターフェース信号に含まれる前記パラレルデータ信号を出力するホストインターフェース回路と、
   前記ホストインターフェース回路から前記パラレルデータ信号を受け、前記パラレルデータ信号を、前記ドライバ回路の内部回路又は前記低速シリアルインターフェース回路のいずれかに出力する出力切り替え回路とを含むことを特徴とする表示ドライバ。
9. 請求項８において、
   前記高速シリアルインターフェース回路は、
   前記ホストインターフェース信号に含まれる第１のチップセレクト信号とは別に、第２のチップセレクト信号を生成して出力するチップセレクト信号生成回路を含み、
   前記出力切り替え回路は、
   前記ホストインターフェース回路からの前記パラレルデータ信号を、前記ドライバ回路の前記内部回路と前記低速シリアルインターフェース回路のいずれに出力するかを、前記第２のチップセレクト信号に基づいて切り替えることを特徴とする表示ドライバ。
10. 請求項１乃至９のいずれかにおいて、
    前記高速シリアルインターフェース回路は、
    受信したパケットに含まれるコマンド又はデータの信号を、パラレルデータ信号として前記ドライバ回路に出力し、
    前記低速シリアルインターフェース回路は、
    前記パラレルデータ信号をシリアルデータ信号に変換するパラレル／シリアル変換回路を含むことを特徴とする表示ドライバ。
11. 請求項１乃至１０のいずれかにおいて、
    前記高速シリアルインターフェース回路は、
    前記差動信号として差動ストローブ信号又は差動クロック信号を前記ホストデバイスから受信し、
    前記低速シリアルインターフェース回路は、
    前記差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号に基づいて、前記サブ表示ドライバ用のコマンド又はデータを前記サブ表示ドライバに出力することを特徴とする表示ドライバ。
12. 請求項１乃至１１のいずれかにおいて、
    前記低速シリアルインターフェース回路は、
    コマンド又はデータを識別するためのコマンド／データ識別情報を、前記サブ表示ドライバ用のコマンド又はデータに対応づけて前記サブ表示ドライバに出力することを特徴とする表示ドライバ。
13. 請求項１乃至１２のいずれかにおいて、
    前記高速シリアルバスは、低振幅の差動信号を用いるシリアルバスであり、
    前記低速シリアルバスは、ＣＭＯＳ電圧レベルの信号を用いるシリアルバスであることを特徴とする表示ドライバ。
14. 請求項１乃至１３のいずれかに記載の表示ドライバと、
    前記表示ドライバに前記高速シリアルバスを介して接続される前記ホストデバイスと、
    前記表示ドライバにより駆動される前記メイン表示パネルと、
    前記表示ドライバに前記低速シリアルバスを介して接続される前記サブ表示パネルとを含むことを特徴とする電子機器。
    

Images