TWI335013B - Display driver and electronic instrument - Google Patents

Description

九、發明說明： 【發明所屬之技術領域】 本發明係關於顯示驅動器及電子機器。 【先前技術】 近年來’作為以降低EMI (電磁干擾）雜訊等為目的之介 面，LVDS (Low Voltage Differential Signaling :低電壓差 動信號傳遞）等之高速串列轉送之介面逐漸引人注目。在 此高速串列轉送中’發送器電路利用差動信號發送被串列 化之資料，接收器電路將差動信號差動放大而實現資料轉 送。 一般的手機係由設有供輸入電話號碼及輸入文字之按鈕 之第1機器部分、設有主LCD (Liquid Crystal Display :液 晶顯示器）、副LCD及攝影機之第2機器部分、及連接之第 1、第2機器部分之絞鏈等之連接部分所構成。因此，若利 用使用差動信號之串列轉送執行設於第1機器部分之第1基 板、與設於第2機器部分之第2基板之間之資料轉送，即可 減少通過連接部分之布線數，相當理想。 而’在手機之第2機器部分，不僅主LCD，且設有副 LCD之情形頗多。為了削減手機之機器數，最好對於副 LCD ’也能夠利用驅動主lcd之顯示驅動器加以控制。 但’資料通常由設於第1機器部分之主裝置（MPu、基帶 引擎、顯示控制器等），經由高速串列匯流排被轉送，且 驅動副LCD之顯示驅動器之動作速度一般會比主LCD用之 顯示驅動器慢。因此’若直接將由主裝置經由高速串列匯 109738.doc 丄335013 - 流排被轉送來之資料輸出至副顯示驅動器時，會有副顯示 驅動器不能接收該資料之虞。 [專利文獻i]曰本特開2〇〇U22249號公報 [發明所欲解決之問題j 本發明係鑑於如以上之技術的課題所研發者，其目的在 於提供可有效地控制驅動副顯示面板之副顯示驅動器之顯 示驅動器及含此顯示驅動器之電子機器。 【發明内容】 鲁 本發明之顯示驅動器係包含：高速串列介面電路，其係 ;由使用差動k號之雨速串列匯流排而由主裝置接枚封 包，輸出接收之封包所含之命令或資料者；驅動器電路， 其係依據自前述高速串列介面電路被輸出之命令或資料驅 動主顯示面板者；及低速串列介面電路，其係在接收自前 述主裝置之封包含有副顯示驅動器用之命令或資料之情 Z ’經由轉送速度低於前述高速串龍流排之低速串列匯 •《排而將前述副顯示驅動器用之命令或資料輸出至副顯示 驅動器者。 依據本發明，可經由高速，/按收封『叩 接收之封包含有副顯示驅動器用之命令或資料之情形，奴 由低速串列匯流排而將該命令或資料輸出至副顯示驅鸯 ^如此’即使在副顯示驅動器不設置例如高速串列介屈 電路’也可經由高速串列匯流排，將主裝置轉送來 或資料轉送至副顯示驅動器，可執 率之控制。 執仃㈣不驅動器之“ 109738.doc 1335013 又’在本發明中’前述高速申列介面電路也可接收資料 搁位中設Μ前述副顯示驅動器用之資料與轉送速度調整 用之虛擬資料之封包；前述低料列介面電路也可所接收 :封包之資料櫚位中設定之前述副顯示驅動器用之資料與 則述虛擬資料中’將前述副顯示驅動器用之資料輸出至前 述副顯示驅動器。 如此，可自動調整高速串列匯流排與低速串列匯流排之

轉达速度之差，可以低速將副顯示驅動器用之資料輸出至 低速串列匯流排。 又’在本發明中，前述高速串列介面電路也可在以前述 高速串列匯流排之轉送速度為VH、前述低速串列匯流排 之轉送速度為VL之情形，接收在資料欄位中設定有vl/vh 愈小時其位元組數愈大之虛擬資料之封包。 如此，彳在封包之資料欄位中設定對應於高速串列匯流 排與低速Μ匯流排之轉送速度之比之最適位元組數之虛 擬資料。 又，在本發明中，也可包含抽出電路，其係在所接收之 封包之資料欄位中設定之前述副顯示驅動器用之資料與前 述虛擬資料中’抽出前述副顯示驅動器用之資料。 如此，可將封包之資料攔位中設定之虛擬資料排除在 外，而僅抽出前述副顯示驅動器用之資料。 又，在本發明中，前述高速串列介面電路也可接收標頭 攔位中設定有前述副顯示驅動器用之命令之封包；前述低 速串列介面電路也可將所接收之封包之標頭欄位中設定之 109738.doc 丄335013 前述副顯示驅動器用之命今耠屮义 q 7彻出至刖述副顯示驅動器。 如此，也可有效地將副顯示驅動器用之命令轉送至副顯 示驅動器。 又在本發明中’刖述咼速串列介面電路也可由前述主 裝置接收含有用以指定命令或資料之目的地之目的地資訊 的2包；前述低速串列介面電路也可在前㈣顯示驅動器 被刖述目的地貝則曰定為目的地之情形，冑來自前述高速 串列’I面電路之命令或資料作為前述副顯示驅動器用之命 令或資料輸出至前述副顯示驅動器。 可將封包所含之命令或資料自動分類而轉送至主 用之驅動器電路或副用之低速串列介面電路。 _ 在本發月中，也可包含被寫入接收之封包所含之命 命7暫存器，則述低速串列介面電路也可在前述命令 暫存器被寫人使對前述副顯示驅動器之命令或資料之輸出 賦能（enable)之命令之情形，將來自前述高速串列介面電

路之：令或資料作為前述副顯示驅動器用之命令或資料輸 出至則述副顯示驅動器。 ^在本發月中，則述高速串列介面電路也可輸出主介 面L=其含有接收之封包所含之命令或資料之信號作為 並列:料錢；前述驅動器電路也可包含主介面電路，其 係由前述高速串列介面電路接收前述主介面信號，輸出前 :主介面信號所含之前述並列資料信號者；及輸出切換電 其係由則述主介面電路接收前述並列資料信號，將前 、並列資料信號輸出至前述驅動器電路之内部電路或前述 109738.doc 1335013 低速串列介面電路中任一方。 如此，可有效利用#有驅動器電路之主卩面電路，將副 顯示驅動器用之命令或資料轉送至低速串列介面電路。β 又，在本發明中，前述高速串列介面電路也可包含晶片 選擇信號產生電路，其係有別於前述主介面信號所含^第 1晶片選擇信號地’產生而輸出第2晶片選擇信號者；前述 輸出切換電路也可依據前述第2晶片選擇信號，切換將來 自前述主介面電路之前述並列資料信冑輸出H述驅動器 電路之前述内部電路與前述低速串列介面電路中之何方。° 如此，僅產生新的第2晶片選擇信號，即可將前述副顯 示驅動器用之命令或資料轉送至低速串列介面電路。 又，在本發明中，前述咼速串列介面電路也可將接收之 封包所含之命令或資料之信號作為並列資料信號輸出至前 述驅動器電路；前述低速串列介面電路也可包含將前述並 列資料信號轉換成串列資料信號之並列列轉換電路。 如此，可有效利用輸出至驅動器電路之並列資料信號， 而將副顯示驅動器用之命令或資料轉送至低速串列介面電 路。 又，在本發明中，前述高速串列介面電路也可由前述主 裝置接收差動選通信號或差動時鐘信號作為前述差動信 號；前述低速串列介面電路也可依據將得自前述差動選通 信號或差動時鐘信號之時鐘信號分頻後之時鐘信號，將前 述副顯不驅動器用之命令或資料輪出至前述副顯示驅動 器。 I09738.doc •10· 1335013 如此，可防止副顯示面板發生顯示位置偏移等之問題。 又，在本發明中’前述低速串列介面電路也可使用以識 別命令或資病之命今/眘4立P丨β ,, 貝枓識別資訊對應於前述副顯示驅 動态用之命令或貧料而輸出至前述副顯示驅動器。 又’在本發明中’前述高速串列匯流排亦可為使用低振 幅之差動信號之串列匯流排；前述低速串列匯流排亦可為 使用CMOS電壓位準之信號之串列匯流排。 又’本發明係關於包含下列各構件之之電子機器：上述 任一項之顯示驅動器；錄Λ、七古、土 士 ， 左由别述冋速串列匯流排而連接於 前述顯示驅動器之前述主裝置；被前述顯示驅動器所驅動 之前述主顯示面板；及經由前述低速串列匯流排而連接於 前述顯示驅動器之前述副顯示面板。 【實施方式】 以下，詳細說明有關本發明之合適之實施型態。又，以 下說明^實施型態非為不當限以請專利範圍所載之本發 月之内办之實施型態，本實施型態所說明之構成並不—定 全屬必須之本發明之解決手段。 ι電子機器 圖1係含本實施型態之顯示驅動器10之電子機器（光電裝 置）之例。又，電子機器也可含有圖丨所示者以外之構成 :件(例如攝影機、搡作部或電源電路等)。又，本實施型 癌之電子機器並不限定於手機，也可為數位攝影機、 P D A、ύ 咕 电于筆記本、電子字典或攜帶式資訊終端等。 圖1中，主裝置5例如係MPU (Micro Processer Unit :微 109738.doc 1335013 處理器單元）、基帶引擎（基帶處理器）或顯示控制器（圖像 處理控制器）等。此主裝置5(主處理器）係執行顯示驅動器 10之控制。戒也可執行作為應用引擎及基帶引擎之處理、 或作為壓縮、伸展、定大小等之圖形引擎之處理。 主顯示面板6、副顯示面板8係具有由多數資料線（信號 線）、多數掃描線與資料線及掃描線所特定之多數晝素。 而’藉由改變各晝素區域之光電元件（狹義上，為液晶元 件）之光學特性，以實現顯示動作。 主顯示面板6係尺寸大於副顯示面板8之面板（顯示畫素 數較多之面板）。而，主顯示面板6係例如由利用薄膜電晶 體（Thin Film Transistor: TFT)、薄膜二極體（Thin Film

Diode : TFD)等開關元件（2端子型非線性元件）之主動矩陣 方式之面板所構成。另一方面，副顯示面板8係例如利用 STN 4之單純矩陣方式之面板所構成。但也可利用τρτ及 TFD之主動矩陣方式之面板構成副顯示面板8。或主顯示 面板6及副顯示面板8也可使用液晶面板以外之顯示面板 (例如有機EL面板）。 顯示驅動器10係驅動主顯示面板6之資料線（源極線）及 掃描線（閘極線）。又，也可僅驅動資料線。另一方面，副 顯示驅動器7(副顯示面板用之驅動器）係驅動副顯示面板8 之資料線又線）及掃描線（共通線）。又，顯示驅動器丄〇 與副顯示驅動器7也可利用丨個晶片（半導體晶片）所構成。 在圖1中，主裝置5與顯示驅動器1〇係被使用差動信號之 间速串列匯流排所連接。此高速串列匯流排係使用低振幅 I09738.doc •12· 1335013 (例如500 mV)之差動信號（差動資料信號、差動選通信 號、差動時鐘信號）之串列匯流排（LVDS)。而，主裝置5與 顯示驅動器10係經由差動信號之_列匯流排執行封包轉 送。更具體而言，係藉由電流驅動或電壓驅動串列匯流排 之差動信號線，以執行封包轉送。作為此高速串列匯流 排’例如可使用依據 MDDI (Mobile DiSplay DigiUl

Interface :行動顯示數位介面）規格等之介面。又，高速串 列匯流排之差動信號線也可採用多頻道構成。 另一方面，顯示驅動器10與副顯示驅動器7係被轉送速 度低於高速串列匯流排之低速串列匯流排所連接。此低速 串列匯流排係例如利用CMOS位準（例如〇〜3 V、〇〜5 V)之 信號之串列匯流排》而顯示驅動器丨〇使用此低速串列匯流 排’對副顯示驅動器7輸出串列資料（CMOS電壓位準之資 料訊號）。 在圖1’主裝置5係安裝於手機之設有電話號碼按鈕等之 第1機器部分（第1電路基板）。另一方面，顯示驅動器1〇、 主顯示面板6、副顯示驅動器7、副顯示面板8係安裝於手 機之第2機器部分（第2電路基板）。因此，在主裝置5與顯示 驅動器10之間，經由高速串列匯流排施行封包轉送時，比 以往之電子機器更能降低EMI雜訊。又，通至連接第1 ' 第2機器部分之絞鏈等之連接部分之信號線也可使用串列 is號線’可謀求機器之安裝之容易化。 2 ·顯不驅動益之構成 圖2係本實施型態之顯示驅動器10之構成例。顯示驅動 I09738.doc 13 =(主·"頁示驅動器）係包含高速串列介面電路20、驅動器 路7〇、低速串列介面電路9〇。 间适串列介面電路20係經由高速串列匯流排而由 震置5接收封包（資料）。而，輸出接收之封包所含之命令 或資料。又，「資料」包含「參數」。

一體上，主裝置5係藉由電流驅動或電壓驅動差動信號 $ ’以轉送封包（封包流）。*，由主裝置5接收封包之高速 列介面電路2G係例如由接收之封包之標頭攔位抽出命令 而輪出至驅動器電路7〇等。又，由接收之封包之資料搁位 抽出資料（參數）而輸出至驅動器電路70等。

八驅動器電路7〇係依據由高速_列介面電路2〇被輸出之命 令或資料驅動主顯示面板6。具體上，驅動器電路7〇係依 據由主裝置5經由高速串列介面電路2()所接收之命令及參 數（廣義上，為資料）設定主顯示面板6之驅動條件（顯示特 性控制參數）等。例如設定顯示資料之格式型式（刪888、 她666、RGB565、RGB444)、顯示線數顯示範圍顯 不資料之開始寫人位置或驅動方法等。而，驅動器電路7〇 2依據由主裝置5經由高速串列介面電路2〇所接收之顯示 貝料（廣義上，為資料），依照被設定之驅動條件驅動主顯 示面板6之資料線等。 低速串列介面電路9 〇係在接收自主裝置5之封包含有副 顯示驅動器用之命令或資料之情形，、經由低速串列匯流排 而將副顯示驅冑器用4命令《資料輸出至副顯示驅動器 7。又，也可執行使用低速並列介面電路取代低速_列介 109738.doc * 14- 1335013 面電路之變形實施。 低速_列匯流排之轉送速度低於高速串列匯流排。因 此，低速串时面電路90可利用低於高逮串龍流排之轉 送速度，將副顯示驅動器用之命令或資料經由低速争列匯 流排輸出至副顯示驅動器7。

具體上’在接收自主裝置5之封包含有主顯示驅動器用 之命令或資料之情形，將該命令或資料輸出至驅動器電路 7〇。另-方面，在接收自主裝置5之封包含有副顯示驅動 器用之命令或資料之情形’將該命令或資料由高速串列介 面電路2〇經由驅動器電路70 (或由高速串列介面電路20直 接)輸入至低速串列介面電路9〇β而，低速串列介面電路 9〇係將被輸人之命令或資料輸出至副顯示驅動器7作為串 列資料信號。此情形’被輸出至低速串列匯流排之串列資 料信號例如可使用CM0S電壓位準之信號。

如此’在本實施型態中，除了高料列介面電路2〇以 外，設有副顯示驅動器用之低速串列介面電路％。如此， 即使在副顯示驅動器7未内建高速串列介面電路，也可控 制副顯示驅動器7。因此’作為副顯示驅動器7,可使用： 往慣用之製品’可謀求機器之低成本化。 又，本實施型態中，利用高速串列匯流排連接主裝置5 與顯示驅動器1〇,以減少與主裝置5間之信號線數。以手 機為例時’可減少連接之第1、第2機H部分之絞鏈等之連 接部分(鉸鏈部分)之信號線數，以謀求安裝之容易化等。 但，欲在主裝置5與副顯示驅動器7之間也施行高速串列 l〇9738.doc 15 1335013 =，就需要新設置連接主褒置5與副顯示驅 之差動信號線，而失去減少信號線數之優點。 此點’在本實施型態中， 了緃由顯不驅動器10對副顯示 驅動盗7輸出命令或資料。 因此，無必要以高速串列匯流 排連接主裝置5與副顯示 • 驅動器7之間，可不必新設置達成 該目的之差動信號線。因 b 了靈活發揮高速串列匯流排 之本來之優點。

又’作為比較例m也可考慮㈣使來自主裝置之 命令或資料僅通過主顯示驅動器而轉送至副顯示驅動器之 方法。依據此比較例之方法，即使在主裝置只能輸出_ B曰片選擇k號之情形’也具有可將命令或資料轉送至副顯 示驅動器之優點。

但，在此比較例之方法中，由於使命令或資料僅通過主 顯示驅動器，故在主裝置與主用之顯示驅動器之間之串列 轉送速度、及主用之顯示驅動器與副用之顯示驅動器之間 之串列轉送速度相同。因此，以高速串列匯流排連接主裝 置與主用之顯示驅動器之間之情形，主用之顯示驅動器與 副用之顯示驅動器之間也必須以高速串列匯流排連接。此 結果’在副顯示驅動器也有必要設置高速_列介面電路， 不能使用以往慣用之製品，導致機器之高成本化。 對此，在本實施型態中’主裝置5與主用之顯示驅動器 10之間以高速串列匯流排連接，另一方面，主顯示驅動琴 1 〇與副顯示驅動器7之間則以低速串列匯流排連接。因 此，在副顯示驅動器可不必新設置高速串列介面電路，可 109738.doc -16- 1335013 使用以往慣用之製品β因此，具有可謀求機器之低成本化 之優點。 3·虛擬資嵙 而，副顯示驅動器7係用於驅動面板尺寸較小之副顯示 面板8,故與主用之顯示驅動器1〇相比，故一般而言，副 顯示驅動器7之動作速度較低。因此，由主裝置5經由高速 串列匯流排轉送來之資料（顯示資料）若直接轉送至副顯示 驅動器7時，會有副顯示驅動器7不能接收該資料之虞。 此情形，也可考慮採用減慢高速串列匯流排之轉送速度 之方法。但，急遽減慢高速串列匯流排之轉送速度時，要 使主裝置5所内建之pll電路之時鐘頻率達到穩定需要較長 時間，且要使時鐘頻率恢復原狀也需要較長時間。因此， 在達到PLL電路穩定以前之期間，必須等待經由高速串列 匯流排轉送資料，因而降低資料轉送效率。 因此，在本實施型態中，採用在經由高速串列匯流排轉 送之封包中插入轉送速度調整用之虛擬資料之方法。圖3 係表示經由高速串列匯流排轉送之封包之格式例。例如， 在封包之標頭欄位，設有ID (識別資訊）、R/w (讀/寫）、 ADD (位址）、CRC等之攔位。另一方面，在封包之資料欄 位，除了參數P (資料）以外，設定有虛擬資料（〇〇χ)。 即，圖2之高速串列介面電路2〇係接收資料欄位中設定 有副顯示驅動器用之資料（Ρ)與轉送速度調整用之虚擬資 料之圖3之封包。而，低速串列介面電路9〇係在設定於資 料襴位之副顯示驅動器用之資料（ρ)與虛擬資料（〇〇χ)中， 109738.doc 17 ' tf |g動器用之資料（p)輸出至副顯示驅動器7。更具 =而言，顯示驅動器10係包含由所接收之封包之資料始立 ’抽出副顯示驅動器用之資料之柚出電路…將此抽 出電路抽出之副顯+赃如„ .·/、駆動态用之貝料經由低速串列匯流排 輸出至副顯示驅動器7。 叹疋此種虛擬資料時，可自動調整高速串列匯流排與低 速串=匯流排之轉送速度之差，可以低速將副顯示驅動器 用之貝料輸出至低速串列匯流排。藉&，副顯示驅動器7 即使在其動作速度較慢之情形，也可適正地接收由顯示驅 動器10送來之副顯示驅動器用之資料。因&，可使用以往 慣用之低速之副顯示驅動器，可謀求機器之低成本化。而 且，也不必改變主裝置5之PLL電路之時鐘頻率而調整高速 串列匯流排之轉送速度。因此，無需等待pLL電路之穩定 時間，可提高資料轉送效率。又，也可執行在封包中不設 定虛擬資料而調整高速串列匯流排之轉送速度之變形實 施0 又’將向速串列匯流排之轉送速度設定為VH，將低速 串列匯流排之轉送速度設定為VL ^於是，最好將虛擬資 料設定為VL/VH愈小時在封包之資料攔位中所設定之虛擬 資料之位元組數（資料量）愈大。 例如’假設在高速串列匯流排之轉送速度為νΐί=2〇〇 Mbps，在低速串列匯流排之轉送速度為vl=25 Mbps或 VL=12.5 Mbps。於是，VL=12.5 Mbps 時之 VL/VH 會小於 VL=25 Mbps時之情形。因此，此情形，使vL=12 5 Mbps 109738.doc -18- 1335013 時之虛擬資料之位元組數大於VL=25 時之位元組 數如此，可5又疋對應於高速串列匯流排之轉送速度Μ =低速串列匯流排之轉送速度VL之比之最適位元組數之 虛擬資料，可利用虛擬資料之轉送速度之調整最適化。此 果’可縮小設於顯示驅動器之資料之緩衝器⑽Ο緩衝 态等）之大小，謀求電路之小規模化。

、又’在本實施型離中，古、* tb IT· A T间速串列介面電路20如圖3所 不’係接收標頭欄位中設定有副顯示驅動器用之命令CMD 之封包。而低速串列介面電㈣係將設定於封包之標頭棚 位之CMD輸出至副顯示驅動器7作為副顯示驅動器 令。 例如在MDDI規格中，規定在封包之標頭搁位中設定2位 元組之ADD(位址）紹立。在本實施型態中，如圖3所干， 在此娜攔位之下位之1位元組設定副顯示驅動器用之命 ^腦。即’主裝請在伽欄位之下位之丨位元組插入 命令⑽’而發送封包。於是，高速串列介面電路2〇由此 ’例如由封包之資料欄位 抽出此副顯示驅動器用資料之抽出電路係 位抽出命令⑽。而被抽出之命令CMD被轉送至= 列介面電路90。於是，低速串列介面電路9〇將此命人⑽ 輸出至副顯示驅動器7作為副顯示驅動器用之命令7 如此，不僅副顯示驅動器用之資料（參數）/連7命入。 由封包抽出而輸出至副顯示驅動器7。 令也可 此* ’在主用鹿+ 驅動器10，無需施行解釋命令而將其 *" '、 、副顯示驅動器 109738.doc •19· 1335013 7側之處理，可簡化電路。另外 之ADD櫚位而轉送命令CMD時， 所規定之冑包之格式之優點。 4.目的地資訊 在本實施型態中，主梦 欠 裝置5不僅主顯示驅動器用之命令 或-貝料’也可將副顯示驅 動盗用之命令或資料發送至顯示 1〇。例如，欲在主顯示面板6顯示手機用圖像之情

形’主裝置5將主顯示驅動器用之命令或資料發送至顯示 驅動器10。另一方而，加1 n 一为方面’例如，關閉手機之第丨、第2機器部 分而在副顯示面板8施行時鐘 1于錢顯不荨之情形，主裝置5將副 顯示驅動器用之命令或資粗 7 4貝料發送至顯不驅動器10。因此， 如此識別主顯示驅動器用命 ^ _ J〜7驭貧枓、與副顯不驅動器 用之命令或資料已成為課題。

如此有效利用MDDI規格 也具有可維持MDDI規格 口此在本實靶型態中，使經由高速串列匯流排轉送之 封包含有用來指定命令或資料之目的地之目的地資訊。具 體上’如_3所示’ ADD攔位之上位之…元組係空區域:、 故在此空區域之LSB側，設有供識別主用與副用之!位元 之Μ/S攔位。而，主裝詈5得膝欢 衣直係將目的地資訊設定於此Μ/S攔 位。 高速串列介面電路20係由主裝置5接收含有此目的地資 訊之封包。而低速串列介面電路9〇係在副顯示驅動器7被 目的地資訊指定為目的地之情形，將來自高速串列介面電 路20之命令或資料輸出至副顯示驅動器7。 更具體而言’Μ」被設定於圖3所示之M/s搁位之情形， 109738.doc •20- 1335013 判斷該封包所含之命令(CMD)或資料(p)為主顯示驅動器 用。因此，高速串列介面電路20係將接收之封包所含之命 =或資料輪出至驅動器電路70。另一方面，「〇」被設定： 3所不之Μ/S攔位之情形’判斷該封包所含之命令或資料 為副顯示驅動器用。因此，高速串列介面電路2〇係將接收 之封包所含之命令或資料輸出至低速串列介面電路％。而 2速宰列介面電路90將此命令或資料串列輸出至副顯示驅 動器7。 將目的地資訊（指定資訊）設定於經由高速串列匯 IS送之封包時，即可將封包所含之命令或資料自動 :轉运至主用之驅動器電路7G或副用之低料列介面 所/Ο二：結果，不必增加那麼多處喝，即可將封包 3之命令或資料輸出至副顯示驅動器 —又封包所含之目的地資訊並不限定於設定於如圖3所 不之Μ/S攔位之資訊，也 於其他之欄位。或也可不 目的地資訊而施行命令或資料之分類。 在顯示驅動器設置1〇被寫入接收之封包所含之命 70 I /暫存^ °此命令暫存器例如可設於驅動器電路 串列介面電路9G係'在命令暫存器被寫入使對副 :::命令或資料之輸出賦能之命令之情形，將來 目问逮串列介面電路20之命令或 7作為副顯示驅㈣用之今:：：輪出至副顯示驅動器 不含目的灿一 或資料。如此，封包令即使 送：貧訊，也可將封包所含之命令或資料分類而轉 迗至田彳顯不驅動器7側。 109738.doc •21 - 1335013 5.詳細構成例 圖4係表示本實施型態之顯示驅動器之詳細構成例。 又，也可省略圖4之電路區塊之一部分，或變更電路區塊 間之連接型態，或追加異於圖4之其他電路區塊。 如圖4所示，高速串列介面電路20係包含收發器30、鏈 結控制器50、驅動器介面電路6〇。 在此’收發器30係利用差動信號（差動資料信號、差動 選通信號、差動時鐘信號）而經由高速串列匯流排接收或 發送封包（命令、資料卜具體上，藉由電流驅動或電壓驅 動高速串列匯流排之差動信號線，以執行封包之收發。此 收發器30可包含驅動差動信號線之物理層電路（類比前端 電路）及高速邏輯電路等。 鏈結控制器50係執行高速_列轉送之鏈結層（交易層）: 处’、體上，在收發器30經由高速串列匯流排而由主； 置5接收封包之情形，用來分析所接收之封包。即，將; 包之標頭與資料分離而抽出標^又，鍵結控脅 ㈣：在經由高速串列匯流排而向主裳置5發送封 二Γ::包之產生處理。具體上’產生欲發送之㈣ 執:所產與:料而組成封包。而，指示收發器 矾仃所產生之封包之發送。 制器50所含刀斤處理係利用鏈結控 所3之封包分析電路52執行， 用鏈結控制器50所含 ^產生處理係利 驅動W 3之封包產生電路54執行。 動盗介面電路60係執行高速串 制器50)與驅動器電路7 "面電路20(鏈結控 "面處理。例如，在圖4 109738.doc •22· 1335013 中，高速串列介面電路20與驅動器電路70間係被主介面匯 流排所連接，而，驅動器介面電路60係產生主介面信號而 輸出至驅動器電路70。此主介面信號係包含命令與資料之 識別信號之位址〇信號A0、指示寫、讀之寫、讀出信號 WR、RD、命令或資料之信號之並列資料信號PDATA及指 示晶片選擇驅動器電路70之晶片選擇信號CS1。 驅動器介面電路60係包含FIFO (First In First Out :先進 先出）緩衝器62、抽出電路64、晶片選擇信號產生電路 66。又，也可採用省略此等之一部份之構成。 FIFO緩衝器62具有作為調整高速串列介面電路側與驅動 器電路側之資料轉送速度之差用之彈性緩衝器之機能。例 如，將來自鏈結控制器50之命令或資料寫入FIFO緩衝器 62。而寫入之命令或資料在對應於驅動器電路70之動作速 度之時間，由FIFO緩衝器62被讀出而被輸出至驅動器電路 70作為並列資料信號PDATA。 抽出電路64係在設定於所接收之封包之資料欄位之副顯 示驅動器用之資料與虛擬資料中，抽出副顯示驅動器用之 資料（P)。又，抽出設定於所接收之封包之標頭欄位之命 令（CMD)。而將抽出之副顯示驅動器用之命令或資料輸出 至驅動器電路70作為並列資料信號PDATA。又，命令係使 用PDATA之24位元之匯流排中8位元之信號線而被輸出。 另一方面，RGB888、RGB666、RGB565、RGB444之顯示 資料係分別使用PDATA之24、18、16、12位元之匯流排而 被輸出。 109738.doc •23· 1335013 晶片選擇信號產生電路66传逄吐曰 &係產生晶片選擇信號CS1、 CS2而加以輸出。更具體 係有別於主介面信號所含 之晶片選擇信號CS1地，產生而給屮曰 王而输出日日片選擇信號CS2。 可利用此信號CS2,切換將命令戍資 7 3貝枓輸出至驅動器電路 70之内部電路8G或低速串列介面電路9时之何方。 驅動器電路70係包含主介面雷 暫存器74、輸出切 換電路76、分頻電路78、内部雷敗心 L ^ 電路80。又，也可採用省略 此荨之一部份之構成。 主（MPU)介面電路72係勃；^千古，*生a 〇。 執仃间速串列介面電路20與驅動 器電路70間之主介面處理。且 古 篮上同逮串列介面電路20 (驅動器介面電路6〇)係輸出含並列資料信號PDATA之主介 於是’主介面電路72接收主介面信號，將主介面 ==TDATA輸出至後段，，當寫入信號 ρηΑΤΔ^, 子接又自同速串列介面電路20信號 PDATA鎖存於内建之暫农哭7

發…山建之暫存器74。*，將鎖存之信號PDATA 輸出至輸出切換電路76。此 匕滑形，A0為低位準（第i 之情形，PDATA被當作命令處 产7處理A0為咼位準（第2位準） 之情形，PDATA被當作資料（參數、顯示資料）處理。 甘輸出切換電路76係由主介W接收信號PDATA，將 其輸出至驅動器電路70之内 p電路80或低逮串列介面電路 90中任一方。此情形，

據遽 刀換將信號PDATA 輸出至内部電路8〇盥低砝虫Λ，人^ & ，、低4串列介面電路90中之何方。例 如’信號CS2為低位準（第1 低速“,人… 情形，似丁八被輸出至 低迷串列介面電路9〇，. 為円位準（第2位準）之情形，被輸出 109738.doc •24- 至内部電路80。 分頻電路78係、將接收自高速串列介面電路20之時鐘信號 CK分頻，將分頻後之時鐘信號輪出至主介面電路72及低 連串列介面電路90。具體上，高速串列介面電路2〇係由主 裝置5接收差動選通信號（或差動時鐘信號）作為高速串列匯 流排之差動信號。❿，將由差動選通信號（或差動時鐘信 號）所得之時鐘信號CK (例如50 MHz)輸出至驅動器電路 7〇。於是，分頻電路78係將此時鐘信號⑶分頻。而，低 速串列介面電路9G係依據將信號CK分頻後之時鐘信號 SCK，將副顯示驅動器用之命令或資料輸出至副顯示驅動 器7作為串列資料信號SD。χ，也可將分頻電路78設於高 速串列介面電路20側。 内部電路80係供驅動主顯示面板6之電路。此内部電路 8〇係包含狀態暫存器81、命令暫存器82、命令解碼器83、 主側控制電路84、驅動器側控制電路85、位址控制電路 86、顯示資料RAM87、驅動部⑽。又，也可採用省略此等 之一部份之構成。 狀態暫存器81係記憶顯示驅動器1〇之狀態資訊（顯示是 否接通、是否為局部顯示模態、是否為睡眠模態）。命令 暫存器82係記憶經由主介面電路72被輸入之命令。而命令 解碼器83係解碼（解釋）此命令（參數）而將其傳達至主側控 制電路84等。主側控制電路84係依據命令之解碼結果控制 對顯示資料RAM87之讀·寫動作。此讀•寫動作係由位址 控制電路86所實現。 109738.doc 1335013 驅動器側（面板側）控制電路85係依據基準時鐘信號產生 灰階控制脈衝、極性反轉信號、鎖存脈衝等，以施行主顯 示面板6之顯示動作所需之控制。 位址控制電路86係在主側控制電路84之控制下，指定顯 示資料之寫入行位址、讀出行位址、寫入頁位址、讀出頁 位址又位址控制電路8 6係被驅動器側控制電路8 5所控 制，例如依照每1線指定顯示位址。 顯不資料RAM87係記憶顯示資料之記憶體。在此顯示資 料RAM87，被寫入經由主介面電路72被輸入之顯示資料。 而，驅動部88係依據從顯示資料11八]^187被讀出之顯示資 料，產生資料線電壓，將其輸出至主顯示面板6之資料 線，以驅動資料線。又，驅動器88也執行掃描線之驅動。 低速串列介面電路90係接收由主介面電路72經由輸出切 換電路76被輸入之並列資料信號pDATA。此信號pDATA係 包含副顯不驅動器用之命令或資料。低速串列介面電路9〇 係將此並列資料信號PDATA轉換成串列資料信號sd而輸出 至副顯示驅動器7。此轉換係由並列/串列轉換電路92所實 現。 又低速串列介面電路9〇除了串列資料信號so以外，也 將串列轉送用之時鐘信號SCK、晶片選擇副顯示驅動器7 用之4號CS2輸出至副顯示驅動器7。在此，信號SCK係將 付自鬲速串列匯流排之差動選通信號（或差動時鐘信號）之 時鐘信號CK分頻之時鐘信號。例如，在高速串列匯流排 之轉送速度為200 Mbps，信號CK為50 MHz之情形，可使 109738.doc -26- 1335013 用25 MHz及12.5 MHz作為信號SCK。而副顯示驅動器7係 依據此時鐘信號sck取人串列資料信號SDe 又低速串列介面電路9〇係使供識別命令或資料之命令/ 資料識別資訊（D/C)對應於串列資料信號（副顯示驅動器用 之叩令或貝料）而輸出至副顯示驅動器7。依據命令/資料識 別資訊（D/C) 斷利用串列資料信號輸出命令，或輸出 資料（參數）。 6·動作 其次’依據圖5〜圖7之時間波形圖，說明有關本實施型 態之動作之詳情。圖5、圖6(A)、係轉送主顯示驅動器 用之命令或資料之際之信號波形圖，圖7係轉送副顯示驅 動器用之命令或資料之際之信號波形圖。 圖5係表示被高速_列匯流排轉送之封包之狀態。在高 速串列匯流排中，例如以2〇〇 Mbps轉送視訊流封包。在圖 5中’ Format係用來指定顯示（畫素）資料之格式型式。藉此

Format指定顯示資料屬於 RGB888、RGB666、RGB565、 RGB444中之哪一種格式。又，Xleft〜Ybottom係用來指定 顯示資料之寫入範圍（顯示範圍）。Xstart、Ystart係用來指 疋顯示資料之寫入位置。CRC(Cyclic Redundancy Check : 循環冗餘檢查）係用來執行轉送錯誤之檢測。此等 Format〜CRC係被設定於封包之標頭攔位。另一方面，顯 示資料之PixelData係被設定於封包之資料欄位。而，鏈結 控制器50係在圖5之A1未檢測到CRC錯誤之條件下，將A2 所示之顯示資料輸出至驅動器介面電路6〇。 109738.doc -27· 於是，驅動器介面電路60如圖6(A)之B 1所示，輸出用來 設定驅動條件之命令CMD ，並輸出Format、 Xleft〜Ybottom、Xstart、Ystart作為命令之參數。其次， 如B2所示，輸出寫入命令RAMWR至顯示資料RAM87，接 著，輸出顯示資料PixO、Pixl · · ·。 在輸出顯示資料之際，如圖6(B)所示，最好依據顯示資 料之格式可變地控制時鐘信號之頻率。例如，在24位元之 RGB888之情形，減慢時鐘頻率，在12位元之RGB444之情 形，加快時鐘頻率。此頻率之調整係利用分頻電路等加以 實現。 在高速串列匯流排中，例如係以如200 Mbps般之一定轉 送速度毫無間斷地轉送RGB資料。而，將被此一定轉送速 度毫無間斷地轉送之RGB資料輸入至高速串列介面電路 20。輸入之RGB資料被儲存於FIFO緩衝器62。另一方面， 高速串列介面電路20對驅動器電路70，以晝素單位輸出 RGB資料。而，與RGB888格式相比，RGB444格式之各晝 素之資料之位元數較少。因此，高速串列介面電路20在 RGB444格式之情形，會以較快之時鐘頻率對驅動器電路 70輸出RGB資料。因此，驅動器電路70為了與此對應，如 圖6(B)所示，在12位元之RGB444之情形，會加快時鐘頻 率，而取入來自高速串列介面電路20之RGB資料。 轉送副顯示驅動器用之命令或資料之情形，在高速串列 匯流排中，封包如圖7之C1般被轉送。而如圖3所說明，轉 送副顯示驅動器用之命令CMD被設定在封包之標頭之位址 109738.doc -28- 1335013

ADD攔位。而，如圖7之C2所示，高速串列介面電路2q將 此命令CMD輸出至驅動器電路70作為並列資料信號 PDATA。又，如C3所示，將信號A0設定於低位準，傳達 CMD為命令。又，如C4所示，將晶片選擇信號CS2設定於 低位準（有效），而將輸出切換電路76之輸出切換至低速串 列介面電路90侧。而在C5之時間將寫入信號貿尺設定於低 位準（有效）。如此，並列資料信號PDATA (CMD)會被鎖存 於暫存器74，且經由輸出切換電路76被輸出至低速串列介 面電路90。而低速串列介面電路9〇將此並列資料信號 PDATA (CMD)轉換成_列資料信號SD (D7〜D〇)，如圖7之 C6所示’輸出至副顯示驅動器7。 圃之C7所示之D/C係命令/資料識別資訊。低速串列 介面電路90使此D/c對應於信號SD (命令或資料）而輸出至 副顯示驅動器7。例如在C7中，D/c=〇,將命令㈣所示 之串：資料信號SD轉送之事傳達至副顯示驅動器7。

其次’高速串列介面電路2G抽出設定於封包之資料搁位 之參數P〇，如C8所示，將其輸出至驅動器電路70作為 ^TA。而在如C9所示之時間將寫入信號職設定於低位 …如此’並列資料信號印鳩（p〇)會被鎖存於暫存器 二經由輸出切換電路76被輸出至低速串列介面電路 ==資料信號SD，如圖7之⑽所示,輸出心 盗^此情形，在CU中，命令/資料1β D/c=1,將參數被C10之串„ W __貧科識別-貝訊 心甲夕丨J貝科k唬SD轉送之事傳達至 109738.doc •29- 1335013 副顯示驅動器7。又，其他之參數ρι及顯示資料也同樣地 破轉送至低速串列介面電路9〇而被輸出至副顯示驅動器

在本實施型態中，如圖7之C12所示，在封包之資料欄位 中插入轉送速度調整用之虛擬資料。如此插入虛擬資料 時如C5、C9所不，可使寫入信號WR有效之時間間隔延 長。藉此，也可延長對低速串列介面電路9〇之命令或資料 之轉送時間間隔。因此，如C13所示，可縮小串列轉送用 之時鐘信號sck之頻率，如C6、C10所示，可延遲串列資 料信號SD之轉送速度。此結果，可使用以往慣用之低速動 作之副顯示驅動器，可謀求機器之低成本化。 又在本實施型態中，利用輸出切換電路76切換來自主介 面電路72之並列資料信號PDATA之輸出對象，將pDAT_

出至低速串列介面電路9〇。而低速串列介面電路9〇將 PDATA轉換成串列資料信號SD。如此，可有效利用驅動器 電路70通常具有之低速串列介面電路9()，將副顯示驅動器 用之命7或資料轉送至低速串列介面電路9 〇側。因此，可 謀求電路之小規模化及設計期間之縮短化等。 有別於主介面 又在本實施型態中，作為晶片選擇信號 信號用之信號CS1地’產生信號CS2，依據信號CS2切換輸 出切換電路76之輸出對象。如此，僅產生新的晶片選擇信 號CS2 ’即可將副顯示驅動器用之命令或資料轉送至低速 串列介面電路90側。因此，可謀求電路之小規模化等。 又在本實施型態中 依·據將由高速串列匯流排之差動選 109738.doc •30· 1335013 通號或差動時鐘信號所得之時鐘信號分頻後之時鐘信號 CK產生如C13所示之時鐘信號SCK。而如C6。cl〇所示， 依據此時鐘信號SCK，將副顯示驅動器用之命令（cmd)或 >料（PO、P1)輸出至副顯示驅動器7作為串列資料信號 SD 〇 ° 例如作為比較例之方法，也可考慮採用在顯示驅動器1 〇 内建PLL電路，依據此PLL電路產生之時鐘信號，將串列

資料信號SD輸出至副顯示驅動器7之方法。但，在此方法 中’不能保證時鐘信號SCK與串列資料信號sd處於同步關 係。因此，輪出至副顯示驅動器7之_列資料信號會發生 偏差，在副顯示面板8有發生顯示位置偏差等問題之虞。 此點’在本實施型態中，由於依據將由差動選通信號或 差動時鐘信號所得之時鐘信號分頻後之時鐘信號產生時鐘 ^SCK。故可保證使SCK與犯處於同步關係、。因此，在 副顯示面板8可防止發生顯示位置偏差等。

7.變形例 圖8係表示本實施型態變形例。，與圖_異之心 於.在圖8中’晶片選擇信號⑶係利用解碼命令暫存器8 =令之命令解碼器83所產生之點。在圖8中，依據如在 之WCS2切換輸出切換電路％之輸出對象。 具體上’在圖8中，主侧少由如办 且有3|丨辟_ 側之内部電路80之命令暫存器8: 副二驅：：板Γ能暫存器89(職能位元)。而假設將制 令或#料之輸出賦能之命令寫入此暫存 、疋’低逮串列介面電物可將來自高速串列介面 I09738.doc 31 1335013 電路20之命令或資料（PDATA)輸出至副顯示驅動器7。例 如’「1」被寫入暫存器89時，將此解碼之命令解碼器83會 將晶片選擇信號CS2設定於低位準（有效）。於是，輸出切 換電路76之輸出對象會被切換至低速串列介面電路9〇側， 將PDATA輸入至低速串列介面電路9〇。而低速串列介面電 路90將此PDATA轉換成串列資料信號SD而輸出至副顯示驅 動器7。 如此，即使不將如圖3所示之目的地資訊m/s之欄位設於 封包之標頭’也可切換輸出切換電路76之輸出對象而將副 顯示驅動器用之命令或資料轉送至低速串列介面電路9〇。 8.收發器 圖9係表示施行咼速串列轉送之收發器之構成例。圖9係 依據MDDI規格之收發器之例。在圖9中，收發器内建於 主裝置5，收發器30内建於顯示驅動器1〇β又，36、42、 44係發送器電路，32、34、46係接收器電路。又，38、48 係喚醒檢測電路。 主侧之發送器電路42係電流驅動差動選通信號stB+/_。 而’用戶側之接收器電路32係放大藉電流驅動而在電阻 RT1之兩端所產生之電壓’將選通信號STB_C輸出至後段 之電路。又’主側之發送器電路44係電流驅動資料選通信 號DATA+/-。而，用戶側之接收器電路34係放大藉電流驅 動而在電阻RT2之兩端所產生之電壓，將資料信號 DATA—C_HC輸出至後段之電路。 由時鐘信號對選通信號之轉換、及由選通信號對時鐘信 109738.doc -32· 1335013 號之轉換係利用圖10(A)所示之電路實現。具體上，在發 送側，如圖10(B)所示，取得資料信號DATA與時鐘信號 CLK之互斥或，以產生選通信號STB，經由高速串列匯流 排將此STB發送至接收側。而接收側係取得資料信號DATA 與選通信號STB之互斥或，以再生時鐘信號CLK。如此， 由圖10(B)可以知悉：與時鐘信號CLK相比，選通信號STB 之遷移次數較少，故可提高資料轉送之雜訊耐性。 又收發器之構成並不限定於圖9〜圖10(B)所示之構成。 例如，也可採用如圖11所示之構成。 在圖11中，DTO+、DTO-係主側輸出至目標側之差動資 料信號（OUT資料）。CLK+、CLK-係主侧供應至目標側之 差動時鐘信號。主側係與CLK+/-之緣同步地輸出DTO+/-。因此，目標側可利用CLK+/-抽樣而取入DTO+/-。另 外，在圖11中，目標側係依據主側所供應之時鐘CLK+/-而 執行動作。即，CLK+/-變成目標側之系統時鐘。因此， PLL電路2 12被設於主側，而未被設於目標側。 DTI+、DTI-係目標側輸出至主侧之差動資料信號（IN資 料）。STB+、STB-係目標側供應至主侧之差動選通信號。 目標側係依據主側所供應之CLK+/-產生而輸出STB+/-。而 目標側係與STB+/-之緣同步地輸出DTI+/-。因此，目標側 可利用STB+/-抽樣而取入DTI+/-。 又，如上所述，已就本實施型態予以詳細說明，但對同 業業者而言，當可瞭解本發明仍可能有實體上不脫離本發 明之新事項及效果之多種變形存在。因此，此種變形例應 109738.doc -33 - 戸包3於本發明之範圍。例如，在 中，$ W、 ώ t 牡寻矛J說明書或圖式 乂-度與更廣義或同義之不同用詞(資料等)同時記 :詞(參數.顯示資料等)也可在專利說 任何處，置換成該不同之用詞。 飞

實二Γ驅動器及電子機器之構成及動作亦不限定於本 又？“所說明之構成及動作’可施行種種變形實施。 敕方：速串列匯流排與低速丰列匯流排之轉送逮度差之調 虛擬資料之設定方法及命令或資料之輪出對象之 刀頰方法等亦不限定於本實施型態所說明之方法 【圖式簡單說明】 ° 例圖1係含本實施型態之顯示驅動器之電子機器之構成 圖2係本實施型態之顯示驅動器之構成例。 圖3係封包之格式例。 圖4係本實施型態之顯示驅動器之詳細構成例。

圖5係供說明本實施型態之動作之信號波形圖 叫剛供說明本實施型態之動；之信號波形 圖7係供說明本實施型態之動作之信號波形圖。 圖8係本實施型態之變形例。 圖9係收發器之構成例。 圖10(A)、（B)係選通信號之說明圖。 圖11係收發器之另一構成例。 【主要元件符號說明】 109738.doc -34, 1335013 5 主裝置 6 主顯示面板 7 副顯示驅動器 8 副顯示面板 10 顯示驅動器 20 高速串列介面電路 30 收發器 50 鏈結控制器 52 封包分析電路 54 封包產生電路 60 驅動器介面電路 62 FIFO緩衝器 64 抽出電路 66 晶片選擇信號產生 70 驅動器電路 72 主介面電路 74 暫存器 76 輸出切換電路 78 分頻電路 80 内部電路 81 狀態暫存器 82 命令暫存器 83 命令解碼器 84 主側控制電路 109738.doc -35- 1335013 85 驅動器側控制電路 86 位址控制電路

87 顯示資料RAM 88 驅動部 90 低速串列介面電路 92 並列/串列轉換電路 109738.doc -36-

Claims (1)

1335013 十、申請專利範圍： 1. 一種顯示驅動器，其特徵在於包含： =串列介面電路，其係經由使用差動信號之高速串 田王衮置接收封包，輸出接收之 命令或資料者； 匕所3之 驅動器電路，苴係依赭6二 '、係依據自串列介面電路被輸 出之命7或資料驅動主顯示面板者；及 八=列介面電路’其係在接收自前述主裝置之封包 =4不驅動器用之命令或資料之情形時，經由轉送 速度低於前述高速串列 J匯机排之低速串列匯流排而將前 示驅動器用之命令或資料輸出至副顯示驅動器 2·如請求項1之顯示驅動器，其中 月1J述两速串列介面電路係 ❿ 接收資料欄位中設定有前述副顯示驅動器用之資料與 轉送速度調整用之虛擬資料之封包； /、 則述低速串列介面電路係 用：Ϊ:之：包之資料攔位十設定之前述副顯示驅動器 -料：;與則述虛擬資料中’將前述副顯示驅動器用之 貝枓輸出至前述副顯示驅動器者。 3.如叫求項2之顯示驅動器，其中 别述1¾速串列介面電路係 串^前述高速串列匯流排之轉送速度為VH、前述低速 流排之轉送速度為％之情形時，接收在資料攔位 109738.doc 1335013 中°又又有VL/VH愈小時其位元組數愈大之虛擬資料的封 包者。 斗·如請求項2之顯示驅動器，其中包含 抽出電路，其係在所接收之封包之資料襴位中設定之 前述副顯示驅動器用之資料與前述虛擬資料中，抽出前 述田彳顯示驅動器用之資料者。 5_如請求項3之顯示驅動器，其中包含 抽出電路，其係在所接收之封包之資料欄位中設定之 刚述副顯示驅動器用之資料與前述虛擬資料中，抽出前 述副顯示驅動器用之資料者。 6. 如請求項丨至5中任一項之顯示驅動器，其中 前述高速串列介面電路係 接收標頭攔位中設定有前述副顯示驅動器用之命令的 封包； 前述低速串列介面電路係 將所接收之封包之標頭攔位中設定之前述副顯示驅動 器用之命令輸出至前述副顯示驅動器者。 7. 如請求項1至5中任一項之顯示驅動器，其中 前述高速串列介面電路係 由前述主裝置接收含有用以指定命令或資料之目的地 之目的地資訊的封包； 前述低速串列介面電路係 由前述目的地資訊指定了前述副顯示驅動器作為目的 地之情形時’將來自前述高速串列介面電路之命令或資 109738.doc 1335013 料作為前述副顯示驅動器用之命令或資料輸出至前述副 顯示驅動器者。 8.如請求項1至5中任一項之顯示驅動器，其中 03命7暫存器’其被寫入接枚之封包所含之命令； 月1j述低速串列介面電路係 在前述命令暫存器被寫入使對前述副顯示驅動器之命 令或資料之輸出賦能之命令之情料，將來自前述高速 鲁 電路之命令或負料作為前述副顯示驅動器用之 命令或資料輸出至前述副顯示驅動器者。 如叫求項1至5中任一項之顯示驅動器，其中 月’J述尚速串列介面電路係 ^ ’丨面彳5號，其含有接收之封包所含之命令或資 料之彳5號作為並列資料信號； 前述驅動器電路係包含 八面電路，其係由前述高速串列介面電路接收前述 φ ^面七號，輸出前述主介面信號所含之前述並列資料 信號者；及 資輪出切換電路，其係由前述主介面電路接收前述並列 :厂°號將則述並列資料信號輸出至前述驅動器電路 之内部電路或前述低速串列介面電路中任一方者。 10.如請求項9之顯示驅動器，其中 前述高速串列介面電路係包含： 戶人片選擇t號產生電路，其係有別於前述主介面信號 斤3之第1晶片選擇信號地，產生而輸出第2晶片選擇信 109738.doc 1335013 號者； 前述輸出切換電路係 依據前述第2晶片4S埋π & 弟曰曰片選擇#唬，切換將來自前述主介面 電路之前述並列資料作铐舲 如“ 輸出至前.述驅動器電路之前述 内#電路與前述低速串列介面電路中之何方者。 11.如請求項1至5中任一項之顯示驅動器，其中 前述高速串列介面電路係 將接收之封包所含之命令或資粗^A、 貝料之k遽作為並列資料 k號輸出至前述驅動器電路， · 前述低速串列介面電路係包含 將前述並列資料信號轉換成串列資料信號之並 轉換電路者。 12. 如請求項1至5中任一項之顯示驅動器，其中 前述高速串列介面電路係 由前述主裝置接收差動選通信號或差動時鐘信號作為 前述差動信號； U # 前述低速串列介面電路係 依據將由前述差動選通信號或差動時鐘信號所得之時 鐘信號分頻後之時鐘信號’將前述副顯示驅動器用之命 令或資料輸出至前述副顯示驅動器者。 13. 如請求項1至5中任一項之顯示驅動器，其中 前述低速串列介面電路係 使用以識別命令或資料之命令/資料識別資訊對應於于 述副顯示驅動器用之命令或資料而輸出至前述 〜叫顯示驅 I09738.doc 1335013 動器者。 14. 如請求項丄至5中任一項之顯示驅動器，其中 前述高速串列匯流排係使用低振幅之差動信號之串列 匯流排； 刖述低速串列匯流排係使用CMOS電壓位準之信號之 串列匯流排者。 15. —種電子機器，其特徵在於包含： 如請求項1至I4中任一項之顯示驅動器； 經由前述高速串列匯流排而連接於前述顯示驅動器之 前述主裝置； 由前述顯示驅動器所驅動之前述主顯示面板；及 經由前述低速串列匯流排而連接於前述顯示驅動器之 前述副顯示面板者。 109738.doc