KR20020025802A - 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기 - Google Patents

표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기 Download PDF

Info

Publication number
KR20020025802A
KR20020025802A KR1020010060438A KR20010060438A KR20020025802A KR 20020025802 A KR20020025802 A KR 20020025802A KR 1020010060438 A KR1020010060438 A KR 1020010060438A KR 20010060438 A KR20010060438 A KR 20010060438A KR 20020025802 A KR20020025802 A KR 20020025802A
Authority
KR
South Korea
Prior art keywords
display
display data
scan line
timing
memory
Prior art date
Application number
KR1020010060438A
Other languages
English (en)
Other versions
KR100415028B1 (ko
Inventor
다무라츠요시
Original Assignee
구사마 사부로
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구사마 사부로, 세이코 엡슨 가부시키가이샤 filed Critical 구사마 사부로
Publication of KR20020025802A publication Critical patent/KR20020025802A/ko
Application granted granted Critical
Publication of KR100415028B1 publication Critical patent/KR100415028B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor

Abstract

표시 제어기는 표시 데이터 RAM을 가지며 내부의 발진 회로에서 프레임 주파수를 생성한다. 표시 데이터 RAM의 기억 영역은 액정 패널의 동화상 표시 영역에 대응하고, 프레임 주파수로 표시 데이터 RAM으로부터 판독된 동화상 데이터에 의해 액정 패널이 표시 구동된다. 표시 제어기는 표시 데이터 RAM에 표시 데이터 생성 회로로부터 프레임 주파수보다 낮은 프레임 주파수로 생성된 표시 데이터가 기록된다. 이 경우, 적어도 1주사 라인 이상 기록 동작을 선행시키고 나서 프레임 주파수로 표시 데이터를 판독하도록 제어한다.

Description

표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기{DISPLAY CONTROL METHOD, DISPLAY CONTROLLER, DISPLAY UNIT AND ELECTRONIC DEVICE}
본 발명은 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기에 관한 것으로서, 특히, 동화상 표시에 바람직한 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기에 관한 것이다.
최근, 통신 기술, 실장 기술 등의 발달에 따라, 휴대형 전자 기기의 표시부에 숫자나 문자 등의 캐릭터 문자뿐만 아니라, 정지 화상이나 동화상 등의 사용자에 있어서 정보성이 높은 각종 데이터를 표시할 수 있게 되었다.
이러한 전자 기기에 표시되는 데이터에 대해서는 다양한 데이터 형식이 제안되어 있다. 예를 들면, 휴대 전화기를 예로 들면, MPEG(Moving Picture Experts Group)의 규격에 따라 압축하여 부호화된 화상 데이터를 수신 또는 송신하는 기술이 제안되어 있다.
이 경우, 휴대 전화기의 표시부로서, 예를 들면, 액정 패널이 구비되어 수신된 동화상 또는 정지 화상이 표시된다. 즉, 예컨대 액정 패널에는 수신된 동화상이 동화상 표시 영역에 표시되고, 정지 화상 표시 영역에는 예컨대 그 동화상에 관한 설명, 조작 정보 등의 정지 화상이 표시된다. 이러한 액정 패널에 대하여 동화상 또는 정지 화상을 표시 구동하는 표시 제어기의 일례로서, 프레임 메모리로서 이용되는 RAM을 내장한 액정 드라이버가 있다.
액정 드라이버의 RAM의 기억 영역에는 동화상이 표시되는 액정 패널의 동화상 표시 영역에 대응하는 동화상 기억 영역에 동화상 데이터를 실시간으로 개서(改書)할 필요가 있다. 한편, 액정 패널의 정지 화상 표시 영역에 표시되는 정지 화상은, 휴대 전화기의 키 조작 등에 의해서 변경되어, 액정 드라이버의 RAM의 기억 영역 중에서 정지 화상 표시 영역에 대응하는 정지 화상 기억 영역에, 갱신해야 할 정지 화상 데이터를 개서할 필요가 생긴다.
이러한 액정 드라이버의 RAM에 기억된 표시 데이터(동화상 데이터, 혹은 정지 화상 데이터)는 인간의 시각 특성을 고려하여 대략 60 분의 1초마다 판독되고, 액정 패널이 표시 구동된다. 따라서, 예컨대 MPEG 규격과 같은 압축 데이터는 신장 처리를 할 필요가 있어, 이 60Hz의 판독율로 표시해야 할 영역에 대응하는 액정 드라이버의 RAM에 동화상 데이터를 개서할 수 없는 경우에는 복수 프레임에 걸쳐 동일 화상을 연속하여 판독한다.
본 발명에 따른 발명자는 이러한 액정 드라이버에 의해 표시 구동되는 액정 패널의 시인성(visibility)을 확인한 결과, 액정 드라이버의 RAM의 동화상 기억 영역이 1초 동안에 20 프레임에서 25 프레임 정도를 초과하는 프레임 수로 개서되는 범위, 즉 액정 드라이버의 RAM에서 2 프레임만 연속하여 동일 화상이 판독되는 범위이면, 어느 정도 동화상을 시인할 수 있는 레벨인 것을 알았다.
이에 대하여, 액정 드라이버의 RAM의 동화상 기억 영역이 1초 동안에 20 프레임에서 25 프레임 정도 이하의 프레임 수로 개서되는 범위, 즉 액정 드라이버의 RAM에서 적어도 3 프레임 이상 연속하여 동일 화상이 판독되는 범위의 경우, 액정 드라이버에 의해 표시 구동되는 동화상이 이전 프레임과의 연결에 위화감이 있는 등, 액정 패널에 동화상을 표시 구동할 때의 기술적 과제를 발견하게 되었다.
본 발명은 상기와 같은 기술적 과제를 감안하여 이루어진 것으로, 판독율보다 낮은 속도로 생성되는 동화상 데이터를 기억하는 RAM을 내장한 경우에 위화감이 없는 동화상 표시를 가능하게 하는 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기를 제공하는 것을 목적으로 한다.
도 1은 본 실시예에서의 표시 제어기가 적용되는 전자 기기의 개략적인 블록도,
도 2는 본 실시예에서의 표시 제어기가 적용되는 전자 기기의 일례인 휴대 전화기의 개략적인 블록도,
도 3은 본 실시예의 표시 제어기의 동작 원리를 설명하기 위한 설명도,
도 4a 및 도 4b는 본 실시예의 표시 제어기에 의한 기록 위치 및 판독 위치의 관계를 모식적으로 나타낸 설명도,
도 5는 본 실시예의 표시 제어기로서의 X 드라이버 IC의 개략적인 블록도,
도 6은 본 실시예에서의 표시 데이터 RAM 및 그 주변 회로의 개략적인 설명도,
도 7은 본 실시예의 표시 데이터 RAM 내의 메모리 셀의 구성도,
도 8은 본 실시예에서의 표시 제어기에 의한 동화상 데이터의 기록 타이밍 및 판독 타이밍을 나타내는 타이밍 차트,
도 9는 본 변형예의 표시 제어기에 의한 동화상 데이터의 기록 타이밍 및 판독 타이밍을 나타내는 타이밍 차트.
도면의 주요 부분에 대한 부호의 설명
24 : X 드라이버 IC80 : 표시 제어기
본 발명의 실시예 1에 따른 표시 제어 방법은, 적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와, 소여(所與)의 표시 타이밍을 생성하는 타이밍 생성 회로와, 상기 메모리로부터의 표시 데이터에 근거하여 표시 구동되는 표시부를 준비하는 공정과,
상기 타이밍 생성 회로로부터의 상기 표시 타이밍에 근거하여 상기 메모리로부터 1주사 라인 분의 표시 데이터를 순차적으로 판독해서 3 프레임 이상 연속된동일 화상을 포함하는 화상을 상기 표시부에 표시하는 공정과,
상기 메모리로부터의 1주사 라인 분의 표시 데이터의 판독에 선행하여, 1주사 라인 분의 표시 데이터를 상기 표시 타이밍에 동기하여 상기 표시 데이터의 판독 속도 이상의 속도로 상기 메모리에 기록하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 표시 제어기는 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 표시하기 위한 표시 데이터에 근거하여, 표시부를 표시 구동하기 위한 표시 제어기로서,
소여의 표시 타이밍을 생성하는 타이밍 생성 회로와,
적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와,
상기 표시부를 표시 구동하기 위해서 상기 표시 타이밍에 근거하여 상기 메모리에 기억된 1주사 라인 분의 표시 데이터의 판독을 제어하는 제 1 제어 회로와,
판독 동작에 선행하여 상기 표시 타이밍과는 비동기로 입력되는 1주사 라인 분의 표시 데이터를, 상기 메모리에 기억된 상기 표시 데이터의 판독 속도 이상의 속도로 상기 메모리에 기록하는 제 2 제어 회로를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 표시 제어기는 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 표시하기 위한 표시 데이터에 근거하여 표시부를 표시 구동하기 위한 표시 제어기로서,
소여의 표시 타이밍을 생성하는 타이밍 생성 회로와,
적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와,
상기 표시부를 표시 구동하기 위해서, 상기 표시 타이밍에 근거하여 상기 메모리에 기억된 1주사 라인 분의 표시 데이터의 판독을 제어하는 제 1 제어 회로와,
판독 동작에 선행하여, 상기 표시 타이밍과는 비동기로 입력되는 1주사 라인 분의 표시 데이터를, 상기 메모리에 기억된 상기 표시 데이터의 판독 속도 이상의 속도로 상기 메모리에 기록하는 제 2 제어 회로를 포함한다.
이러한 방법 및 장치는 타이밍 생성 회로와 메모리를 가지며, 생성된 표시 타이밍에 따라서, 예컨대 프레임 메모리로서 이용되는 메모리에 기억된 표시 데이터를 판독할 수 있고 표시부는 메모리로부터 판독된 표시 데이터에 근거하여 표시 구동된다.
여기서 3 프레임 이상 연속된 동일 화상을 포함하는 화상의 표시 데이터라고 하는 것은, 예를 들면, 1초 동안에 60 프레임씩(프레임 주파수가 60Hz인 상태에서) 메모리로부터 표시 데이터가 판독되고 있는 경우, 1초 동안에 20 프레임에서 25 프레임 정도 이하의 프레임 수가 메모리에 기록될 때의 표시 데이터를 의미한다. 즉, 전술한 프레임 주파수에서 표시 데이터를 판독할 필요가 있기 때문에 메모리에 기억된 표시 데이터를 복수 프레임 이상 연속하여 동일한 프레임 화상이 판독되게 된다.
또한, 표시 데이터라고 하는 것은 동화상 데이터뿐만 아니라 정지 화상 데이터도 포함하여도 무방하다.
또한, 판독 속도라고 하는 것은 1주사 라인 분의 표시 데이터의 판독 속도에서 1주사 라인 분의 기록 속도와 같은 경우, 판독율과 등가이다.
따라서, 표시 데이터의 기록이 실행되는 경우, 이 기록 동작을 판독 동작에선행시키고, 또한 1주사 라인 분의 기록 속도가 1주사 라인 분의 판독 속도 이상으로 함으로써 메모리로의 기록 동작이 판독 동작을 추월하는 경우가 없게 된다. 이에 따라, 이전 프레임과의 연결에 위화감이 없어지게 되어 이러한 표시 제어기에 의해서 표시부가 표시 구동되는 경우, 특히 동화상의 시인성을 대폭 향상시킬 수 있게 된다. 1주사 라인 분의 기록 속도와 1주사 라인 분의 판독 속도가 동일한 경우, 프레임 주파수 이상의 주파수로 기록함으로써, 동일한 효과를 얻을 수 있다.
또한, 본 발명의 실시예 1에 따른 표시 제어 방법 및 장치에서는, 1주사 라인 분의 상기 표시 데이터의 기록 동작은 1주사 라인 분의 상기 표시 데이터의 판독 동작보다도 적어도 1주사 라인 이상 선행시킬 수 있다.
즉, 타이밍 생성 회로에서 표시 타이밍을 생성하도록 하고 있기 때문에 주사 라인의 판독 타이밍도 생성할 수 있고, 이 주사 라인 단위로 용이하게 표시 데이터를 판독할 수 있다. 따라서, 1주사 라인의 표시 데이터의 기록 동작을 선행시키고, 또한 1주사 라인 분의 판독 속도 이상의 속도로 1주사 라인 분의 기록 동작을 함으로써, 1주사 라인 분의 표시 데이터의 기록 동작이 항상 1주사 라인 분의 표시 데이터의 판독 동작에 선행시키는 제어가 용이하게 된다.
또한, 본 발명의 실시예 1에 따른 표시 제어 방법 및 장치에서는 제어 대상의 주사 라인에 대하여 상기 표시 데이터의 기록이 실행된 후, 해당 주사 라인의 표시 데이터를 판독할 수 있다.
즉, 선행하는 것을 구체적으로 설명하면, 어떤 제어 대상의 주사 라인을 고려하면 표시 데이터의 판독이 실행되는 주사 라인은 이미 기록이 실행되고 있는 상황을 의미한다. 따라서, 동일 프레임 내에서 어떤 주사 라인의 기록이 실행된 후, 해당 주사 라인의 판독을 실행하게 함으로써 이전 프레임과의 연결에 위화감이 없어지게 되고, 이러한 표시 제어 방법에 의해 표시부가 표시 구동되는 경우, 특히 동화상의 시인성을 대폭 향상시킬 수 있게 된다.
또한, 본 발명의 실시예 1에 따른 표시 제어 방법 및 장치에서는 소여의 프레임 동기 타이밍을 기준으로 1 프레임 분의 표시 데이터의 기록이 종료된 후, 다음 프레임 동기 타이밍까지 상기 표시 데이터의 기록을 정지할 수 있다.
이와 같이 표시 데이터의 기록이 판독에 선행하고 그 l 주사 라인 분의 기록 속도가 1주사 라인 분의 판독 속도 이상이므로 1 프레임의 표시 데이터의 기록은 그 판독이 종료되기 전에 반드시 종료된다. 따라서, 그 종료 이후, 다음 프레임의 기록 개시까지 기록 클럭 등 기록에 필요한 제어를 정지시킴으로써 저소비 전력화를 도모할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 제어 방법에서는, 적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와, 소여의 표시 타이밍을 생성하는 타이밍 생성 회로와, 상기 메모리로부터의 표시 데이터에 근거하여 표시 구동되는 표시부를 준비하는 공정과,
상기 타이밍 생성 회로로부터의 상기 표시 타이밍에 근거하여, 상기 메모리로부터 1주사 라인 분의 표시 데이터를 순차적으로 판독하여 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 상기 표시부에 표시하는 공정과,
상기 표시 타이밍에 동기된 상기 메모리로의 1주사 라인 분의 표시 데이터의기록에 선행하여, 상기 표시 타이밍에 동기하여 상기 표시 데이터의 기록 속도 이상의 속도로 상기 메모리로부터 상기 표시부를 표시 구동하기 위한 1주사 라인 분의 표시 데이터를 판독하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시예에 따른 표시 제어기는 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 표시하기 위한 표시 데이터에 근거하여 표시부를 표시 구동하기 위한 표시 제어기로서, 소여의 표시 타이밍을 생성하는 타이밍 생성 회로와, 적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와, 상기 표시 타이밍과는 비동기로 입력되는 표시 데이터를 상기 메모리에 기록하는 제 2 제어 회로와, 상기 표시부를 표시 구동하기 위해서 상기 기록에 선행하여 상기 메모리로의 1주사 라인 분의 표시 데이터의 기록 속도 이상의 속도로 상기 메모리에 기억된 1주사 라인 분의 표시 데이터의 판독을 제어하는 제 1 제어 회로를 포함한다.
이와 같이, 표시 데이터의 기록이 실행되는 경우, 표시 데이터의 판독을 기록에 선행시키고, 또한 1주사 라인 분의 판독 속도가 1주사 라인 분의 기록 속도 이상으로 함으로써 메모리로부터의 판독이 기록에 추월되는 경우가 없게 된다. 이에 따라, 이전 프레임과의 연결에 위화감이 없어지게 되고 이러한 표시 제어 방법에 의해서 표시부가 표시 구동되는 경우, 특히 동화상의 시인성을 대폭 향상시킬 수 있게 된다. 1주사 라인 분의 기록 속도와 1주사 라인 분의 판독 속도가 동일한 경우, 프레임 주파수 이상의 주파수에서 기록을 함으로써 동일한 효과를 얻을 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 제어 방법 및 장치에서는, 1주사 라인 분의 상기 표시 데이터의 판독 동작은 1주사 라인 분의 상기 표시 데이터의 기록 동작보다도 적어도 1주사 라인 이상 선행시킬 수 있다.
즉, 타이밍 생성 회로에서 표시 타이밍을 생성하도록 하고 있기 때문에, 판독 주사 라인의 타이밍도 생성할 수 있어 이 주사 라인 단위로 용이하게 표시 데이터를 판독할 수 있다. 따라서, 1주사 라인의 표시 데이터의 판독을 선행시키고, 또한 1주사 라인 분의 기록 속도 이상의 속도로 판독함으로써 1주사 라인 분의 판독이 항상 1주사 라인 분의 기록에 선행시키는 제어가 용이하게 된다.
또한, 본 발명의 또 다른 실시예에 따른 표시 제어 방법 및 장치에서는 제어 대상의 주사 라인에 대하여 상기 표시 데이터가 판독된 후 해당 주사 라인의 표시 데이터를 기록할 수 있다.
여기서, 선행하는 것을 구체적으로 설명하면, 어떤 제어 대상의 주사 라인을 고려하면 표시 데이터가 기록되는 주사 라인은 이미 판독되고 있는 상황을 의미한다. 따라서, 동일 프레임 내에서 어떤 주사 라인의 판독이 실행된 후, 해당 주사 라인의 기록을 실행시킴으로써 이전 프레임과의 연결에 위화감이 없어지게 되고, 이러한 표시 제어 방법에 의해서 표시부가 표시 구동되는 경우, 특히 동화상의 시인성을 대폭 향상시킬 수 있게 된다.
또한, 본 발명의 각 실시예에 따른 표시 제어 방법 및 장치에서는 상기 메모리에 기록되는 표시 데이터를 상기 표시 제어기에 의해서 생성된 표시 타이밍에 동기하여 입력할 수 있다.
이에 따라, 예컨대 표시 타이밍과 비동기로 내장하는 메모리에 기록할 표시데이터가 생성되는 경우에서도, 간소한 제어로 이전 프레임과의 연결이 중요한 동화상 데이터와 같은 표시 데이터를 용이하게 공급한다.
또한, 본 발명의 각 실시예는 상기 표시 타이밍을 출력하는 회로를 포함할 수 있다.
이와 같이 표시 제어기로부터 표시 타이밍을 출력함으로써, 예컨대 표시 타이밍과 비동기로 내장하는 메모리에 기록할 표시 데이터가 생성되는 경우에도, 간소한 제어로 이전 프레임과의 연결이 중요한 동화상 데이터와 같은 표시 데이터를 용이하게 공급한다.
또한, 본 발명의 또 다른 실시예로서, 전술한 표시 제어기를 포함하여 표시 유닛, 전자 기기를 구성할 수 있다.
이하, 본 발명이 바람직한 실시예에 대하여 도면을 참조하여 보다 상세하게 설명한다.
1. 본 실시예의 표시 제어기가 적용된 전자 기기
도 1은 본 실시예의 표시 제어기가 적용되는 전자 기기의 개략적인 블록도를 나타낸다.
본 전자 기기는 MPU(마이크로 프로세서 유닛)(10)와 표시 유닛(20)을 포함한다.
표시 유닛(20)은 전기 광학 소자를 갖는 메트릭스 패널, 예컨대 컬러 액정 패널(22)과, 이 액정 패널(22)을 구동하는 RAM(넓은 의미로는 메모리)내장 X 드라이버 IC(표시 제어기)(24)와, 주사용 Y 드라이버 IC(26)를 갖는다.
메트릭스 패널(22)은 전압 인가에 의해서 광학 특성이 변화되는 액정 등의 전기 광학 소자를 이용한 것이면 무방하다. 액정 패널(22)로서는 예컨대 단순 메트릭스 패널로 구성할 수 있고, 이 경우, 복수의 세그먼트 전극(제 1 전극)이 형성된 제 1 기판과 공통 전극(제 2 전극)이 형성된 제 2 기판 사이에 액정이 봉입된다. 액정 패널(22)은 박막 트랜지스터(TFT), 박막 다이오드(TFD) 등의 3 단자 소자, 2 단자 소자를 이용한 액티브 메트릭스 패널이어도 무방하다. 이들 액티브 메트릭스 패널도 RAM 내장 X 드라이버 IC(24)에 의해 구동되는 복수의 신호 전극(제 1 전극)과 Y 드라이버 IC(26)에 의해 주사 구동되는 복수의 주사 전극(제 2 전극)을 갖는다.
액정 패널(22)에는 정지 화상과 동화상을 동시에 표시할 수 있다. 이 경우, 도 1에 도시하는 바와 같이, 화상 크기에 의해서 정해지는 동화상 표시 영역(22A)과 그 이외의 정지 화상 표시 영역(텍스트 데이터 표시 영역)(22B)의 각 영역이 액정 패널에 설정된다.
도 1에 도시하는 바와 같이, 크게 나누어 표시 커맨드/정지 화상 데이터와 동화상 데이터가 MPU(10)로부터 표시 유닛(20)으로 공급된다. 표시 커맨드로서 대표적인 것으로, 커맨드/데이터의 구별을 나타내는 신호 A0, 반전 리세트 신호 XRES, 반전 칩 선택 신호 XCS, 반전 판독 신호 XRD 및 반전 기록 신호 XWR 등이 있다. 데이터 D7∼D0은 8 비트의 커맨드 데이터(정지 화상 및 동화상용 어드레스 데이터를 포함한다) 또는 정지 화상 데이터로서 커맨드/데이터 식별 신호 A0의 논리에 의해서 구별되어 있다. 동화상 데이터는 예를 들면 각 6 비트의 R, G, B신호로서, 클럭 신호 CLK, 수평 동기 신호 Hsync, 수직 동기 신호 Vsync 등도 공급된다.
도 2는 도 1의 MPU(10) 및 표시 유닛(20)을 휴대 전화기(30)에 탑재한 예를 나타낸다. 도 2에 나타내는 MPU(10)는 휴대 전화기(30)의 제어를 담당하는 CPU(12)를 가지며, 이 CPU(12)에는 정지 화상용 메모리(14), DSP(digital signal processor)(16)가 접속되어 있다. 또한, DSP(16)에는 동화상용 메모리(18)가 접속되어 있다.
이 휴대 전화기(30)에는 안테나(32)를 통해서 수신된 신호를 복조하고, 또는 안테나(32)를 통해서 송신되는 신호를 변조하는 변복조 회로(34)가 마련되어 있다. 그리고, 안테나(32)로부터는, 예컨대 MPEG 레이어(layer) IV의 규격으로 부호화된 동화상 데이터를 송수신할 수 있게 되어 있다.
이 휴대 전화기(30)에는 예컨대 디지털 비디오 카메라(36)를 마련할 수도 있다. 이 디지털 비디오 카메라(36)를 통해서 동화상 데이터를 수신할 수 있다. 휴대 전화기(30)에서의 데이터 송수신, 디지털 비디오 카메라(36)에서의 촬영 등에 필요한 조작 정보는 조작 입력부(38)를 통해서 입력된다.
MPU(10)에 마련된 CPU(12)는 액정 패널(22)의 동화상 표시 영역(22A)에 동화상을 표시할 때에는 그 동화상의 크기를 동화상 정보로부터 결정한다. 즉, 도 1에 나타내는 동화상의 개시 어드레스 SA 및 종료 어드레스 EA를 결정한다. 또한, 동화상 표시 영역(22A)과 정지 화상 표시 영역(22B)을, 예를 들면, 상하로 라인 분할하여도 무방하고, 이 경우도 마찬가지로 개시 어드레스 SA, 종료 어드레스 EA가 동화상의 크기로부터 결정된다.
이 동화상 표시 영역(22A)에 표시되는 동화상은 본 실시예에서는 안테나(32) 또는 디지털 비디오 카메라(36)로부터 공급된다. 안테나(32)로부터 입력되는 신호는 변복조 회로(34)를 통해서 복조되어 DSP(16)에서 신호 처리된다. DSP(16)는 동화상 처리용 메모리(18)와 접속되어 안테나(32), 변복조 회로(34)를 통해서 입력되는 압축 데이터를 신장하고, 또한 MPEG 레이어 IV의 규격으로 부호화되어 있는 데이터에 대해서는 복호화한다. 변복조 회로(34), 안테나(32)를 통해서 송신되는 데이터는 DSP(16)에서 압축되고, MPEG 레이어 IV의 규격으로 부호화하여 송신하는 경우에는 부호화된다. 이와 같이 DSP(16)는 예컨대 MPEG 레이어 IV의 디코더, 인코더로서의 기능을 가질 수 있다.
이 DSP(16)에는 디지털 비디오 카메라(36)로부터의 신호도 입력되고, 안테나(32) 또는 디지털 비디오 카메라(36)로부터 입력된 신호는, DSP(16)에서 RGB 신호로 처리되어 표시 유닛(20)에 공급된다.
CPU(12)는 조작 입력부(38)로부터의 정보 등에 근거하여 필요에 따라 정지 화상용 메모리(14)를 이용해서, 액정 패널(22)에 표시되는 정지 화상의 표시에 필요한 커맨드, 정지 화상 데이터를 표시 유닛(20)에 출력한다.
예컨대, 동화상은 인터넷을 경유하여 전송된 영화 정보이고, 그 극장 티켓을 예약하기 위한 정보가 정지 화상으로서 표시되고, 조작 입력부(38)로부터의 정보에 근거하여 티켓 예약이 실시된다. 이를 위하여 CPU(12)는 또한 변복조 회로(34), 안테나(32)를 통해서 정지 화상 정보(예컨대 예약 정보)를 송출 제어한다. 또한 CPU(12)는 필요에 따라 디지털 비디오 카메라(36)에서 촬영된 동화상 정보를 변복조 회로(34), 안테나(32)를 통해서 송출 제어할 수 있다.
2. 본 실시예의 표시 제어기의 특징
본 실시예의 표시 제어기(좁은 의미로는 도 1에서의 X 드라이버 IC(24))는 액정 패널의 화상 표시 영역에 대응하는 화상 기억 영역을 갖는 RAM(넓은 의미로는 메모리)을 구비하고, 내부의 발진 회로(넓은 의미로는 표시 타이밍 생성 수단)에 의해 예를 들면, 60Hz의 프레임 주파수를 액정 패널의 표시 구동을 행하는 표시 타이밍으로서 생성한다.
이와 같이, RAM 및 주파수가 가장 높은 발진 회로를 내장함으로써 액정 패널의 기판 상에 탑재한 경우 저소비 전력화를 도모할 수 있다.
또한, 본 실시예의 표시 제어기는 3 프레임 이상 연속된 동일 화상을 포함하는 화상의 1주사 라인 분의 표시 데이터를 전술한 표시 타이밍에서 이미 RAM에 기억된 1주사 라인 분의 표시 데이터의 판독 속도 이상으로 기록, 또한 그 기록이 판독에 선행하여 실행되도록 되어 있다.
도 3은 본 실시예의 표시 제어기의 원리적 동작을 설명하기 위한 설명도를 나타낸다. 여기서는, 표시 데이터로서 60Hz의 프레임 주파수로 표시 처리되는 동화상 데이터를 고려한 경우를 예시하지만 정지 화상 데이터이어도 무방하다.
본 실시예에서의 표시 제어기(80)는 적어도 1 프레임 분의 표시 데이터를 기억하는 표시 데이터 RAM(82)을 구비하며, 내부 발진 회로(도시하지 않음)에서 주파수 fo(예컨대 fo=60Hz)의 프레임 주파수를 생성한다. 표시 데이터 RAM(82)의 기억영역 중에서 적어도 일부는 액정 패널의 동화상 표시 영역(84)에 대응하고 있다. 표시 제어기(80)는 이와 같이 생성된 프레임 주파수 fo에서 표시 데이터 RAM(82)에 기억된 동화상 데이터(86)를 판독하여 액정 패널을 표시 구동하고, 그 동화상 표시 영역(84)에 동화상을 표시시킨다.
표시 제어기(80)의 표시 데이터 RAM(82)에는 표시 데이터 생성 회로(88)로부터 공급된 동화상 데이터(90)가 기록되도록 되어 있다. 표시 데이터 생성 회로(88)는, 예컨대 MPEG-4 규격의 1초 동안에 15 프레임 정도로 한, 프레임 주파수 fo보다 낮은 프레임 주파수 fl(f1<fo)의 동화상의 압축 데이터(92)를 신장하여 동화상 데이터(90)를 생성한다.
표시 제어기(80)는 표시 데이터 RAM(82)의 기억 내용에 관계없이 프레임 주파수 fo에서 동화상 데이터를 판독한다. 따라서, 표시 데이터 생성 회로(88)가 표시 데이터 RAM(82)에 대하여 전술한 신장 처리 등에 의해 프레임 주파수 fo보다 낮은 주파수 L에서 동화상 데이터를 기록하여야 하는 경우, 표시 제어기(80)는 표시 데이터 RAM(82)로부터 연속하는 복수 프레임에 걸쳐서 동일 화상의 동화상 데이터를 판독하여 액정 패널을 표시 구동함으로써 예를 들면, 동화상 표시를 수행한다.
따라서, 본 실시예의 표시 제어기(80)는 프레임 주파수 fo를 표시용 프레임 동기 신호로서 표시용 수직 동기 신호(91)를 표시 데이터 생성 회로(88)에 대하여 출력한다. 표시 데이터 생성 회로(88)는 이 표시용 수직 동기 신호(91)에 동기하여 표시 제어기(80)에 대하여 생성된 동화상 데이터(90)를 출력하도록 되어 있다. 그리고, 표시 제어기(80)에 있어서 3 프레임 이상 동일 화상이 연속하는 화상을 포함하는 동화상 데이터가 표시 데이터 RAM(82)에 기록되는 경우, 표시용 수직 동기 신호(91)를 기점으로 적어도 1주사 라인 이상 기록을 선행시키고 나서, 프레임 주파수 fo에서 표시 데이터 RAM(82)으로부터 동화상 데이터를 판독하도록 제어하고 있다. 이에 따라, 액정 패널에 표시되는 동화상에 있어서, 예컨대 이전 프레임과의 연결에 위화감을 제거하여 시인성을 대폭 향상시킬 수 있게 된다.
도 4a 및 도 4b는 본 실시예의 표시 제어기에 의한 표시 데이터 RAM의 기록 타이밍과 판독 타이밍과의 관계를 모식적으로 나타낸다. 여기서는 표시 데이터 RAM의 기억 영역을 액정 패널의 동화상 표시 영역의 주사 라인 단위로 모식적으로 나타내고 있다.
도 4a는 동화상 표시 영역(94)에 대응한 표시 데이터 RAM의 기억 영역에, 동화상 표시 영역(94)의 1주사 라인째의 동화상 데이터가 기록된 시점에서의 동화상 데이터의 기록 위치와 판독 위치와의 관계를 나타내고 있다. 즉, 도 4a에 도시하는 바와 같이 동화상 표시 영역(94)의 1주사 라인째의 기록이 실행되고 나서, 해당 1주사 라인째의 판독 동작(96)이 실행된다. 따라서, 해당 1주사 라인째의 판독 동작(96)이 실행되었을 때, 이미 2주사 라인째의 기록 동작(98)이 실행되고 있다.
본 실시예에서는 표시 1주사 라인 분의 표시 데이터의 판독 동작(96)의 속도 VR와, 1주사 라인 분의 표시 데이터의 기록 동작(98)의 속도 VW는 다음 수학식 1의 관계를 갖고 있다.
따라서, 기록 동작(98)이 판독 동작(96)에 선행하여 실행되는 한, 액정 패널을 표시 구동하는 동화상 데이터의 판독이 동화상 표시 영역(94)에 대한 새로운 동화상 데이터의 기록을 추월하는 경우는 없다. 이에 따라, 이전 프레임과의 연결에서의 위화감을 해소하여 매끄러운 움직임을 보이는 동화상을 표시할 수 있게 된다.
도 4b는 동화상 표시 영역(94)에 대응한 표시 데이터 RAM의 기억 영역에, 동화상 표시 영역(94)의 M 주사 라인째의 동화상 데이터가 기록된 시점에서의 기록 위치와 판독 위치와의 관계를 나타내고 있다. 수학식 1에 의해 M(M은 자연수) 주사 라인째의 동화상 데이터가 판독된 시점에서는 이미 N(M<N, N은 자연수)주사 라인째의 기록이 실행되고 있다.
여기서, 표시 1주사 라인 분의 표시 데이터의 판독 동작(96)의 속도 VR과, 1주사 라인 분의 표시 데이터의 기록 동작(98)의 속도 Vw가 동일한 경우, 판독율 fR와 기록율 fw의 관계는 다음 수학식 2와 같이 규정된다.
또한, 도 3의 경우, 판독율 fR는 프레임 주파수 fo(=60Hz)에 상당한다. 따라서, 이 경우 60Hz 이상의 속도로 기록이 실행되어야 한다.
3. 본 실시예의 표시 제어기의 구성도
도 5는 본 실시예의 표시 제어기로서 도 1에 나타내는 RAM 내장 X 드라이버 IC(24)의 블록도이다. 도 5에 나타내는 RAM 내장 X 드라이버 IC(24)의 입출력 회로로서 MPU 인터페이스(100), 입출력 버퍼(102), 입력 버퍼(104)가 마련되어 있다.
MPU 인터페이스(100)에는 반전 칩 선택 신호 XCS, 커맨드/데이터의 식별 신호 A0, 반전 판독 신호 XRD, 반전 기록 신호 XWR, 반전 리세트 신호 XRES 등이 입력된다.
입출력 버퍼(102)에는 예컨대 8 비트의 커맨드 또는 정지 화상 데이터 D7∼D0이 입력된다. 또한, 도 5에서는 신호 D7∼D0는 병렬로 입출력되는 예를 나타내고 있지만, X 드라이버 IC(24) 내의 표시 데이터 RAM(160)으로부터 MPU(10)에 데이터를 판독할 필요가 없는 경우에는, 선두 비트를 식별 신호 A0로 하고 그에 후속하는 신호 D7∼D0을 직렬로 입출력하여도 무방하다. 이와 같이 하면 MPU(10) 및 X 드라이버 IC(24)의 단자 수를 줄일 수 있다.
입력 버퍼(104)에는 예컨대 각 6 비트의 R, G, B 신호로 이루어지는 동화상 데이터와 클럭 신호 CLK가 입력된다. 각 6 비트의 R, G, B 신호는 클럭 신호 CLK에 동기하여 병렬로 입출력된다.
X 드라이버 IC(24)에는 MPU 인터페이스(100) 및 입출력 버퍼(102)에 접속된 제 1 버스 라인(110)과, 입력 버퍼(104)에 접속된 제 2 버스 라인(120)이 마련되어 있다.
제 1 버스 라인(110)에는 버스 홀더(112)와 커맨드 디코더(114)가 접속되고,제 2 버스 라인(120)에는 버스 홀더(122)가 접속되어 있다. 또한, 입출력 버퍼(102)에는 상태 설정 회로(116)가 접속되고 X 드라이버 IC(24)의 동작 상태가 MPU(10)에 출력되도록 되어 있다. 이 동작 상태라는 것은, 예컨대 표시가 온 상태인지의 여부나, 화면 내의 소여의 스크롤 영역의 스크롤 모드라고 하는 X 드라이버 IC(24)로 설정되어 있는 내부 상태로서, MPU(10)로부터 입력된 소여의 커맨드가 커맨드 디코더(114)에서 디코딩된 결과, 출력되도록 되어 있다.
제 1 및 제 2 버스 라인(110, 125)은 모두 표시 데이터 RAM(160)의 I/O 버퍼(162)에 접속되고 표시 데이터 RAM(160)에 대하여 판독, 기록되는 정지 화상 데이터 및 동화상 데이터가 전송된다.
X 드라이버 IC(24)에는 전술한 표시 데이터 RAM(160), I/O 버퍼(162) 외에, MPU 시스템 제어 회로(130), 컬럼 어드레스 제어 회로(140), 페이지 어드레스 제어 회로(150), 드라이버 시스템 제어 회로(170), PMW 디코더 회로(180) 및 액정 구동 회로(190) 등이 마련되어 있다.
MPU 시스템 제어 회로(130)는 커맨드 디코더(114)를 통해서 입력되는 MPU(10)의 커맨드에 근거하여 표시 데이터 RAM(160)에 대한 판독, 기록 동작을 제어한다. 이 MPU 시스템 제어 회로(130)에 의해 제어되는 컬럼 어드레스 제어 회로(140) 및 페이지 어드레스 제어 회로(150)가 마련되어 있다. 본 실시예에서는, 컬럼 어드레스 제어 회로(140)는 정지 화상 데이터의 기록 컬럼 어드레스와 정지 화상 및 동화상 데이터의 판독 컬럼 어드레스를 지정하는 제 1 컬럼 어드레스 제어 회로(142)와, 동화상 데이터의 기록 컬럼 어드레스를 지정하는 제 2 컬럼 어드레스 제어 회로(144)를 갖는다. 페이지 어드레스 제어 회로(150)는 정지 화상 데이터의 기록 페이지 어드레스와 정지 화상 및 동화상 데이터의 판독 페이지 어드레스를 지정하는 제 1 페이지 어드레스 제어 회로(152)와, 동화상 데이터의 기록 페이지 어드레스를 지정하는 제 2 페이지 어드레스 제어 회로(154)를 갖는다. 또한, 도 5에서는 MPU(10)로부터의 수평·수직 동기 신호 H·Vsync(도시하지 않음)가 MPU 시스템 제어 회로(130)에 입력된다. 수평 동기 신호 Hsync는 동화상 데이터의 기록시의 노이즈 등의 오기록에 의한 표시 오프셋 등을 극력 억제하기 위하여, 제 2 컬럼·페이지 어드레스 제어 회로(144, 154) 내에 마련된 카운터의 세트, 리세트에 이용된다. 또한, 수평·수직 동기 신호 H·Vsync는, 컬럼 어드레스, 페이지 어드레스를 개시 어드레스 SA로 복귀시키기 위하여 이용된다. 또한, 페이지 어드레스 제어 회로(150)는 드라이버 시스템 제어 회로(170)에 의해 제어되어 1주사 라인마다 표시 어드레스를 지정하는 표시 어드레스 제어 회로(156)를 포함하고 있다.
드라이버 시스템 제어 회로(170)는 X 드라이버 시스템 제어 회로(172) 및 Y 드라이버 시스템 제어 회로(174)를 포함한다. 이 드라이버 시스템 제어 회로(170)는 발진 회로(176)로부터의 발진 출력에 근거하여 표시용 수직 동기 신호 Vsync, 계조(gradation) 제어 펄스 GCP, 극성 반전 신호 FR, 주사용 래치 펄스 LP, Y 드라이버용 개시 펄스 YD, Y 드라이버용 주사 클럭 YCLK, 표시 데이터 RAM(160)으로의 기록 클럭 등을 발생시키고, MPU 시스템 제어 회로(130)와는 독립적으로 표시 어드레스 제어 회로(156), PWM 디코드 회로(180), 전원 제어 회로(178) 및 Y 드라이 IC(26)를 제어한다.
본 실시예의 드라이버 시스템 제어 회로(170)는 발진 회로(176)로부터의 발진 출력에 근거하여 생성된 표시용 수직 동기 신호 Vsync를 외부로 출력한다. 표시 데이터 생성 회로(도시하지 않음)에서는 생성된 동화상 데이터를 표시용 수직 동기 신호 Vsync에 동기하여 본 실시예의 표시 제어기로서의 RAM 내장 X 드라이버 IC(24)에 공급한다.
드라이버 시스템 제어 회로(170)는 발진 회로(176)로부터의 발진 출력에 근거하여 생성된 기록 클럭에 동기하여, 표시용 수직 동기 신호 Vsync에 대응하여 공급된 동화상 데이터를 표시용 데이터 RAM(160)에 새로운 프레임의 화상으로서 1주사 라인마다 기록한다.
또한, 드라이버 시스템 제어 회로(170)는 발진 회로(176)로부터의 발진 출력에 근거하여 생성된 주사용 래치 펄스 LP를 기준으로 표시용 데이터 RAM(160)으로부터 1 프레임 분의 화상을 1주사 라인마다 판독한다. 이러한 판독은, 적어도 1주사 라인의 기록이 선행하고 나서 실행되고, 또한 표시 데이터 RAM(160)으로의 1주사 라인 분의 표시 데이터의 기록 속도가, 표시 데이터 RAM(160)으로부터의 표시 1주사 라인 분의 표시 데이터의 판독 속도 이상에서 실행되도록 되어 있다.
PWM 디코드 회로(180)는 표시 데이터 RAM(160)로부터 1주사 라인마다 판독되는 데이터를 래치하여 극성 반전 주기에 따라서 계조 값에 따른 펄스폭의 신호를 출력한다. 액정 구동 회로(190)는 PWM 디코드 회로(180)로부터의 신호를 LCD 표시 시스템의 전압에 따른 전압으로 시프트시키고, 도 1에 나타내는 액정 패널(20)의 세그먼트 전극 SEG에 공급한다.
3.1 표시 데이터 RAM 및 그 주변 회로
도 6은 표시 데이터 RAM(160) 및 그 주변 회로의 개략 회로도를 나타낸다. 도 6에는 제 1, 제 2 컬럼 어드레스 제어 회로(142, 144), 제 1, 제 2 페이지 어드레스 제어 회로(152, 154) 및 표시 어드레스 제어 회로(156)의 각각의 최종단에 마련된 제 1, 제 2 컬럼 어드레스 디코더(142A, 144A), 제 1, 제 2 페이지 어드레스 디코더(152A, 154A) 및 표시 어드레스 디코더(156A)가 도시되어 있다.
또한, 도 6에는 제 1, 제 2 행째의 메모리 셀(C10, C11, ···, C20, C21···)이 도시되어 있다. 그리고, 도 6에 나타내는 각 메모리 셀에는 제 1∼제 3 워드선(W1∼W3)과 제 1 비트선 쌍(Bl, /B1)과 제 2 비트선 쌍(B2, /B2)이 접속되어 있다.
제 1 컬럼 어드레스 디코더(142A)는 제 1 비트선 쌍(Bl, /B1)에 접속된 제 1 컬럼 스위치(SW1)를 온, 오프시키는 신호를 출력한다. 제 2 컬럼 어드레스 디코더(144A)는 제 2 비트선 쌍(B2, /B2)에 접속된 제 2 컬럼 스위치(SW2)를 온, 오프시키는 신호를 출력한다. 제 1 페이지 어드레스 디코더(152A)는 제 1 워드선(W1)을 액티브로 하는 신호를 공급하고, 제 2 페이지 어드레스 디코더(152A)는 제 2 워드선(W2)을 액티브로 하는 신호를 공급하며, 표시 어드레스 디코더(156A)는 제 3 워드선(W3)을 액티브로 하는 신호를 공급한다.
제 2 컬럼 및 페이지 어드레스 디코더(144A, 154A)는 동화상 데이터(R, G, B)를 기록하기 위한 컬럼 및 페이지 어드레스를 지정하는 경우에만 이용되고, 이 어드레스 지정에 의해 제 2 버스 라인(120), 제 2 컬럼 스위치(SW2)를 통해서 동화상 데이터(R, G, B)가 메모리 셀에 기록된다.
제 1 컬럼 및 페이지 어드레스 디코더(142A, 152A)는 정지 화상 데이터를 기록할 때와 정지 화상 및 동화상 데이터를 판독할 때에 컬럼 및 페이지 어드레스를 지정한다. 이러한 어드레스 지정에 의해 제 1 버스 라인(120), 제 1 컬럼 스위치(SW1)를 통해서 표시 데이터 RAM(160)에 대하여 데이터가 판독·기록된다.
표시 어드레스 디코더(156A)는 제 3 워드선(W3)을 순차적으로 1개씩 액티브로 함으로써 1주사 라인 상의 모든 메모리 셀의 데이터를 표시 데이터 출력선 OUT에 판독하는 것이다. 이 판독 데이터가 도 5에 나타내는 PWM 디코더 회로(180)에 공급되어 액정 구동에 이용된다.
3.2 메모리 셀의 구성
도 7은 표시 데이터 RAM(160) 내의 메모리 셀(C10)을 나타내는 회로도를 나타낸다. 메모리 셀(C10)은 다른 메모리 셀과 동일한 구성을 갖는다. 이 메모리 셀(C10)은 2개의 CMOS 인버터(210, 202)로 구성되는 메모리 소자(200)를 갖는다. 2개의 MOS 인버터(201, 202)는 그 입출력 끼리를 서로 접속하는 제 1, 제 2 배선(204, 206)을 갖는다. 제 1 배선(204)과 비트선(B1)과의 사이에는 제 1 N형 MOS 트랜지스터(210)(제 1 스위치)가 접속되고, 그 게이트는 제 1 워드선(W1)에 접속되어 있다. 마찬가지로, 제 2 배선(206)과 비트선(/B1)과의 사이에는 제 2 N형 MOS 트랜지스터(212)(제 1 스위치)가 접속되고, 그 게이트는 제 1 워드선(W1)에 접속되어 있다.
상기의 구성을 통해서 제 1 페이지 어드레스 디코더(152A)로부터의 액티브 신호에 의해 제 1 워드선(W1)이 논리 레벨「H」(이하, H로 약칭한다)로 되면, 제 1, 제 2 N형 트랜지스터(210, 212)가 온 상태로 된다. 이에 따라, 메모리 셀(C10)은 제 1 한 쌍의 비트선(Bl,/B1)과 접속된다. 이 때, 제 1 컬럼 어드레스 디코더(142A)로부터의 액티브 신호에 의해 제 1 컬럼 스위치(SW1)가 온 상태에 있으면, 메모리 셀(C10)에 대한 데이터의 판독·기록이 가능해진다.
또한, 전원 공급선 VDD와 표시 데이터 출력선 OUT과의 사이에는 제 1, 제 2 P형 MOS 트랜지스터(220, 222)가 접속되어 있다. 제 1 P형 MOS 트랜지스터(220)의 게이트는 제 2 배선(206)에 접속되고, 제 2 P형 MOS 트랜지스터(222)의 게이트는 제 3 워드선(W3)에 접속되어 있다.
메모리 셀(C10)의 데이터를 표시 데이터 출력선 OUT에 판독하기 전에, 표시 데이터 출력선 OUT은 논리 레벨「L」(이하, L로 약칭한다)로 프리 차지되어 있다. 이 프리 차지의 동작 후에 제 3 워드선(W3)을 L로 하여 제 2 P형 MOS 트랜지스터(222)를 온 상태로 한 상태로, 표시 데이터 출력선 OUT의 데이터가 PWM 디코더 회로(180)에서 래치된다. 이 때, 제 2 배선(206)의 전위가 H(제 1 배선(204)의 전위가 L)이면 표시 데이터 출력선 OUT은 L로 유지되고, 제 2 배선(206)의 전위가 L(제 1 배선(204)의 전위가 H)이면 표시 데이터 출력선 OUT은 H로 된다. 이와 같이 하여, 표시 데이터 RAM(160)으로부터의 표시 데이터의 판독을 1주사 라인 동시에 실행할 수 있다.
또한, 본 실시예에서는 제 2 워드선(W2)과 제 2 비트선 쌍(B2, /B2)이 마련되어 있다. 이를 위하여 제 1 배선(204)과 비트선(B2)과의 사이에는 제 3 N형 MOS 트랜지스터(230)(제 2 스위치)가 접속되고, 그 게이트는 제 2 워드선(W2)에 접속되어 있다. 마찬가지로, 제 2 배선(206)과 비트선(/B2)과의 사이에는 제 4 N형 MOS 트랜지스터(232)(제 2 스위치)가 접속되고, 그 게이트는 제 2 워드선(W2)에 접속되어 있다.
상기의 구성을 통해서 제 2 페이지 어드레스 디코더(154A)로부터의 액티브 신호에 의해 제 2 워드선(W2)이 H로 되면 제 3, 제 4 N형 트랜지스터(230, 232)가 온 상태로 되고 메모리 셀(C10)은 제 2 한 쌍의 비트선(B2,/B2)과 접속된다. 이 때, 제 2 컬럼 어드레스 디코더(144A)로부터의 액티브 신호에 의해 제 2 컬럼 스위치(SW2)가 온 상태에 있으면 메모리 셀(C10)에 대한 동화상 데이터의 기록이 가능해진다.
4. 본 실시예의 표시 제어기의 동작 타이밍
MPU(10)은 도 1에 나타내는 동화상 표시 영역(22A)의 개시 및 종료 어드레스 SA, EA와 대응하는 표시 데이터 RAM(160)의 페이지 어드레스 및 컬럼 어드레스를 동화상 정보로부터 사전에 알고 있다. 이 때문에, MPU(10)는 표시 데이터 RAM(160)의 영역 중에서 동화상 표시 영역(22A)과 대응하는 영역의 컬럼 어드레스 및 페이지 어드레스를 소여의 기록 주파수에 따라서 반복하여 지정할 수 있게 된다. 이 동화상 표시 영역(22A)과 대응하는 영역의 컬럼 어드레스 및 페이지 어드레스는 X 드라이버 IC(24)의 입출력 버퍼(102), MPU 시스템 제어 회로(130)를 경유하여, 제 2 컬럼 어드레스 제어 회로(144) 및 제 2 페이지 어드레스 제어 회로(154)에 입력된다. 최종적으로, 도 6에 나타내는 제 2 컬럼 어드레스 디코더(144A) 및 제 2 페이지 어드레스 디코더(154A)를 통해서 표시 데이터 RAM(160)의 컬럼 및 페이지 어드레스가 지정된다. 동화상 데이터에 대하여, 입력 버퍼(104) 및 제 2 버스 라인(120)을 경유시킴으로써 정지 화상 데이터의 버스 라인(110)과는 다른 경로에서 실시간으로 전송할 수 있으므로 동화상 데이터를 실시간으로 개서할 수 있게 된다.
한편, MPU(10)는 표시 데이터 RAM(160)의 영역 중에서 정지 화상 표시 영역(22A)과 대응하는 영역의 컬럼 어드레스 및 페이지 어드레스를 지정하여, 조작 입력부(38)로부터의 정보 입력이 있었을 때 등의 정지 화상 데이터에 변경이 발생하였을 때에만 소여의 기록 주파수에서 데이터 개서를 실시한다.
이와 같이, 본 실시예에서는 정지 화상과 동화상을 표시 데이터 RAM(160)에 기록하는 데에 있어서, 어드레스 지정 및 데이터 전송을 각각 다른 경로에서 실시하고, 메모리 셀은 이들의 모든 데이터도 기입할 수 있도록 구성되어 있다. 따라서, 정지 화상과 동화상을 동시에 페이지 단위로 다른 메모리 셀에 기록할 수 있게 되어 어느 한쪽의 데이터 기록을 정지할 필요는 없다.
또한, 메모리 셀은 정지 화상 및 동화상의 어느 데이터도 기입할 수 있도록 구성되어 있기 때문에 동화상 표시 영역(22A)을 임의로 변경할 수 있다.
여기서, 액정 패널(22)의 동화상 표시 영역(22A)에 동화상을 표시하는 데에 있어서는, 예컨대 60Hz 즉 1초 동안에 60 프레임을 표시할 수 있는 표시 타이밍에따라 표시 데이터 RAM(160)으로부터 표시 데이터가 판독된다. 이에 대하여, 표시 데이터 RAM(160)으로의 기록 타이밍은 전술한 바와 같이 그 판독 타이밍에 선행하고, 그 1주사 라인 분의 표시 데이터의 기록 속도는 1주사 라인 분의 표시 데이터의 판독 속도 이상에서 실행되도록 되어 있다.
도 8은 본 실시예의 표시 제어기에 의한 동화상 데이터의 기록 타이밍을 나타낸다.
즉, 내부에서 생성된 발진 회로의 발진 출력에 근거하여 1 프레임 단위로 생성되는 표시용 수직 동기 신호 VSync의 에지를 기준으로 기록 클럭(CLK)의 출력이 시작되고, 1프레임의 동화상 데이터가 순차적으로 1주사 라인씩 표시 데이터 RAM(160)에 설정된 동화상 표시 영역(22A)에 대응하는 동화상 기억 영역에 기록된다.
한편, 표시용 수직 동기 신호 Vsync의 에지를 기준으로 주사용 래치 펄스 LP의 출력이 시작되는데, 프레임 동기 신호로서의 표시용 수직 동기 신호 Vsync에 대하여 1주사 라인 분만큼 지연시킨 2개째의 래치 펄스에 동기하여, 표시 데이터 RAM(160)에 설정된 동화상 표시 영역(22A)에 대응하는 동화상 기억 영역으로부터 순차적으로 판독이 실행된다. 즉, 기록을 1주사 라인 선행시키고 나서 판독이 실행된다.
기록 클럭은, 예를 들면, 표시 데이터 RAM(160)에 설정된 동화상 표시 영역(22A)에 대응하는 동화상 기억 영역의 크기가 125 주사 라인인 것으로 하면, 120주사 라인의 기록이 종료되면 H로 고정되고 기록 클럭의 동작이 정지된다.
그 후, 표시 데이터 RAM(160)에 대하여 동화상 데이터의 기록이 실행되는 경우, 1 프레임마다 기록 타이밍과 판독 타이밍은 동일한 관계를 갖고 표시 데이터 RAM(160)로의 액세스가 실행된다.
5. 변형예
본 실시예에 따른 표시 제어기는 내장하는 표시 데이터 RAM에 대하여 표시 데이터의 기록을 적어도 1주사 라인 선행시키고 나서 그 판독을 실행하도록 하였는데, 이에 한정되는 것은 아니다. 본 변형예에 따른 표시 제어기는 내장하는 표시 데이터 RAM에서의 판독을 1주사 라인 선행시키고 나서 후속하는 1 프레임 분의 표시 데이터를 기록한다.
본 변형예에 따른 표시 제어기는 본 실시예에서의 표시 제어기와 동일한 구성이므로 그에 대한 상세한 설명은 생략한다.
본 변형예에서는 표시 1주사 라인 분의 표시 데이터의 판독 속도 VR'와 1주사 라인 분의 표시 데이터의 기록 속도 Vw'와의 사이에 다음 수학식 3의 관계가 성립된다.
여기서, VR0는 더 이상 지연되면 다음 프레임의 1주사 라인째의 표시 데이터의 판독이 시작되게 되는 판독 속도의 최저값을 나타낸다. 이 경우, 1주사 라인분의 표시 데이터의 기록 속도 Vw'가 1주사 라인 분의 표시 데이터의 판독 속도 V 이하로 되면, 다음 프레임의 표시 데이터의 판독이 시작되게 되어 액정 패널에 표시되는 동화상의 시인성에 위화감이 남게 될 가능성이 있다.
그러나, 판독이 기록에 선행하여 실행되고, 그 1주사 라인 분의 표시 데이터의 기록 속도가 수학식 3의 관계를 갖는 한, 동화상 표시 영역에서의 새로운 동화상 데이터의 기록이 액정 패널을 표시 구동하는 프레임의 동화상 데이터의 판독을 추월하는 경우는 없다. 이 경우에도 이전 프레임과의 연결의 위화감을 해소할 수 있다.
도 9는 본 변형예의 표시 제어기에 의한 동화상 데이터의 기록 타이밍 및 판독 타이밍을 나타낸다.
즉, 1프레임 단위로 출력되는 표시용 수직 동기 신호 Vsync의 에지를 기준으로 주사용 래치 펄스 LP의 출력이 시작되어, 1 프레임의 동화상 데이터가 순차적으로 1주사 라인씩 표시 데이터 RAM(160)에 설정된 동화상 표시 영역(22A)에 대응하는 동화상 기억 영역으로부터 판독된다.
한편, 프레임 동기 신호로서의 표시용 수직 동기 신호 Vsync의 에지에 동기하여 출력되는 주사용 래치 펄스 LP 중에서 1주사 라인 분만큼 지연시킨 2번째 래치 펄스 LP에 동기하여, 표시 데이터 RAM(160)에 설정된 동화상 표시 영역(22A)에 대응한 동화상 기억 영역에, 1주사 라인씩 동화상 데이터의 기록이 순차적으로 실행된다. 즉, 판독을 1주사 라인 선행시키고 나서, 기록이 실행된다.
그 후, 표시 데이터 RAM(160)에 대하여 동화상 데이터의 기록이 실행되는 경우, 1 프레임마다 기록 타이밍과 판독 타이밍은 동일한 관계를 갖고 표시 데이터 RAM(160)으로의 액세스가 실행된다.
여기서, 1주사 라인 분의 표시 데이터의 판독의 속도 VR'와 1주사 라인 분의 표시 데이터의 기록의 속도 Vw'가 동일한 경우, 1주사 라인 분의 표시 데이터의 판독율 fR'과 1주사 라인 분의 표시 데이터의 기록율 fw'와의 관계에서 다음 수학식 4와 같이 규정된다.
또한, 도 3의 경우, 판독율 fR'는 프레임 주파수 fo(=60Hz)에 상당한다. 또한, fRO는 더 이상 낮은 속도로 되면 다음 프레임의 표시 데이터의 판독이 시작되는 최저의 프레임 주파수를 나타낸다.
또한, 본 실시예 및 본 변형예에 따른 표시 제어기는 내장하는 표시 데이터 RAM(160)에 설정된 동화상 표시 영역에 대응하는 동화상 기억 영역에 대하여, 1 프레임 분의 동화상 데이터를 기록하는 경우에 대하여 설명하였는데, 이에 한정되는 것이 아니다. 예컨대, 내장하는 표시 데이터 RAM(160)의 기억 영역 전체를 동화상 표시 영역으로 하여, 이에 대응한 동화상 기억 영역에 대하여 1 프레임 분의 동화상 데이터를 기록하는 경우에 대해서도 마찬가지로 실행할 수 있다.
또한, 본 실시예 및 본 변형예에 따른 표시 제어기에 내장하는 RAM은 3 포트 RAM으로서 설명하였지만, 이에 한정되는 것이 아니다. 내장 RAM으로서 2 포트 RAM이어도 마찬가지이다. 이 경우, 1 프레임 분의 동화상 데이터와 다음 프레임의 동화상 데이터를 표시 데이터 RAM에 기록하는 동안에, 예컨대 정지 화상 데이터를 표시 데이터 RAM에 기록한다고 하는 복잡한 기록 제어가 필요하게 된다.
또한, 본 실시예 및 본 변형예에 따른 표시 제어기를 X 드라이버 IC로서 설명했지만, 이에 한정되는 것이 아니다. 예컨대, 표시 제어기에 X 드라이버 IC의 기능뿐만 아니라 Y 드라이버 IC의 기능도 내장하고, X 드라이버 IC와 Y 드라이버 IC를 하나의 칩으로 구현한 것이어도 마찬가지이다.
또한, 본 실시예 및 본 변형예에 따른 표시 제어기는 고내압성이 요구되는 액정 구동 회로를 분리하여 2개의 칩으로 구현하여도 무방하다.
본 발명은 본 실시예 및 본 변형예에 한정되는 것이 아니라, 본 발명의 요지의 범위 내에서 다양한 변형 실시가 가능하다.
판독율보다 낮은 속도에서 생성되는 동화상 데이터를 기억하는 RAM을 내장한 경우에 위화감이 없는 동화상을 표시할 수 있다.

Claims (22)

  1. 적어도 1프레임 분의 표시 데이터를 기억하는 메모리와, 소여(所與)의 표시 타이밍을 생성하는 타이밍 생성 회로와, 상기 메모리로부터의 표시 데이터에 근거하여 표시 구동되는 표시부를 준비하는 공정과,
    상기 타이밍 생성 회로로부터의 상기 표시 타이밍에 근거하여, 상기 메모리로부터 1주사 라인 분의 표시 데이터를 순차적으로 판독해서, 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 상기 표시부에 표시하는 공정과,
    상기 메모리로부터의 1주사 라인 분의 표시 데이터의 판독에 선행하여 1주사 라인 분의 표시 데이터를 상기 표시 타이밍에 동기해서 상기 표시 데이터의 판독 속도 이상의 속도로 상기 메모리에 기록하는 공정
    을 갖는 것을 특징으로 하는 표시 제어 방법.
  2. 제 1 항에 있어서,
    1주사 라인 분의 상기 표시 데이터의 기록 동작은 1주사 라인 분의 상기 표시 데이터의 판독 동작보다도, 적어도 1주사 라인 이상 선행하는 것을 특징으로 하는 표시 제어 방법.
  3. 제 1 항에 있어서,
    제어 대상의 1주사 라인 분의 상기 표시 데이터의 기록이 실행된 후, 해당 1주사 라인 분의 표시 데이터가 판독되는 것을 특징으로 하는 표시 제어 방법.
  4. 제 1 항에 있어서,
    소여의 프레임 동기 타이밍을 기준으로 1 프레임 분의 표시 데이터의 기록이 종료된 후, 다음 프레임 동기 타이밍까지 상기 표시 데이터의 기록을 정지하는 것을 특징으로 하는 표시 제어 방법.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 메모리에 기록되는 표시 데이터는 상기 타이밍 생성 회로에 의해서 생성된 표시 타이밍에 동기하여 입력되는 것을 특징으로 하는 표시 제어 방법.
  6. 적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와, 소여의 표시 타이밍을 생성하는 타이밍 생성 회로와, 상기 메모리로부터의 표시 데이터에 근거하여 표시 구동되는 표시부를 준비하는 공정과,
    상기 타이밍 생성 회로로부터의 상기 표시 타이밍에 근거하여, 상기 메모리로부터 1주사 라인 분의 표시 데이터를 순차적으로 판독해서 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 상기 표시부에 표시하는 공정과,
    상기 표시 타이밍에 동기된 상기 메모리로의 1주사 라인 분의 표시 데이터의 기록에 선행하여 상기 표시 타이밍에 동기해서, 상기 표시 데이터의 기록 속도 이상의 속도로 상기 메모리로부터 상기 표시부를 표시 구동하기 위한 1주사 라인 분의 표시 데이터를 판독하는 공정
    을 갖는 것을 특징으로 하는 표시 제어 방법.
  7. 제 6 항에 있어서,
    1주사 라인 분의 상기 표시 데이터의 판독 동작은 1주사 라인 분의 상기 표시 데이터의 기록 동작보다도, 적어도 1주사 라인 이상 선행하는 것을 특징으로 하는 표시 제어 방법.
  8. 제 6 항에 있어서,
    제어 대상의 1주사 라인에 대하여 상기 표시 데이터의 판독이 실행된 후, 해당 1주사 라인 분의 표시 데이터가 기록되는 것을 특징으로 하는 표시 제어 방법.
  9. 제 6 항 내지 제 8 항 중의 어느 한 항에 있어서,
    상기 메모리에 기록되는 표시 데이터는 상기 타이밍 생성 회로에 의해서 생성된 표시 타이밍에 동기하여 입력되는 것을 특징으로 하는 표시 제어 방법.
  10. 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 표시하기 위한 표시 데이터에 근거하여 표시부를 표시 구동하기 위한 표시 제어기에 있어서,
    소여의 표시 타이밍을 생성하는 타이밍 생성 회로와,
    적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와,
    상기 표시부를 표시 구동하기 위해서 상기 표시 타이밍에 근거하여 상기 메모리에 기억된 1주사 라인 분의 표시 데이터의 판독을 제어하는 제 1 제어 회로와,
    판독 동작에 선행하여 상기 표시 타이밍과는 비동기로 입력되는 1주사 라인 분의 표시 데이터를 상기 메모리에 기억된 상기 표시 데이터의 판독 속도 이상의 속도로 상기 메모리에 기록하는 제 2 제어 회로
    를 포함하는 것을 특징으로 하는 표시 제어기.
  11. 제 10 항에 있어서,
    상기 제 2 제어 회로에 의해 제어되는 1주사 라인 분의 상기 표시 데이터의기록 동작은 상기 제 1 제어 회로에 의해 제어되는 1주사 라인 분의 상기 표시 데이터의 판독 동작보다도, 적어도 1주사 라인 이상 선행하는 것을 특징으로 하는 표시 제어기.
  12. 제 10 항에 있어서,
    상기 제 2 제어 회로에 의해 제어 대상의 주사 라인에 대하여 상기 표시 데이터의 기록이 실행된 후, 상기 제 1 제어 회로에 의해 해당 주사 라인의 표시 데이터가 판독되는 것을 특징으로 하는 표시 제어기.
  13. 제 10 항에 있어서,
    상기 제 2 제어 회로는 소여의 프레임 동기 타이밍을 기준으로 1 프레임 분의 표시 데이터의 기록이 종료된 후, 다음 프레임 동기 타이밍까지 상기 표시 데이터의 기록을 정지하는 것을 특징으로 하는 표시 제어기.
  14. 제 10 항 내지 제 13 항 중의 어느 한 항에 있어서,
    상기 표시 타이밍을 출력하는 회로를 포함하는 것을 특징으로 하는 표시 제어기.
  15. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    3 프레임 이상 연속된 동일 화상을 포함하는 화상을 표시하기 위한 표시 데이터에 근거하여 상기 복수의 제 1 전극을 구동하기 위한 표시 제어기와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 가지며,
    상기 표시 제어기는
    소여의 표시 타이밍을 생성하는 타이밍 생성 회로와,
    적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와,
    상기 표시부를 표시 구동하기 위해서 상기 표시 타이밍에 근거하여 상기 메모리에 기억된 1주사 라인 분의 표시 데이터의 판독을 제어하는 제 1 제어 회로와,
    판독 동작에 선행하여 상기 표시 타이밍과는 비동기로 입력되는 1주사 라인 분의 표시 데이터를 상기 메모리에 기억된 상기 표시 데이터의 판독 속도 이상의 속도로 상기 메모리에 기록하는 제 2 제어 회로
    를 포함하는 것을 특징으로 하는 표시 유닛.
  16. 제 15 항에 기재된 표시 유닛과
    상기 표시 유닛에 대하여 상기 표시 데이터를 공급하는 회로
    를 포함하는 것을 특징으로 하는 전자 기기.
  17. 3 프레임 이상 연속된 동일 화상을 포함하는 화상을 표시하기 위한 표시 데이터에 근거하여 표시부를 표시 구동하기 위한 표시 제어기에 있어서,
    소여의 표시 타이밍을 생성하는 타이밍 생성 회로와,
    적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와,
    상기 표시 타이밍과는 비동기로 입력되는 표시 데이터를 상기 메모리에 기록하는 기록 제어 회로와,
    상기 표시부를 표시 구동하기 위해서 상기 기록 제어 회로에서의 기록 동작에 선행하여, 상기 메모리로의 1주사 라인 분의 표시 데이터의 기록 속도 이상의 속도로, 상기 메모리에 기억된 1주사 라인 분의 표시 데이터의 판독을 제어하는 판독 제어 회로
    를 포함하는 것을 특징으로 하는 표시 제어기.
  18. 제 17 항에 있어서,
    상기 판독 제어 회로에서의 1주사 라인 분의 상기 표시 데이터의 판독 동작은, 상기 기록 제어 회로에서의 1주사 라인 분의 상기 표시 데이터의 기록 동작보다도 적어도 1주사 라인 이상 선행하는 것을 특징으로 하는 표시 제어기.
  19. 제 17 항에 있어서,
    상기 판독 제어 회로에 의해 제어 대상의 주사 라인에 대하여 상기 표시 데이터의 판독이 실행된 후, 상기 기록 제어 회로에 의해 해당 주사 라인의 표시 데이터가 기록되는 것을 특징으로 하는 표시 제어기.
  20. 제 17 항 내지 제 19 항 중의 어느 한 항에 있어서,
    상기 표시 타이밍을 출력하는 회로를 포함하는 것을 특징으로 하는 표시 제어기.
  21. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    3 프레임 이상 연속된 동일 화상을 포함하는 화상을 표시하기 위한 표시 데이터에 근거하여, 상기 복수의 제 1 전극을 구동하기 위한 표시 제어기와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버와,
    상기 표시 제어기는,
    소여의 표시 타이밍을 생성하는 타이밍 생성 회로와,
    적어도 1 프레임 분의 표시 데이터를 기억하는 메모리와,
    상기 표시 타이밍과는 비동기로 입력되는 표시 데이터를 상기 메모리에 기록하는 기록 제어 회로와,
    상기 표시부를 표시 구동하기 위해서 상기 기록 제어 회로에서의 기록 동작에 선행하여, 상기 메모리로의 1주사 라인 분의 표시 데이터의 기록 속도 이상의 속도로, 상기 메모리에 기억된 1주사 라인 분의 표시 데이터의 판독을 제어하는 판독 제어 회로
    를 포함하는 것을 특징으로 하는 표시 유닛.
  22. 제 21 항에 기재된 표시 유닛과
    상기 표시 유닛에 대하여 상기 표시 데이터를 공급하는 회로
    를 포함하는 것을 특징으로 하는 전자 기기.
KR10-2001-0060438A 2000-09-29 2001-09-28 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기 KR100415028B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00299718 2000-09-29
JP2000299718A JP3674488B2 (ja) 2000-09-29 2000-09-29 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器

Publications (2)

Publication Number Publication Date
KR20020025802A true KR20020025802A (ko) 2002-04-04
KR100415028B1 KR100415028B1 (ko) 2004-01-13

Family

ID=18781489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0060438A KR100415028B1 (ko) 2000-09-29 2001-09-28 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기

Country Status (5)

Country Link
US (1) US6943782B2 (ko)
JP (1) JP3674488B2 (ko)
KR (1) KR100415028B1 (ko)
CN (1) CN1162831C (ko)
TW (1) TW521251B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI115802B (fi) * 2000-12-04 2005-07-15 Nokia Corp Kuvakehyksien päivittäminen muistillisessa näytössä
JP2003244727A (ja) * 2002-02-13 2003-08-29 Pentax Corp ステレオ画像撮像装置
KR100465290B1 (ko) * 2002-04-22 2005-01-13 삼성전자주식회사 휴대용 단말기의 표시데이타 전송장치 및 방법
US6977775B2 (en) * 2002-05-17 2005-12-20 Sharp Kabushiki Kaisha Method and apparatus for crystallizing semiconductor with laser beams
CN100382119C (zh) 2003-02-25 2008-04-16 三菱电机株式会社 矩阵型显示装置及其显示方法
TWI367466B (en) * 2003-05-16 2012-07-01 Semiconductor Energy Lab Display device, method for driving the same, and electronic device using the same
JP3919740B2 (ja) 2003-07-30 2007-05-30 株式会社ソニー・コンピュータエンタテインメント 回路動作制御装置および情報処理装置
JP2005135415A (ja) * 2003-10-28 2005-05-26 Samsung Electronics Co Ltd 命令語基盤グラフィック出力加速機能の含まれたグラフィックデコーダ、そのグラフィック出力加速方法及び映像再生装置
US7812283B2 (en) 2004-03-26 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for fabricating semiconductor device
JP2006024886A (ja) * 2004-06-07 2006-01-26 Renesas Technology Corp 半導体集積回路装置
CN101667538B (zh) * 2004-08-23 2012-10-10 株式会社半导体能源研究所 半导体器件及其制造方法
KR20060021446A (ko) * 2004-09-03 2006-03-08 삼성전자주식회사 디인터레이싱 방법 및 이를 적용한 영상기기
KR101100884B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
KR101284201B1 (ko) * 2005-05-02 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치 및 레이저 조사 방법
JP2007178850A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 画像出力ドライバｉｃ
JP5082240B2 (ja) * 2005-12-28 2012-11-28 セイコーエプソン株式会社 画像コントロールｉｃ
KR102352590B1 (ko) * 2009-12-18 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
US9224340B2 (en) 2012-05-23 2015-12-29 Dialog Semiconductor Inc. Predictive power control in a flat panel display
KR102207220B1 (ko) * 2013-09-05 2021-01-25 삼성디스플레이 주식회사 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
US10008182B2 (en) 2014-09-12 2018-06-26 Samsung Electronics Co., Ltd. System-on-chip (SoC) devices, display drivers and SoC systems including the same
CN107967904B (zh) * 2018-01-02 2020-07-31 上海天马微电子有限公司 扫描驱动电路、显示面板和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933924A (ja) * 1982-08-18 1984-02-24 Mitsubishi Electric Corp パノラマ表示回路
JPH05273934A (ja) * 1992-03-27 1993-10-22 Mitsubishi Electric Corp マトリクス配列表示装置の制御回路
JPH0818819A (ja) * 1994-07-01 1996-01-19 Hitachi Ltd 画像表示装置
US5598352A (en) 1994-09-30 1997-01-28 Cirrus Logic, Inc. Method and apparatus for audio and video synchronizing in MPEG playback systems
JP3384471B2 (ja) 1994-12-14 2003-03-10 シャープ株式会社 ドットマトリクス表示装置
JP3544022B2 (ja) * 1995-03-14 2004-07-21 キヤノン株式会社 表示装置用のデータ処理装置
JP3196998B2 (ja) * 1995-04-24 2001-08-06 シャープ株式会社 液晶表示装置
JPH09218666A (ja) 1996-02-13 1997-08-19 Matsushita Electric Ind Co Ltd 液晶表示パネルの駆動装置
KR0177111B1 (ko) * 1996-02-24 1999-05-01 김광호 Tv 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치
US5818468A (en) * 1996-06-04 1998-10-06 Sigma Designs, Inc. Decoding video signals at high speed using a memory buffer
JPH10222121A (ja) * 1997-02-03 1998-08-21 Mitsubishi Electric Corp 画像表示装置及び画像表示方法
JP3157484B2 (ja) 1997-06-27 2001-04-16 三洋電機株式会社 インターネット情報表示装置
EP0918278B1 (en) * 1997-11-19 2004-08-04 Sharp Kabushiki Kaisha Circuit for simultaneous driving of liquid crystal display panel and television
KR19990070226A (ko) * 1998-02-18 1999-09-15 윤종용 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치
JPH11341495A (ja) 1998-02-20 1999-12-10 Matsushita Electric Ind Co Ltd 画像復号化装置
US6400361B2 (en) * 1998-04-23 2002-06-04 United Technologies Dearborn, Inc Graphics processor architecture employing variable refresh rates
JP3909965B2 (ja) 1998-10-30 2007-04-25 三菱電機株式会社 映像信号周波数変換装置
JP4058888B2 (ja) * 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器

Also Published As

Publication number Publication date
CN1346122A (zh) 2002-04-24
US6943782B2 (en) 2005-09-13
US20020047847A1 (en) 2002-04-25
CN1162831C (zh) 2004-08-18
JP2002108316A (ja) 2002-04-10
KR100415028B1 (ko) 2004-01-13
JP3674488B2 (ja) 2005-07-20
TW521251B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
KR100415028B1 (ko) 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기
KR100454993B1 (ko) 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기
JP3578141B2 (ja) 表示ドライバ、表示ユニット及び電子機器
JP4058888B2 (ja) Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP4055572B2 (ja) 表示システム及び表示コントローラ
US7969427B2 (en) Control device for display panel and display apparatus having same
JP3611511B2 (ja) マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置
US6340959B1 (en) Display control circuit
JPH09281933A (ja) データドライバ及びこれを用いた液晶表示装置，情報処理装置
US20180151128A1 (en) Driving circuit and operating method thereof
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
CN109658867A (zh) 数据读写方法及其装置
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
US7358952B2 (en) Display device for displaying a plurality of images on one screen
JP4167952B2 (ja) 表示ドライバ、電気光学装置及び駆動方法
JP4048749B2 (ja) Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器
JP3944748B2 (ja) Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2002311922A (ja) 液晶表示装置、画像表示応用機器、液晶表示方法、およびプログラム
JP2008003135A (ja) 電気光学装置、表示データ処理回路、処理方法および電子機器
KR20040067635A (ko) 메모리의 스캔 리드 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 16